JPH0642683B2 - デイジタル位相変調回路 - Google Patents
デイジタル位相変調回路Info
- Publication number
- JPH0642683B2 JPH0642683B2 JP22091186A JP22091186A JPH0642683B2 JP H0642683 B2 JPH0642683 B2 JP H0642683B2 JP 22091186 A JP22091186 A JP 22091186A JP 22091186 A JP22091186 A JP 22091186A JP H0642683 B2 JPH0642683 B2 JP H0642683B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- phase modulation
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔概要〕 ディジタル位相変調回路であって、入力ディジタル信号
に帯域制限に加えるディジタルローパスフィルタからの
出力の極性ビットと搬送波を発生する発振器からの出力
との排他的論理和をとることにより位相反転を生じさせ
所要の位相変調波を得るものであり、これにより搬送波
の周波数を従来よりも高くすることを可能とする。
に帯域制限に加えるディジタルローパスフィルタからの
出力の極性ビットと搬送波を発生する発振器からの出力
との排他的論理和をとることにより位相反転を生じさせ
所要の位相変調波を得るものであり、これにより搬送波
の周波数を従来よりも高くすることを可能とする。
本発明はディジタル位相変調回路に関する。
近年のコンピュータシステムの拡大により、遠隔端末装
置等のデータの授受の必要性が高まり、このためディジ
タルデータ伝送系の重要度が増しつつある。一般にディ
ジタルデータを搬送波に乗せて伝送するのに、振幅変
調、周波数変調、位相変調等が用いられるが、本発明で
はこのうち位相変調に基づくディジタル変換回路につい
て言及する。このディジタル位相変調回路は、特に無線
によるデータ伝送に適している。
置等のデータの授受の必要性が高まり、このためディジ
タルデータ伝送系の重要度が増しつつある。一般にディ
ジタルデータを搬送波に乗せて伝送するのに、振幅変
調、周波数変調、位相変調等が用いられるが、本発明で
はこのうち位相変調に基づくディジタル変換回路につい
て言及する。このディジタル位相変調回路は、特に無線
によるデータ伝送に適している。
第６図は従来のディジタル位相変調回路の一例を示す図
である。本図において、ディジタル位相変調回路１０
は、ディジタル位相変調すべきディジタル入力信号Ｓin
を受信して、位相変調出力Ｓoutを送出する。信号Ｓin
はまず、ディジタルローパスフィルタ（ＬＰＦ）１１に
印加され、ここで一定の帯域制限を加えたのち（図中の
ｆＢ参照）、乗算器１３に入力する。乗算器１３は他
方、搬送波発生器１２からの符号化された搬送波ＣＲ′
（周波数′Ｃ）を受信し、ＣＲ′とローパスフィルタ
１１の出力との乗算を行う。ここにディジタル変調がな
される。
である。本図において、ディジタル位相変調回路１０
は、ディジタル位相変調すべきディジタル入力信号Ｓin
を受信して、位相変調出力Ｓoutを送出する。信号Ｓin
はまず、ディジタルローパスフィルタ（ＬＰＦ）１１に
印加され、ここで一定の帯域制限を加えたのち（図中の
ｆＢ参照）、乗算器１３に入力する。乗算器１３は他
方、搬送波発生器１２からの符号化された搬送波ＣＲ′
（周波数′Ｃ）を受信し、ＣＲ′とローパスフィルタ
１１の出力との乗算を行う。ここにディジタル変調がな
される。
搬送波発生器１２は、一定のクロックを供給するクロッ
ク発生器１６と接続し、そのクロック出力ＣＬ（周波数
Ｓ）を用いてサンプリング周波数Ｓでのサンプリン
グにより符号化された搬送波ＣＲ′を生成する。この搬
送波ＣＲ′は、アナログとしては正弦波を表す。
ク発生器１６と接続し、そのクロック出力ＣＬ（周波数
Ｓ）を用いてサンプリング周波数Ｓでのサンプリン
グにより符号化された搬送波ＣＲ′を生成する。この搬
送波ＣＲ′は、アナログとしては正弦波を表す。
乗算器１３からの出力は、ディジタル／アナログ（Ｄ／
Ａ）変換器１４によってアナログ出力に変換され、この
アナログ出力のうち所要の帯域成分をローパスフィルタ
１５によって取出し、目的とする位相変調出力Ｓ′out
を得る。
Ａ）変換器１４によってアナログ出力に変換され、この
アナログ出力のうち所要の帯域成分をローパスフィルタ
１５によって取出し、目的とする位相変調出力Ｓ′out
を得る。
第７図は第６図のおよびに現れる信号の周波数スペ
クトルを示す図であり、（１）および（２）はそれぞれ
およびでの信号に対応する。第７図の（１）および
（２）における各横軸は周波数であり、Ｓおよび
′Cは、既述の如く、クロック出力ＣＬおよび搬送波
ＣＲ′の各周波数をそれぞれ表す。本図の（１）におい
て、中心周波数Ｃとする帯域幅２Ｂのスペクトルを
Ｓ／２で折返した、いわゆる折返し成分Ｑが示されて
いる。この折返し成分Ｑは既述のサンプリングによって
不可避的に現れるものであり、これを取り除くために、
第６図のローパスフィルタ１５が設けられる。このフィ
ルタ１５の出力に現れるスペクトルは第７図の（２）に
示すとおりであり、点線で示すとおり折返し成分が除去
される。
クトルを示す図であり、（１）および（２）はそれぞれ
およびでの信号に対応する。第７図の（１）および
（２）における各横軸は周波数であり、Ｓおよび
′Cは、既述の如く、クロック出力ＣＬおよび搬送波
ＣＲ′の各周波数をそれぞれ表す。本図の（１）におい
て、中心周波数Ｃとする帯域幅２Ｂのスペクトルを
Ｓ／２で折返した、いわゆる折返し成分Ｑが示されて
いる。この折返し成分Ｑは既述のサンプリングによって
不可避的に現れるものであり、これを取り除くために、
第６図のローパスフィルタ１５が設けられる。このフィ
ルタ１５の出力に現れるスペクトルは第７図の（２）に
示すとおりであり、点線で示すとおり折返し成分が除去
される。
第７図の周波数スペクトルから明らかなとおり、搬送波
の周波数′Ｃは、 で表され、結局′Ｃを より高く選ぶことはできない。これはサンプリングに起
因する本来的な制約であり、例えば、′Ｃは高々数Ｍ
Hz止まりである。
の周波数′Ｃは、 で表され、結局′Ｃを より高く選ぶことはできない。これはサンプリングに起
因する本来的な制約であり、例えば、′Ｃは高々数Ｍ
Hz止まりである。
ところがこのように低い′Ｃは不便である。例えばデ
ータ伝送系の端部に設けられるMODEMでは、搬送波周波
数として数１０ＭHzが採用されており、上記の数ＭHzか
らこの数１０ＭHzへの移行のため、いわゆるアップコン
バータを要するという問題がある。
ータ伝送系の端部に設けられるMODEMでは、搬送波周波
数として数１０ＭHzが採用されており、上記の数ＭHzか
らこの数１０ＭHzへの移行のため、いわゆるアップコン
バータを要するという問題がある。
また、第６図の回路では乗算器１３を必須の構成要件と
しているが、これが変調回路１０内に占めるハードウェ
ア量はかなり大であり、コストの増大につながるという
問題がある。したがって、より高い搬送波周波数を有す
る位相変調出力が得られ、また乗算器を簡素化すること
が望まれる。
しているが、これが変調回路１０内に占めるハードウェ
ア量はかなり大であり、コストの増大につながるという
問題がある。したがって、より高い搬送波周波数を有す
る位相変調出力が得られ、また乗算器を簡素化すること
が望まれる。
第１図は本発明に基づくディジタル位相変調回路の原理
構成図である。本発明のディジタル位相変調回路２０
は、ディジタル入力信号Ｓinを受信するディジタルロー
パスフィルタ２１（従来のディジタルローパスフィルタ
１１と同じ）と、従来のＤ／Ａ変換器１４と同様のディ
ジタル／アナログ（Ｄ／Ａ）変換器２４を有するが、従
来の乗算器１３に代えて排他的論理和ゲート２３が設け
られ、また従来のクロック発生器１６および搬送波発生
器１２の対に代えて発振器２２に設けられる。発振器２
２は好ましくは矩形波パルスを出力し、これが搬送波Ｃ
Ｒ（周波数Ｃ）となる。２５はバンドパスフィルタで
あり、変換器２４からのアナログ出力に含まれる不要波
を除去し、目的とする位相変調出力Ｓoutを得る。
構成図である。本発明のディジタル位相変調回路２０
は、ディジタル入力信号Ｓinを受信するディジタルロー
パスフィルタ２１（従来のディジタルローパスフィルタ
１１と同じ）と、従来のＤ／Ａ変換器１４と同様のディ
ジタル／アナログ（Ｄ／Ａ）変換器２４を有するが、従
来の乗算器１３に代えて排他的論理和ゲート２３が設け
られ、また従来のクロック発生器１６および搬送波発生
器１２の対に代えて発振器２２に設けられる。発振器２
２は好ましくは矩形波パルスを出力し、これが搬送波Ｃ
Ｒ（周波数Ｃ）となる。２５はバンドパスフィルタで
あり、変換器２４からのアナログ出力に含まれる不要波
を除去し、目的とする位相変調出力Ｓoutを得る。
ディジタルローパスフィルタ２１の出力は、ディジタル
入力信号Ｓinの極性を表す極性ビット出力ＳＢ（ＭＳ
Ｂ：Most Significant Bit）と振幅を表すＬＳＢ（Leas
t Significant Bit）までの振幅ビット出力群ＡＢとか
らなる。排他的論理和ゲート２３は、その極性ビット出
力ＳＢと搬送波ＣＲとを入力とし、これらの乗算作用を
行う。つまり、ＳＢとＣＲの論理（“１”，“０”）が
共に等しければ“０”、異なれば“１”となる（通常の
算術演算での結果と逆であるが、同符号の積で一方の論
理をとり、異符号の積で他方の論理をとることは、すな
わち乗算である）。かくして、入力信号Ｓinの正負
（“１”，“０”）に応じて、搬送波ＣＲの位相が０ま
たはπにずれ、基本的な２相位相変調が行われる。この
延長として４相位相変調も当然実現できる（後述）。
入力信号Ｓinの極性を表す極性ビット出力ＳＢ（ＭＳ
Ｂ：Most Significant Bit）と振幅を表すＬＳＢ（Leas
t Significant Bit）までの振幅ビット出力群ＡＢとか
らなる。排他的論理和ゲート２３は、その極性ビット出
力ＳＢと搬送波ＣＲとを入力とし、これらの乗算作用を
行う。つまり、ＳＢとＣＲの論理（“１”，“０”）が
共に等しければ“０”、異なれば“１”となる（通常の
算術演算での結果と逆であるが、同符号の積で一方の論
理をとり、異符号の積で他方の論理をとることは、すな
わち乗算である）。かくして、入力信号Ｓinの正負
（“１”，“０”）に応じて、搬送波ＣＲの位相が０ま
たはπにずれ、基本的な２相位相変調が行われる。この
延長として４相位相変調も当然実現できる（後述）。
このように、ディジタル入力信号Ｓinと搬送波ＣＲとの
間で直接的な乗算は行わないので、従来のようにサンプ
リング周波数Ｓが介在することはなくなる。つまり、
搬送波ＣＲを信号Ｓinの極性で０またはπに移相するの
みである。この結果、従来のように、搬送波′Ｃが でなければならないという制約から解放される。また、
従来の回路１０（第６図）における構成要素１２，１３
および１６は、本発明の回路２０（第１図）における構
成要素２２および２３に変更され、大幅に簡素化され
る。
間で直接的な乗算は行わないので、従来のようにサンプ
リング周波数Ｓが介在することはなくなる。つまり、
搬送波ＣＲを信号Ｓinの極性で０またはπに移相するの
みである。この結果、従来のように、搬送波′Ｃが でなければならないという制約から解放される。また、
従来の回路１０（第６図）における構成要素１２，１３
および１６は、本発明の回路２０（第１図）における構
成要素２２および２３に変更され、大幅に簡素化され
る。
第２図は本発明の一部詳細例を示す図であり、第１図の
構成要素と同様のものには同一の参照番号または記号を
付して示す。ディジタルローパスフィルタ２１はシフト
レジスタ３１と逓倍器３２とＲＯＭ(Read Only Memory)
３３とからなり全体としていわゆるバイナリートランス
バーサルフィルタをなす。クロックＣＬＫはｎ逓倍され
た上で、シフトレジスタ２３（入力信号Ｓinをシリアル
に取り込む）のシフト周波数を定める。ＲＯＭ３３は一
般のトランスバーサルフィルタにおけるタップ係数等の
データを格納しており、所定の帯域制限を加えた出力を
図中のに得る。
構成要素と同様のものには同一の参照番号または記号を
付して示す。ディジタルローパスフィルタ２１はシフト
レジスタ３１と逓倍器３２とＲＯＭ(Read Only Memory)
３３とからなり全体としていわゆるバイナリートランス
バーサルフィルタをなす。クロックＣＬＫはｎ逓倍され
た上で、シフトレジスタ２３（入力信号Ｓinをシリアル
に取り込む）のシフト周波数を定める。ＲＯＭ３３は一
般のトランスバーサルフィルタにおけるタップ係数等の
データを格納しており、所定の帯域制限を加えた出力を
図中のに得る。
第３図は第２図のおよびに現れる各信号の説明図で
あり、第３図の（１）はディジタルＬＰＦ２１の出力側
に現れる信号をアナログの状態で示す。一方、同図
（２）はバンドパスフィルタ２５の出力側に現れる信
号、すなわち２相位相変調出力Ｓoutを示す。同図
（１）の極性（中央レベル０より上側が正、下側が負）
が切り替わるのに応じて出力Ｓoutの位相が反転する様
子を示しており、２相位相変調がなされていることが分
かる。
あり、第３図の（１）はディジタルＬＰＦ２１の出力側
に現れる信号をアナログの状態で示す。一方、同図
（２）はバンドパスフィルタ２５の出力側に現れる信
号、すなわち２相位相変調出力Ｓoutを示す。同図
（１）の極性（中央レベル０より上側が正、下側が負）
が切り替わるのに応じて出力Ｓoutの位相が反転する様
子を示しており、２相位相変調がなされていることが分
かる。
第４図は第２図のおよびに現れる各信号の周波数ス
ペクトルを示す図であり、第４図の（１）はＤ／Ａ変換
器２４の出力側に現れる信号に相当し、同図の（２）
はフィルタ２５の出力側に現れる信号、すなわち２相
位相変調出力Ｓoutに相当する。本図中、Ｂは第７図
と同様、帯域制限された後の入力信号Ｓinのベースバン
ド帯域を表し、その中心周波数はＣであり、搬送波Ｃ
Ｒの周波数である。このＣは、第７図の′Ｃの如
く、サンプリング周波数Ｓによって制約されることは
なく、Ｃを′Ｃより高く選ぶことができる。
ペクトルを示す図であり、第４図の（１）はＤ／Ａ変換
器２４の出力側に現れる信号に相当し、同図の（２）
はフィルタ２５の出力側に現れる信号、すなわち２相
位相変調出力Ｓoutに相当する。本図中、Ｂは第７図
と同様、帯域制限された後の入力信号Ｓinのベースバン
ド帯域を表し、その中心周波数はＣであり、搬送波Ｃ
Ｒの周波数である。このＣは、第７図の′Ｃの如
く、サンプリング周波数Ｓによって制約されることは
なく、Ｃを′Ｃより高く選ぶことができる。
ところで、Ｄ／Ａ変換器２４のアナログ出力には、第４
図（１）に示すとおり、Ｃより±ｎＢ（ｎは逓倍器
３２（第２図）の逓倍数）のところに不要波Ｒおよび
Ｒ′が現れるので、これをバンドパスフィルタ２５（第
２図）により除去し、所要の帯域成分のみを取出す。
（第４図（２）のスペクトル）。
図（１）に示すとおり、Ｃより±ｎＢ（ｎは逓倍器
３２（第２図）の逓倍数）のところに不要波Ｒおよび
Ｒ′が現れるので、これをバンドパスフィルタ２５（第
２図）により除去し、所要の帯域成分のみを取出す。
（第４図（２）のスペクトル）。
第５図は本発明を４相位相変調に適用する一例を示す図
である。本図において、ディジタル位相変調回路４０
は、基本的には第２図の回路をＩ(In-phase)チャネル側
とし、第２図の回路における発振器２２の発振出力を だけ位相をずらした回路をＱ(Quadrature phase)チャネ
ル側としてこれらを合成したものに相当する。Ｉチャネ
ルとＱチャネルの区別は参照番号にＩ，Ｑを付すること
によって表す。上記の合成は加算器４１にて行う。ＳＩ
inはＩチャネルのディジタル入力信号、ＳＱinはＱチャ
ネルのディジタル入力信号である。Ｑチャネル側には 移相器４２を設け、発振出力の位相を だけずらす。
である。本図において、ディジタル位相変調回路４０
は、基本的には第２図の回路をＩ(In-phase)チャネル側
とし、第２図の回路における発振器２２の発振出力を だけ位相をずらした回路をＱ(Quadrature phase)チャネ
ル側としてこれらを合成したものに相当する。Ｉチャネ
ルとＱチャネルの区別は参照番号にＩ，Ｑを付すること
によって表す。上記の合成は加算器４１にて行う。ＳＩ
inはＩチャネルのディジタル入力信号、ＳＱinはＱチャ
ネルのディジタル入力信号である。Ｑチャネル側には 移相器４２を設け、発振出力の位相を だけずらす。
以上説明したように本発明によれば、搬送波周波数を従
来よりも高く設定できるとともに、回路の小形・簡素化
を図ることができる。
来よりも高く設定できるとともに、回路の小形・簡素化
を図ることができる。
第１図は本発明に基づくディジタル位相変調回路の原理
構成図、 第２図は本発明の一部詳細例を示す図、 第３図は第２図のおよびに現れる各信号の説明図、 第４図は第２図のおよびに現れる各信号の周波数ス
ペクトルを示す図、 第５図は本発明を４相位相変調に適用する一例を示す
図、 第６図は従来のディジタル位相変調回路の一例を示す
図、 第７図は第６図のおよびに現れる信号の周波数スペ
クトルを示す図である。 ２０…ディジタル位相変調回路、 ２１…ディジタルローパスフィルタ、 ２２…発振器、２３…排他的論理和ゲート、 ２４…ディジタル／アナログ変換器、 ２５…バンドパスフィルタ、 Ｓin…ディジタル入力信号、 Ｓout…位相変調出力、 ＣＲ…搬送波。
構成図、 第２図は本発明の一部詳細例を示す図、 第３図は第２図のおよびに現れる各信号の説明図、 第４図は第２図のおよびに現れる各信号の周波数ス
ペクトルを示す図、 第５図は本発明を４相位相変調に適用する一例を示す
図、 第６図は従来のディジタル位相変調回路の一例を示す
図、 第７図は第６図のおよびに現れる信号の周波数スペ
クトルを示す図である。 ２０…ディジタル位相変調回路、 ２１…ディジタルローパスフィルタ、 ２２…発振器、２３…排他的論理和ゲート、 ２４…ディジタル／アナログ変換器、 ２５…バンドパスフィルタ、 Ｓin…ディジタル入力信号、 Ｓout…位相変調出力、 ＣＲ…搬送波。
Claims (1)
- 【請求項１】ディジタル位相変調すべき入力ディジタル
信号（Ｓin）に帯域制限を加えて、該入力ディジタル信
号（Ｓin）の極性を表す極性ビット出力（ＳＢ）および
振幅を表す振幅ビット出力群（ＡＢ）を送出するディジ
タルローパスフィルタ(21)と、 搬送波（ＣＲ）を送出する発振器(22)と、 該搬送波（ＣＲ）と前記極性ビット出力（ＳＢ）とを乗
算する排他的論理和ゲート(23)と、 該排他的論理和ゲート(23)の出力と前記振幅ビット出力
群（ＡＢ）とをアナログ出力に変換するディジタル／ア
ナログ変換器(24)と、 該アナログ出力のうちの所要の帯域成分のみを取出して
位相変調出力（Ｓout）を送出するバンドパスフィルタ
(25)とからなることを特徴とするディジタル位相変調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091186A JPH0642683B2 (ja) | 1986-09-20 | 1986-09-20 | デイジタル位相変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22091186A JPH0642683B2 (ja) | 1986-09-20 | 1986-09-20 | デイジタル位相変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6377246A JPS6377246A (ja) | 1988-04-07 |
| JPH0642683B2 true JPH0642683B2 (ja) | 1994-06-01 |
Family
ID=16758465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22091186A Expired - Fee Related JPH0642683B2 (ja) | 1986-09-20 | 1986-09-20 | デイジタル位相変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642683B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0335640A (ja) * | 1989-07-03 | 1991-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 直交変調器 |
| JP2968350B2 (ja) | 1991-01-11 | 1999-10-25 | 三菱電機株式会社 | 直交変調回路 |
-
1986
- 1986-09-20 JP JP22091186A patent/JPH0642683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6377246A (ja) | 1988-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| EP0461721B1 (en) | Transmitter comprising an electronic arrangement for generating a modulated carrier signal | |
| JP3363025B2 (ja) | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 | |
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| KR100645249B1 (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| JP2002111528A (ja) | 受信機 | |
| JPH11261659A (ja) | ディジタル信号伝送装置 | |
| EP0216803B1 (en) | Digital zero-if selectivity section | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| WO1994026050A1 (fr) | MODULATEUR DQPSK A DECALAGE π/4 | |
| JPS59207768A (ja) | デイジタル式直交振幅変調方法 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JPH1117749A (ja) | 復調回路 | |
| JPH0642683B2 (ja) | デイジタル位相変調回路 | |
| US6504879B1 (en) | Digital modulation apparatus | |
| AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
| JP3230787B2 (ja) | ディジタル化直交位相変調回路 | |
| JP2002300224A (ja) | 受信装置 | |
| JPH0646096A (ja) | デジタル復調器 | |
| JP3152358B2 (ja) | 周波数制御回路 | |
| JPH03265332A (ja) | ディジタル位相変調回路 | |
| JPH09298568A (ja) | 変調装置 | |
| JP3356849B2 (ja) | デジタル直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |