JPH03265332A

JPH03265332A - ディジタル位相変調回路

Info

Publication number: JPH03265332A
Application number: JP2064894A
Authority: JP
Inventors: Toshio Kawasaki; 川崎　敏雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-03-15
Filing date: 1990-03-15
Publication date: 1991-11-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（４ｆｉ　　　　要〕ディジタル位相変調回路に関し、位相変調出力同士の加算をディジタル的に行うことによ
り無調整化・小型化されたディジタル位相変調回路を実
現することを目的とし、ディジタル位相変調すべき■チ
ャネル及びＱチャネルの入力ディジタル信号に帯域制限
を加えて各入力ディジタル信号の極性を表す極性ビット
出力及び振幅を表す振幅ビ・ット出力群を発生するディ
ジタルローパスフィルタと、搬送波の２倍の周波数のク
ロックを発生する発振器と、該発振器の出力を２分周す
る分周器と、該分周器の出力をπ／２移相する移相器と
、該移相器の出力及び該分周器の出力と該極性ビット出
力とをそれぞれ乗算する■チャネル側及びＱチャネル側
の排他的論理和ゲートと、該排他的倫理和ゲートの出力
と該振幅ビット出力群とを該発振器の出力クロックでセ
レクトするセレクタと、該セレクタの出力ビット群をア
ナログ出力に変換するディジタル／アナログ変換器と、
該アナログ出力のうち所要の帯域成分のみを取り出して
変調出力を発生するバンドパスフィルタとで構成する。

〔産業上の利用分野〕

本発明は、ディジタル位相変調回路に関するものである
。

近年のコンピュータシステムの拡大により、遠隔端末装
置等とのデータの授受の必要性が高まり、このためディ
ジタルデータ伝送系の重要度が増大しつつあるが、一般
にディジタルデータを搬送波に乗せて伝送するのに、振
幅変調、周波数変調、位相変調等が用いられるが、この
内、ディジタル位相変調回路は、より多くの情報を伝送
できる点等から特に無線によるデータ伝送への適用が求
められている。

〔従来の技術〕

第６図は、特開昭６３−７７２４６号公報に開示された
本発明者による従来のディジタル位相変調回路の構成図
である。

このディジタル位相変調回路では４相位相変調（ＱＰＳ
Ｋ）を行っており、ディジタル位相変調すべきＩチャネ
ル及びＱチャネルの入力ディジタル信号１　ｉ１１＋　
ＱｉＭに帯域制限を加えて各入力ディジタル信号の極性
を表す極性ビット出力１ｓｍ、Ｑ■及び振幅を表す振幅
ビット出力群ＩＡｉ　Ｑｔｓを発生するディジタルロー
パスフィルタ２１．２２と、搬送波ＣＲの周波数ｒｅの
クロックを発生する発振器２３と、発振器２３の出力を
π／２移相する移相器２５と、移相器２５の出力と１チ
ャネル信号の極性ビット出力■。とを乗算する排他的論
理和ゲート２６と、発振器２３の出力とＱチャネル信号
の極性ビット出力Ｑ。とを乗算する排他的論理和ゲート
２７と、排他的論理和ゲート２６の出力及び■チャネル
振幅ビット出力群■□を人力してアナログ信号に変換す
るＤ／Ａ変換器３１と、排他的論理和ゲート２７の出力
及びＱチャネル振幅ビット出力群Ｑａｓを入力してアナ
ログ信号に変換するＤ／Ａ変換器３２と、両Ｄ／Ａ変換
器３１．３２の出力を台底する加算器３３と、加算器３
３のアナログ出力のうち所要の帯域成分のみを取り出し
て位相変調出力を発生するバンドパスフィルタ３０とで
構成されている。

このような構成の従来例の動作においては、ディジタル
ローパスフィルタ２１．２２の出力は、ディジタル入力
信号１１ａ＋　Ｑｉａの極性をＳＢ（ＭＳ　Ｂ　：　Ｍ
ｏ５ｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ）で表す極性
ビット出力１ｓｓ＋　Ｑｔｓと振幅をＬ　Ｓ３３　（Ｌ
６ａｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ）までの振
幅ビット出力群で表す■□。

Ｑ□で戒っている。

ｆＪＦ他的論理ゲー）２６．２７は、その極性ビット出
力１ｓｓ＋　Ｑｔｓと搬送波（クロック）ＣＲとを入力
し、これらの乗算作用を行う、即ち、極性ビット出力！
□、Ｑ、と搬送波ＣＲの論理（ｌ”又は“０”）が共に
等しければ“°０°゛、異なれば“１°°となる（通常
の算術演算での結果と逆であるが、同符号の積で一方の
論理をとり、異符号の積で他方の論理をとることは、す
なわち乗算である）。

このようにして、入力信号１　ｉ１１＋　Ｑ（ｎの正負
極性（“１ｍ、”０”）に応じて、搬送波ＣＲの位相が
０又はπにずれ、Ｉ、Ｑチャネルの振幅ビット出力群■
□、Ｑ□の各々において基本的な２相位相変調が行われ
る。

但し、Ｑチャネル側は発振器２２の搬送波出力をπ／２
だけ移相することによって２相位相変調を行っている。

このように、搬送波ＣＲを入力信号ｈ□Ｑ１の極性で０
又はπに移相するだけであるので、ディジタル入力信号
１　ｉＲ＋　　Ｑｌｎと搬送波ＣＲとの間で直接的な乗
算は行わず、サンプリング周波数ｆ。

が介在することは無くなり搬送波周波数ｆ、が「。

７４以下に制約されずに済む。

そして、Ｉ、Ｑチャネルの極性ビット出力ＬａＱ　ｓａ
と振幅ビット出力群Ｉ□、Ｑ５．の各々をＤ／Ａ変換器
３１．３２をそれぞれ通すことによりアナログ信号に変
換し、加算器３３で加算してフィルタ３０で所望の周波
数帯の４相位相変調出力を発生している。

〔発明が解決しようとする課題〕

しかしながら、このような従来のディジタル位相変調回
路では、加算器３３でアナログ的に加算を行っているた
め、アナログ特有の調整動作が必要となると共に小型化
に支障が生じるという問題点があった。

そこで、本発明は、位相変調出力同士の加算をディジタ
ル的に行うことにより無調整化・小型化されたディジタ
ル位相変調回路を実現することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明に係るディジタル位
相変調回路は、第１図に原理的に示すように、ディジタ
ル位相変調すべきｌチャネル及びＱチャネルの入力ディ
ジタル信号１＋９．Ｑｌ、に帯域制限を加えて各入力デ
ィジタル信号１　ｉ＊＋　Ｑｉｌｌの極性を表す極性ビ
ット出力ｌ５ａｔ　Ｑｓｓ及び振幅を表す振幅ビット出
力群ｌ。、Ｑ□を発生するディジタルローパスフィルタ
２１．２２と、搬送波ｆｃの２倍の周波数のクロックを
発生する発振器２３と、該発振器２３の出力を２分周す
る分周器２４と、該分周器２４の出力をπ／２移相する
移相器２５と、該移相Ｈ２５の出力及び該分周器２４の
出力と該極性ビット出力■□、Ｑｓｓとをそれぞれ乗算
するＩチャネル側及びＱチャネル側の排他的論理和ゲー
）２６．２７と、該排他的論理和ゲー）２６．２７の出
力と該振幅ビット出力群■Ａ、Ｑ□とを該発振器２３の
出力クロックでセレクトするセレクタ２８と、該セレク
タ２８の出力ビット群をアナログ出力に変換するディジ
タル／アナログ変換器２９と、該アナログ出力のうち所
要の帯域成分のみを取り出して変調出力を発生するバン
ドパスフィルタ３０とを備えている。

〔作　　　用］本発明では、第１図において、ｌチャネルの極性ピッｌ
’ｌｓａと発振器２３の発振周波数を分周器２４により
２分周して得た搬送波とを排他的論理和ゲニ１２６で乗
算して振幅ビット出力群ｌ−を２相位相変調し、同様に
してＱチャネルの極性ビットＱ３ｍと発振器２３の発振
周波数を分周器２４により２分周して得た搬送波をπ／
２だけ移相した信号とを排他的論理和ゲート２７で乗算
して振幅ビット出力群Ｑ□を２相位相変調する。

このようにして得たＩ、Ｑチャネルの２相位相変調信号
をディジタル信号のままセレクタ２８に送ると、セレク
タ２８では発振器２３の出力（ｌＩｌ送波の２倍の周波
数）に従って切替動作を行う。

この様子が、第２図（ａ）〜（ｄ）に示されており、！
チャネル側のセレクタ人力■とＱチャネル側のセレクタ
人力■とをセレクタ２８で切り替えることによりセレク
タ人力■と■を加算したセレクタ出力■が、同図（ａ）
を基準とすると９０°、１８０゜２７０°の４通りの出
力が得られ、４相位相変調が行われることが分かる。

即ち、第３図に示すように、セレクタ人力■とセレクタ
人力■とはπ／２位相がずれており、セレクタ出力■は
セレクタ人力の＋■の加算値となっている。

そして、このセレクタ２８の出力ビット群はディジタル
／アナログ変換器２９でアナログ出力に変換され、該ア
ナログ出力のうち所要の帯域成分のみをバンドパスフィ
ルタ３０で取り出して位相変調出力を発生する。

このように、ｌチャネルの位相変調信号とＱチャネルの
位相変調信号とをディジタル信号のままでセレクタで切
り替えることにより加算器と同し作用を果たしている。

尚、本発明はＩチャネル、Ｑチャネルの入力信号を変更
することにより４相位相以外の多相ＰＳＫ変調又は多値
ＱＡＭ変調にも用いることができる。

〔実　施　例〕

第４図は、本発明に係るディジタル位相変調回路の一実
施例を示す図であり、第１図に示したディジタルローパ
スフィルタ２ｍ２２はそれぞれ１、Ｑチャネルの入力信
号Ｅ　ｉｌｌ＋　ＪＲを人力するシフトレジスタ２１１
，２２１と、タップ係数等のデータを格納しシフトレジ
スタ２１１，２２１の各並列出力に従って所定のロール
オフ特性の帯域制限された極性ビット出力Ｉ。、Ｑ□並
びに振幅出力ビット群Ｉ□＋　Ｑｈｍのデータに変換す
るＲＯＭ２１２，２２２とで構成され全体としてバイナ
リトランスバーサルフィルタとなっている。また、シフ
トレジスタ２１１．２２１は逓倍器４０でｎ逓倍された
クロックＣＬＫによりシフト動作を行う、尚、セレクタ
２８には複数入力信号間の切替を行う市販のＩＣ回路を
用いることができる。

第５図は、第４図の各部の信号波形を示しており、第５
図（１）は、ＲＯＭ２１２，２２２の出力側に現れる信
号をアナログ状態で示し極性（中央レヘル０より上側が
正、下側が負）が切り替わるのに応して出力の位相が反
転する２相位相変調の様子を示しており、同図（２）は
位相変調回路の出力側（セレクタ２８の出力側）に現れ
る信号をアナログ状態で示し、同図（３）はＤ／Ａ変換
器２９の出力を示し、そして同図（４）はフィルタ３０
からの４相位相変調出力を示している。

〔発明の効果）以上説明したように、本発明に係るディジタル位相変調
回路によれば、入力ディジタル信号に帯域制限を加える
ディジタルローパスフィルタからの出力の極性ビットと
搬送波を発生する発振器からの出力との排他的論理和を
取ることにより位相反転を生しさせ、所要の位相ｒＲｍ
波を発生し、これを［、Ｑチャネルそれぞれについてデ
ィジタル信号状態のままセレクタにより切替を行うこと
により両値相変調波を加算した位相変調波を発生するよ
うに構成したので、ディジタル加算ができ、回路の無調
整化及び小型化を図ることができる。

【図面の簡単な説明】

第１図は、本発明に係るディジタル位相変調回路の原理
構成図、第２図は、本発明のセレクタ切替動作を説明するための
波形図、第３図は、本発明の加算動作原理を説明するための図、第４図は、本発明に係るディジタル位相変調回路の一実
施例を示す図、第５図は、本発明の動作波形図、第６図は、従来例を示す図、である。第１図において、２１．２２・・・ディジタルローパスフィルタ、２３・
・・発振器、２４・・・分周器、２５・・・移相器、２６．２７・・・排他的論理和ゲート、２８・・・セレ
クタ、２９・・・Ｄ／Ａ変換器、３０・・・バンドパスフィルタ。図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】ディジタル位相変調すべき１チャネル及びＱチャネルの
入力ディジタル信号（Ｉ＿ｉ＿ｎ、Ｑ＿ｉ＿ｎ）に帯域
制限を加えて各入力ディジタル信号（Ｉ＿ｉ＿ｎ、Ｑ＿
ｉ＿ｎ）の極性を表す極性ビット出力（Ｉ＿Ｓ＿Ｂ、Ｑ
＿Ｓ＿Ｂ）及び振幅を表す振幅ビット出力群（１＿Ａ＿
Ｂ、Ｑ＿Ａ＿Ｂ）を発生するディジタルローパスフィル
タ（２１、２２）と、搬送波（ｆｃ）の２倍の周波数のクロックを発生する発
振器（２３）と、該発振器（２３）の出力を２分周する分周器（２４）と
、該分周器（２４）の出力をπ／２移相する移相器（２
５）と、該移相器（２５）の出力及び該分周器（２４）の出力と
該極性ビット出力（Ｉ＿Ｓ＿Ｂ、Ｑ＿Ｓ＿Ｂ）とをそれ
ぞれ乗算する１チャネル側及びＱチャネル側の排他的論
理和ゲート（２６、２７）と、該排他的倫理和ゲート（２６、２７）の出力と該振幅ビ
ット出力群（１＿Ａ＿Ｂ、Ｑ＿Ａ＿Ｂ）とを該発振器（
２３）の出力クロックでセレクトするセレクタ（２８）
と、該セレクタ（２８）の出力ビット群をアナログ出力
に変換するディジタル／アナログ変換器（２９）と、該
アナログ出力のうち所要の帯域成分のみを取り出して変
調出力を発生するバンドパスフィルタ（３０）と、を備えたことを特徴とするディジタル位相変調回路。