JPH03265332A - ディジタル位相変調回路 - Google Patents
ディジタル位相変調回路Info
- Publication number
- JPH03265332A JPH03265332A JP2064894A JP6489490A JPH03265332A JP H03265332 A JPH03265332 A JP H03265332A JP 2064894 A JP2064894 A JP 2064894A JP 6489490 A JP6489490 A JP 6489490A JP H03265332 A JPH03265332 A JP H03265332A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- frequency
- oscillator
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims description 4
- 240000005523 Peganum harmala Species 0.000 abstract 1
- 230000010363 phase shift Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(4fi 要〕
ディジタル位相変調回路に関し、
位相変調出力同士の加算をディジタル的に行うことによ
り無調整化・小型化されたディジタル位相変調回路を実
現することを目的とし、ディジタル位相変調すべき■チ
ャネル及びQチャネルの入力ディジタル信号に帯域制限
を加えて各入力ディジタル信号の極性を表す極性ビット
出力及び振幅を表す振幅ビ・ット出力群を発生するディ
ジタルローパスフィルタと、搬送波の2倍の周波数のク
ロックを発生する発振器と、該発振器の出力を2分周す
る分周器と、該分周器の出力をπ/2移相する移相器と
、該移相器の出力及び該分周器の出力と該極性ビット出
力とをそれぞれ乗算する■チャネル側及びQチャネル側
の排他的論理和ゲートと、該排他的倫理和ゲートの出力
と該振幅ビット出力群とを該発振器の出力クロックでセ
レクトするセレクタと、該セレクタの出力ビット群をア
ナログ出力に変換するディジタル/アナログ変換器と、
該アナログ出力のうち所要の帯域成分のみを取り出して
変調出力を発生するバンドパスフィルタとで構成する。
り無調整化・小型化されたディジタル位相変調回路を実
現することを目的とし、ディジタル位相変調すべき■チ
ャネル及びQチャネルの入力ディジタル信号に帯域制限
を加えて各入力ディジタル信号の極性を表す極性ビット
出力及び振幅を表す振幅ビ・ット出力群を発生するディ
ジタルローパスフィルタと、搬送波の2倍の周波数のク
ロックを発生する発振器と、該発振器の出力を2分周す
る分周器と、該分周器の出力をπ/2移相する移相器と
、該移相器の出力及び該分周器の出力と該極性ビット出
力とをそれぞれ乗算する■チャネル側及びQチャネル側
の排他的論理和ゲートと、該排他的倫理和ゲートの出力
と該振幅ビット出力群とを該発振器の出力クロックでセ
レクトするセレクタと、該セレクタの出力ビット群をア
ナログ出力に変換するディジタル/アナログ変換器と、
該アナログ出力のうち所要の帯域成分のみを取り出して
変調出力を発生するバンドパスフィルタとで構成する。
本発明は、ディジタル位相変調回路に関するものである
。
。
近年のコンピュータシステムの拡大により、遠隔端末装
置等とのデータの授受の必要性が高まり、このためディ
ジタルデータ伝送系の重要度が増大しつつあるが、一般
にディジタルデータを搬送波に乗せて伝送するのに、振
幅変調、周波数変調、位相変調等が用いられるが、この
内、ディジタル位相変調回路は、より多くの情報を伝送
できる点等から特に無線によるデータ伝送への適用が求
められている。
置等とのデータの授受の必要性が高まり、このためディ
ジタルデータ伝送系の重要度が増大しつつあるが、一般
にディジタルデータを搬送波に乗せて伝送するのに、振
幅変調、周波数変調、位相変調等が用いられるが、この
内、ディジタル位相変調回路は、より多くの情報を伝送
できる点等から特に無線によるデータ伝送への適用が求
められている。
第6図は、特開昭63−77246号公報に開示された
本発明者による従来のディジタル位相変調回路の構成図
である。
本発明者による従来のディジタル位相変調回路の構成図
である。
このディジタル位相変調回路では4相位相変調(QPS
K)を行っており、ディジタル位相変調すべきIチャネ
ル及びQチャネルの入力ディジタル信号1 i11+
QiMに帯域制限を加えて各入力ディジタル信号の極性
を表す極性ビット出力1sm、Q■及び振幅を表す振幅
ビット出力群IAi Qtsを発生するディジタルロー
パスフィルタ21.22と、搬送波CRの周波数reの
クロックを発生する発振器23と、発振器23の出力を
π/2移相する移相器25と、移相器25の出力と1チ
ャネル信号の極性ビット出力■。とを乗算する排他的論
理和ゲート26と、発振器23の出力とQチャネル信号
の極性ビット出力Q。とを乗算する排他的論理和ゲート
27と、排他的論理和ゲート26の出力及び■チャネル
振幅ビット出力群■□を人力してアナログ信号に変換す
るD/A変換器31と、排他的論理和ゲート27の出力
及びQチャネル振幅ビット出力群Qasを入力してアナ
ログ信号に変換するD/A変換器32と、両D/A変換
器31.32の出力を台底する加算器33と、加算器3
3のアナログ出力のうち所要の帯域成分のみを取り出し
て位相変調出力を発生するバンドパスフィルタ30とで
構成されている。
K)を行っており、ディジタル位相変調すべきIチャネ
ル及びQチャネルの入力ディジタル信号1 i11+
QiMに帯域制限を加えて各入力ディジタル信号の極性
を表す極性ビット出力1sm、Q■及び振幅を表す振幅
ビット出力群IAi Qtsを発生するディジタルロー
パスフィルタ21.22と、搬送波CRの周波数reの
クロックを発生する発振器23と、発振器23の出力を
π/2移相する移相器25と、移相器25の出力と1チ
ャネル信号の極性ビット出力■。とを乗算する排他的論
理和ゲート26と、発振器23の出力とQチャネル信号
の極性ビット出力Q。とを乗算する排他的論理和ゲート
27と、排他的論理和ゲート26の出力及び■チャネル
振幅ビット出力群■□を人力してアナログ信号に変換す
るD/A変換器31と、排他的論理和ゲート27の出力
及びQチャネル振幅ビット出力群Qasを入力してアナ
ログ信号に変換するD/A変換器32と、両D/A変換
器31.32の出力を台底する加算器33と、加算器3
3のアナログ出力のうち所要の帯域成分のみを取り出し
て位相変調出力を発生するバンドパスフィルタ30とで
構成されている。
このような構成の従来例の動作においては、ディジタル
ローパスフィルタ21.22の出力は、ディジタル入力
信号11a+ Qiaの極性をSB(MS B : M
o5t 51gn1ficant Bit)で表す極性
ビット出力1ss+ Qtsと振幅をL S33 (L
6ast 51gn1ficant Bit)までの振
幅ビット出力群で表す■□。
ローパスフィルタ21.22の出力は、ディジタル入力
信号11a+ Qiaの極性をSB(MS B : M
o5t 51gn1ficant Bit)で表す極性
ビット出力1ss+ Qtsと振幅をL S33 (L
6ast 51gn1ficant Bit)までの振
幅ビット出力群で表す■□。
Q□で戒っている。
fJF他的論理ゲー)26.27は、その極性ビット出
力1ss+ Qtsと搬送波(クロック)CRとを入力
し、これらの乗算作用を行う、即ち、極性ビット出力!
□、Q、と搬送波CRの論理(l”又は“0”)が共に
等しければ“°0°゛、異なれば“1°°となる(通常
の算術演算での結果と逆であるが、同符号の積で一方の
論理をとり、異符号の積で他方の論理をとることは、す
なわち乗算である)。
力1ss+ Qtsと搬送波(クロック)CRとを入力
し、これらの乗算作用を行う、即ち、極性ビット出力!
□、Q、と搬送波CRの論理(l”又は“0”)が共に
等しければ“°0°゛、異なれば“1°°となる(通常
の算術演算での結果と逆であるが、同符号の積で一方の
論理をとり、異符号の積で他方の論理をとることは、す
なわち乗算である)。
このようにして、入力信号1 i11+ Q(nの正負
極性(“1m、”0”)に応じて、搬送波CRの位相が
0又はπにずれ、I、Qチャネルの振幅ビット出力群■
□、Q□の各々において基本的な2相位相変調が行われ
る。
極性(“1m、”0”)に応じて、搬送波CRの位相が
0又はπにずれ、I、Qチャネルの振幅ビット出力群■
□、Q□の各々において基本的な2相位相変調が行われ
る。
但し、Qチャネル側は発振器22の搬送波出力をπ/2
だけ移相することによって2相位相変調を行っている。
だけ移相することによって2相位相変調を行っている。
このように、搬送波CRを入力信号h□Q1の極性で0
又はπに移相するだけであるので、ディジタル入力信号
1 iR+ Qlnと搬送波CRとの間で直接的な乗
算は行わず、サンプリング周波数f。
又はπに移相するだけであるので、ディジタル入力信号
1 iR+ Qlnと搬送波CRとの間で直接的な乗
算は行わず、サンプリング周波数f。
が介在することは無くなり搬送波周波数f、が「。
74以下に制約されずに済む。
そして、I、Qチャネルの極性ビット出力LaQ sa
と振幅ビット出力群I□、Q5.の各々をD/A変換器
31.32をそれぞれ通すことによりアナログ信号に変
換し、加算器33で加算してフィルタ30で所望の周波
数帯の4相位相変調出力を発生している。
と振幅ビット出力群I□、Q5.の各々をD/A変換器
31.32をそれぞれ通すことによりアナログ信号に変
換し、加算器33で加算してフィルタ30で所望の周波
数帯の4相位相変調出力を発生している。
しかしながら、このような従来のディジタル位相変調回
路では、加算器33でアナログ的に加算を行っているた
め、アナログ特有の調整動作が必要となると共に小型化
に支障が生じるという問題点があった。
路では、加算器33でアナログ的に加算を行っているた
め、アナログ特有の調整動作が必要となると共に小型化
に支障が生じるという問題点があった。
そこで、本発明は、位相変調出力同士の加算をディジタ
ル的に行うことにより無調整化・小型化されたディジタ
ル位相変調回路を実現することを目的とする。
ル的に行うことにより無調整化・小型化されたディジタ
ル位相変調回路を実現することを目的とする。
上記の目的を達成するため、本発明に係るディジタル位
相変調回路は、第1図に原理的に示すように、ディジタ
ル位相変調すべきlチャネル及びQチャネルの入力ディ
ジタル信号1+9.Ql、に帯域制限を加えて各入力デ
ィジタル信号1 i*+ Qillの極性を表す極性ビ
ット出力l5at Qss及び振幅を表す振幅ビット出
力群l。、Q□を発生するディジタルローパスフィルタ
21.22と、搬送波fcの2倍の周波数のクロックを
発生する発振器23と、該発振器23の出力を2分周す
る分周器24と、該分周器24の出力をπ/2移相する
移相器25と、該移相H25の出力及び該分周器24の
出力と該極性ビット出力■□、Qssとをそれぞれ乗算
するIチャネル側及びQチャネル側の排他的論理和ゲー
)26.27と、該排他的論理和ゲー)26.27の出
力と該振幅ビット出力群■A、Q□とを該発振器23の
出力クロックでセレクトするセレクタ28と、該セレク
タ28の出力ビット群をアナログ出力に変換するディジ
タル/アナログ変換器29と、該アナログ出力のうち所
要の帯域成分のみを取り出して変調出力を発生するバン
ドパスフィルタ30とを備えている。
相変調回路は、第1図に原理的に示すように、ディジタ
ル位相変調すべきlチャネル及びQチャネルの入力ディ
ジタル信号1+9.Ql、に帯域制限を加えて各入力デ
ィジタル信号1 i*+ Qillの極性を表す極性ビ
ット出力l5at Qss及び振幅を表す振幅ビット出
力群l。、Q□を発生するディジタルローパスフィルタ
21.22と、搬送波fcの2倍の周波数のクロックを
発生する発振器23と、該発振器23の出力を2分周す
る分周器24と、該分周器24の出力をπ/2移相する
移相器25と、該移相H25の出力及び該分周器24の
出力と該極性ビット出力■□、Qssとをそれぞれ乗算
するIチャネル側及びQチャネル側の排他的論理和ゲー
)26.27と、該排他的論理和ゲー)26.27の出
力と該振幅ビット出力群■A、Q□とを該発振器23の
出力クロックでセレクトするセレクタ28と、該セレク
タ28の出力ビット群をアナログ出力に変換するディジ
タル/アナログ変換器29と、該アナログ出力のうち所
要の帯域成分のみを取り出して変調出力を発生するバン
ドパスフィルタ30とを備えている。
〔作 用]
本発明では、第1図において、lチャネルの極性ピッl
’lsaと発振器23の発振周波数を分周器24により
2分周して得た搬送波とを排他的論理和ゲニ126で乗
算して振幅ビット出力群l−を2相位相変調し、同様に
してQチャネルの極性ビットQ3mと発振器23の発振
周波数を分周器24により2分周して得た搬送波をπ/
2だけ移相した信号とを排他的論理和ゲート27で乗算
して振幅ビット出力群Q□を2相位相変調する。
’lsaと発振器23の発振周波数を分周器24により
2分周して得た搬送波とを排他的論理和ゲニ126で乗
算して振幅ビット出力群l−を2相位相変調し、同様に
してQチャネルの極性ビットQ3mと発振器23の発振
周波数を分周器24により2分周して得た搬送波をπ/
2だけ移相した信号とを排他的論理和ゲート27で乗算
して振幅ビット出力群Q□を2相位相変調する。
このようにして得たI、Qチャネルの2相位相変調信号
をディジタル信号のままセレクタ28に送ると、セレク
タ28では発振器23の出力(lIl送波の2倍の周波
数)に従って切替動作を行う。
をディジタル信号のままセレクタ28に送ると、セレク
タ28では発振器23の出力(lIl送波の2倍の周波
数)に従って切替動作を行う。
この様子が、第2図(a)〜(d)に示されており、!
チャネル側のセレクタ人力■とQチャネル側のセレクタ
人力■とをセレクタ28で切り替えることによりセレク
タ人力■と■を加算したセレクタ出力■が、同図(a)
を基準とすると90°、180゜270°の4通りの出
力が得られ、4相位相変調が行われることが分かる。
チャネル側のセレクタ人力■とQチャネル側のセレクタ
人力■とをセレクタ28で切り替えることによりセレク
タ人力■と■を加算したセレクタ出力■が、同図(a)
を基準とすると90°、180゜270°の4通りの出
力が得られ、4相位相変調が行われることが分かる。
即ち、第3図に示すように、セレクタ人力■とセレクタ
人力■とはπ/2位相がずれており、セレクタ出力■は
セレクタ人力の+■の加算値となっている。
人力■とはπ/2位相がずれており、セレクタ出力■は
セレクタ人力の+■の加算値となっている。
そして、このセレクタ28の出力ビット群はディジタル
/アナログ変換器29でアナログ出力に変換され、該ア
ナログ出力のうち所要の帯域成分のみをバンドパスフィ
ルタ30で取り出して位相変調出力を発生する。
/アナログ変換器29でアナログ出力に変換され、該ア
ナログ出力のうち所要の帯域成分のみをバンドパスフィ
ルタ30で取り出して位相変調出力を発生する。
このように、lチャネルの位相変調信号とQチャネルの
位相変調信号とをディジタル信号のままでセレクタで切
り替えることにより加算器と同し作用を果たしている。
位相変調信号とをディジタル信号のままでセレクタで切
り替えることにより加算器と同し作用を果たしている。
尚、本発明はIチャネル、Qチャネルの入力信号を変更
することにより4相位相以外の多相PSK変調又は多値
QAM変調にも用いることができる。
することにより4相位相以外の多相PSK変調又は多値
QAM変調にも用いることができる。
第4図は、本発明に係るディジタル位相変調回路の一実
施例を示す図であり、第1図に示したディジタルローパ
スフィルタ2m22はそれぞれ1、Qチャネルの入力信
号E ill+ JRを人力するシフトレジスタ211
,221と、タップ係数等のデータを格納しシフトレジ
スタ211,221の各並列出力に従って所定のロール
オフ特性の帯域制限された極性ビット出力I。、Q□並
びに振幅出力ビット群I□+ Qhmのデータに変換す
るROM212,222とで構成され全体としてバイナ
リトランスバーサルフィルタとなっている。また、シフ
トレジスタ211.221は逓倍器40でn逓倍された
クロックCLKによりシフト動作を行う、尚、セレクタ
28には複数入力信号間の切替を行う市販のIC回路を
用いることができる。
施例を示す図であり、第1図に示したディジタルローパ
スフィルタ2m22はそれぞれ1、Qチャネルの入力信
号E ill+ JRを人力するシフトレジスタ211
,221と、タップ係数等のデータを格納しシフトレジ
スタ211,221の各並列出力に従って所定のロール
オフ特性の帯域制限された極性ビット出力I。、Q□並
びに振幅出力ビット群I□+ Qhmのデータに変換す
るROM212,222とで構成され全体としてバイナ
リトランスバーサルフィルタとなっている。また、シフ
トレジスタ211.221は逓倍器40でn逓倍された
クロックCLKによりシフト動作を行う、尚、セレクタ
28には複数入力信号間の切替を行う市販のIC回路を
用いることができる。
第5図は、第4図の各部の信号波形を示しており、第5
図(1)は、ROM212,222の出力側に現れる信
号をアナログ状態で示し極性(中央レヘル0より上側が
正、下側が負)が切り替わるのに応して出力の位相が反
転する2相位相変調の様子を示しており、同図(2)は
位相変調回路の出力側(セレクタ28の出力側)に現れ
る信号をアナログ状態で示し、同図(3)はD/A変換
器29の出力を示し、そして同図(4)はフィルタ30
からの4相位相変調出力を示している。
図(1)は、ROM212,222の出力側に現れる信
号をアナログ状態で示し極性(中央レヘル0より上側が
正、下側が負)が切り替わるのに応して出力の位相が反
転する2相位相変調の様子を示しており、同図(2)は
位相変調回路の出力側(セレクタ28の出力側)に現れ
る信号をアナログ状態で示し、同図(3)はD/A変換
器29の出力を示し、そして同図(4)はフィルタ30
からの4相位相変調出力を示している。
〔発明の効果)
以上説明したように、本発明に係るディジタル位相変調
回路によれば、入力ディジタル信号に帯域制限を加える
ディジタルローパスフィルタからの出力の極性ビットと
搬送波を発生する発振器からの出力との排他的論理和を
取ることにより位相反転を生しさせ、所要の位相rRm
波を発生し、これを[、Qチャネルそれぞれについてデ
ィジタル信号状態のままセレクタにより切替を行うこと
により両値相変調波を加算した位相変調波を発生するよ
うに構成したので、ディジタル加算ができ、回路の無調
整化及び小型化を図ることができる。
回路によれば、入力ディジタル信号に帯域制限を加える
ディジタルローパスフィルタからの出力の極性ビットと
搬送波を発生する発振器からの出力との排他的論理和を
取ることにより位相反転を生しさせ、所要の位相rRm
波を発生し、これを[、Qチャネルそれぞれについてデ
ィジタル信号状態のままセレクタにより切替を行うこと
により両値相変調波を加算した位相変調波を発生するよ
うに構成したので、ディジタル加算ができ、回路の無調
整化及び小型化を図ることができる。
第1図は、本発明に係るディジタル位相変調回路の原理
構成図、 第2図は、本発明のセレクタ切替動作を説明するための
波形図、 第3図は、本発明の加算動作原理を説明するための図、 第4図は、本発明に係るディジタル位相変調回路の一実
施例を示す図、 第5図は、本発明の動作波形図、 第6図は、従来例を示す図、である。 第1図において、 21.22・・・ディジタルローパスフィルタ、23・
・・発振器、 24・・・分周器、 25・・・移相器、 26.27・・・排他的論理和ゲート、28・・・セレ
クタ、 29・・・D/A変換器、 30・・・バンドパスフィルタ。 図中、同一符号は同−又は相当部分を示す。
構成図、 第2図は、本発明のセレクタ切替動作を説明するための
波形図、 第3図は、本発明の加算動作原理を説明するための図、 第4図は、本発明に係るディジタル位相変調回路の一実
施例を示す図、 第5図は、本発明の動作波形図、 第6図は、従来例を示す図、である。 第1図において、 21.22・・・ディジタルローパスフィルタ、23・
・・発振器、 24・・・分周器、 25・・・移相器、 26.27・・・排他的論理和ゲート、28・・・セレ
クタ、 29・・・D/A変換器、 30・・・バンドパスフィルタ。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ディジタル位相変調すべき1チャネル及びQチャネルの
入力ディジタル信号(I_i_n、Q_i_n)に帯域
制限を加えて各入力ディジタル信号(I_i_n、Q_
i_n)の極性を表す極性ビット出力(I_S_B、Q
_S_B)及び振幅を表す振幅ビット出力群(1_A_
B、Q_A_B)を発生するディジタルローパスフィル
タ(21、22)と、 搬送波(fc)の2倍の周波数のクロックを発生する発
振器(23)と、 該発振器(23)の出力を2分周する分周器(24)と
、該分周器(24)の出力をπ/2移相する移相器(2
5)と、 該移相器(25)の出力及び該分周器(24)の出力と
該極性ビット出力(I_S_B、Q_S_B)とをそれ
ぞれ乗算する1チャネル側及びQチャネル側の排他的論
理和ゲート(26、27)と、 該排他的倫理和ゲート(26、27)の出力と該振幅ビ
ット出力群(1_A_B、Q_A_B)とを該発振器(
23)の出力クロックでセレクトするセレクタ(28)
と、該セレクタ(28)の出力ビット群をアナログ出力
に変換するディジタル/アナログ変換器(29)と、該
アナログ出力のうち所要の帯域成分のみを取り出して変
調出力を発生するバンドパスフィルタ(30)と、 を備えたことを特徴とするディジタル位相変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2064894A JPH03265332A (ja) | 1990-03-15 | 1990-03-15 | ディジタル位相変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2064894A JPH03265332A (ja) | 1990-03-15 | 1990-03-15 | ディジタル位相変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03265332A true JPH03265332A (ja) | 1991-11-26 |
Family
ID=13271244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2064894A Pending JPH03265332A (ja) | 1990-03-15 | 1990-03-15 | ディジタル位相変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03265332A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0760567A2 (de) * | 1995-08-30 | 1997-03-05 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
-
1990
- 1990-03-15 JP JP2064894A patent/JPH03265332A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0760567A2 (de) * | 1995-08-30 | 1997-03-05 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
EP0760567A3 (de) * | 1995-08-30 | 2000-09-06 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
US5987071A (en) * | 1996-07-02 | 1999-11-16 | Fujitsu Limited | Digital modulator and digital demodulator |
US6507625B2 (en) | 1996-07-02 | 2003-01-14 | Fujitsu Limited | Digital modulator and digital demodulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5825242A (en) | Modulator/demodulator using baseband filtering | |
JP2926615B2 (ja) | Ssb信号発生器 | |
JPH04233357A (ja) | 変調搬送波信号を発生する電子的装置からなる送信器 | |
US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
US5528631A (en) | π/4 shifted DQPSK modulator | |
JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
JPH03265332A (ja) | ディジタル位相変調回路 | |
JP3191895B2 (ja) | Ssb変調器 | |
JP3097075B2 (ja) | 一定振幅変調器 | |
JPH0642683B2 (ja) | デイジタル位相変調回路 | |
JP2001177590A (ja) | 復調器 | |
JP3230787B2 (ja) | ディジタル化直交位相変調回路 | |
JPH0669969A (ja) | 4相位相変調器 | |
JPH07193605A (ja) | 多値変調回路 | |
JPH06104943A (ja) | 四相位相変調装置 | |
JP3398989B2 (ja) | Psk変調装置 | |
JPH0335640A (ja) | 直交変調器 | |
JPH07143196A (ja) | デジタル直交変調器 | |
JP3960692B2 (ja) | デジタル直交変調器 | |
JP3100018B2 (ja) | 直交位相変調回路 | |
JPH04196645A (ja) | 超高速ディジタル変調器 | |
JPH0851461A (ja) | 伝送速度可変型直交変調装置 | |
JPH08317010A (ja) | ディジタル変調波の変調装置 | |
JP2000196685A (ja) | 周波数偏移変調信号用の直接変換受信機 | |
JPH03254256A (ja) | 多値数可変変復調器 |