JP3960692B2 - デジタル直交変調器 - Google Patents

デジタル直交変調器 Download PDF

Info

Publication number
JP3960692B2
JP3960692B2 JP27513998A JP27513998A JP3960692B2 JP 3960692 B2 JP3960692 B2 JP 3960692B2 JP 27513998 A JP27513998 A JP 27513998A JP 27513998 A JP27513998 A JP 27513998A JP 3960692 B2 JP3960692 B2 JP 3960692B2
Authority
JP
Japan
Prior art keywords
signal
output
component signal
quadrature
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27513998A
Other languages
English (en)
Other versions
JP2000106575A (ja
Inventor
寿一 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP27513998A priority Critical patent/JP3960692B2/ja
Publication of JP2000106575A publication Critical patent/JP2000106575A/ja
Application granted granted Critical
Publication of JP3960692B2 publication Critical patent/JP3960692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は無線送信器内の直交変調器、信号発生器及びデジタルフェージングシミュレータなどに用いられる直交変調器に関する。
【0002】
【従来の技術】
フェージングシミュレータとしてはアナログ方式のものとデジタル方式のものとがある。アナログ方式のものは性能が良いが高価である。近年デジタル方式の製品が出て来た。これは図4に示すように、入力端子11,12からベースバンドのアナログの同相成分(I)信号と、直交成分(Q)信号とが入力され、それぞれAD変換器13,14でデジタル信号に変換された後、フェージング処理部15に入力されて、デジタル処理により電力をランダムに変化させるフェージング処理がなされ、これらフェージング処理されたI信号、Q信号はDA変換器16,17でそれぞれアナログ信号に変換され、これら両アナログ信号により、搬送波信号源18の搬送波信号が、直交変調器19で直交変調される。直交変調器19においては、DA変換器16の出力と、搬送波信号とが乗算器21で乗算され、搬送波信号を移相器22で90°移相したものとDA変換器17の出力とが乗算器23で乗算され、乗算器21,23の出力が加算器24で加算されて、直交変調器19の出力となる。この直交変調器19の出力は必要に応じてアップコンバータ25で高周波信号源26の信号で更に高い周波数帯の信号に変換されて出力端子27へ出力される。
【0003】
【発明が解決しようとする課題】
従来のアナログの直交変調器においては、搬送波信号が出力側に多少なりとも漏れて、出力端子27の出力信号に混入して来る。この混入する量は一定であるが、DA変換器16,17の各出力は大きなダイナミックレンジで変化するため、直交変調器19に対する入力が小信号の時も、一定電力以上が出力されてしまうという問題があった。直交変調器19は本来は搬送波信号が出力されないものが理想的なものであり、搬送波信号が漏れるということは、直交変調器を用いる他の機器一般についても、好ましくない。
【0004】
この発明の目的は搬送波信号成分の漏れがない直交変調器を提供することにある。
【0005】
【課題を解決するための手段】
この発明によれば、デジタル化され、サンプルが互いに同期した同相成分信号と直交成分信号とが入力され、直交成分信号は同相成分信号に対し、1/2サンプル周期だけ遅延され、この遅延された直交成分信号と、遅延されない同相成分信号とがそのサンプル速度の2倍の速度で交互に、第1スイッチ手段で取出され、この第1スイッチ手段の出力はそのサンプル速度の1/2の速度で第2スイッチ手段により2系統に分離され、これら2系統の一方は符号が反転され、その符号反転された系統と、前記2系統の他方とが一系統に、合成される。
【0006】
このように純デジタル処理され、搬送波成分の周期は、入力デジタル信号のサンプル周期の2倍であるが、この搬送波成分が出力側に現われるおそれはない。
【0007】
【発明の実施の形態】
図1にこの発明をフェージングシミュレータに適用した場合の実施例を示し、図4と対応する部分に同一符号を付けてある。入力端子11,12よりの同相成分信号、直交成分信号はそれぞれAD変換器13,14でデジタル信号に変換されてフェージング処理部15に入力され、フェージング処理部15の出力はこの発明によるデジタル変調器31に入力される。
【0008】
この実施例ではフェージング処理部15の同相成分出力、直交成分出力はそれぞれFIRフィルタ32,33に供給されてフィルタ処理される。直交成分出力が供給されるFIRフィルタ33はその出力が、FIRフィルタ32の出力に対し、そのサンプル周期の1/2だけ遅延されるように、FIRフィルタ33のフィルタ係数が決定されている。従ってFIRフィルタ32から図2Aに示すようなサンプル信号系列I(0),I(1),I(2),・・・が出力され、FIRフィルタ33から図2Bに示すようなサンプル信号系列Q(0.5),Q(1.5),Q(2.5),・・・が出力される。I(a),Q(b)の各a,bはそれぞれのサンプル時刻を示す。FIRフィルタ32のフィルタ係数は例えば図3Aに示すようなものであり、これに対し、FIRフィルタ33のフィルタ係数は図3Bに示すようにそのピーク点が、1/(2f0 )だけずれたものとすればよい。f0 は例えば32MHzとする。なお、AD変換器13,14は、クロック発生器34のクロックが分周器35で1/2された周波数f0 のクロックによりサンプリングされてデジタル信号に変換される。
【0009】
FIRフィルタ32の出力信号とFIRフィルタ33の出力信号とは、そのサンプリング速度の2倍の速度で、切替えスイッチ36により交互に取出されて、図2Cに示すように1系統の信号とされる。切替えスイッチ36は、クロック発生器34よりの周波数2f0 のクロックによりFIRフィルタ32,33の各出力側に交互に接続される。
【0010】
切替えスイッチ36の1系統とされた出力は切替えスイッチ37により端子38側と端子39側とに、交互に接続され、その交互接続は分周器35の出力により制御される。つまり1系統とされた信号のサンプル速度の2分の1の速度で端子38側と端子39側との2系統に分離される。この分離された信号は図2Dに示すI(0)Q(0.5) I(2)Q(2.5) I(4)Q(4.5)・・・と、図2Eに示すI(1)Q(1.5) I(3)Q(3.5)
I(5)Q(5.5)・・・となる。
【0011】
この分離された一方、図では端子39側の信号は符号反転器41で符号が反転され、この符号反転された信号と、他方の端子38側の信号とが合成部42で合成され、図2Fに示す1系統の信号とされる。この1系統の信号は、クロック発生器34の周波数2f0 のクロックで制御され、DA変換器43でアナログ信号に変換される。このDA変換器43の出力はアップコンバータ25で高周波帯の信号に変換されて出力端子27へ供給される。
【0012】
所で直交変調において、変調入力I,Qが共に振幅1とすると、直交変調はI cosωt + Q sinωtである。その cosωtについてωt=nπ(n=0,1,2,・・・)の所に注目するとI cosωtは図2Gに示すように1,−1,1,−1,・・・の系列となる。sin ωtについてωt=(n+0.5)πの所に注目すると、Q sinωtは図2Hに示すように1,−1,1,−1,・・・の系列となる。従ってI cosωt+Q sinωtは1,1,−1,−1,1,1,−1,−1,・・・の系列となる。I=1、Q=1としたが、I,Qはそれぞれ各時刻における値を有するから、前記注目点について見ると、I(nπ)、Q((n+0.5)π)であるから、I(nπ)cos ωt+Q((n+0.5)π)sin ωtは、前記注目点についての系列はI(0),Q(0.5),−I(1),−Q(1.5),I(2),Q(2.5),−I(3),−Q(3.5),・・・となる。これは図2Fに示した系列と同一である。つまり、図1に示したデジタル直交変調器31での処理によれば、直交変調出力が得られることが理解されよう。この時の搬送波信号の周波数はf0 /2となる。
【0013】
このように直交変調器31では全てデジタル処理を行っているので搬送波の漏れは生じない。
この発明はフェージングシミュレータの一部に適用する場合に限らず、例えばFIRフィルタ32,33にそれぞれI,Qのデジタル変調データを入力し、FIRフィルタ32,33のフィルタ係数を、送信機の送信フィルタのフィルタ特性係数にすることにより、デジタル変調送信機に適用することもできる。その他各種の適用が考えられる。
【0014】
【発明の効果】
以上述べたようにこの発明によれば全てデジタル処理を行っているため、搬送波信号の漏洩という問題は生じようもない。また同様にデジタル処理であるため、直交変調器の校正は不用となり、更に直交度やIQバランスもデジタル処理であるため高精度かつ高安定のものとなる。
【図面の簡単な説明】
【図1】この発明をフェージングシミュレータに適用した実施例の機能構成を示す図。
【図2】図1の動作説明に用いる図。
【図3】FIRフィルタ32,33のフィルタ係数の例を示す図。
【図4】従来のフェージングシミュレータを示すブロック図。

Claims (2)

  1. デジタル化された同相成分信号と、これとサンプルタイミングが同期したデジタル化された直交成分信号とが入力され、
    上記同相成分信号に対し、上記直交成分信号を、そのサンプル周期の1/2だけ遅延を与える遅延手段と、
    上記同相成分信号と上記遅延された遅延成分とを、そのサンプル速度の2倍の速さで交互に取出す第1スイッチ手段と、
    上記第1スイッチ手段の出力を、そのサンプル速度の1/2の速度で2系統に分離する第2スイッチ手段と、
    上記第2スイッチ手段よりの2系統の出力の一方を符号反転する符号反転手段と、
    その符号反転手段の出力と、上記2系統の出力の他方とを1系統に合成して出力する手段と、
    を具備するデジタル直交変調器。
  2. 上記同相成分信号をフィルタ処理して上記第1スイッチ手段へ供給する第1FIRフィルタと、
    上記直交成分信号をフィルタ処理して上記第1スイッチ手段へ供給し、上記遅延手段を兼ねる第2FIRフィルタとを備えることを特徴とする請求項1記載のデジタル直交変調器。
JP27513998A 1998-09-29 1998-09-29 デジタル直交変調器 Expired - Fee Related JP3960692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27513998A JP3960692B2 (ja) 1998-09-29 1998-09-29 デジタル直交変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27513998A JP3960692B2 (ja) 1998-09-29 1998-09-29 デジタル直交変調器

Publications (2)

Publication Number Publication Date
JP2000106575A JP2000106575A (ja) 2000-04-11
JP3960692B2 true JP3960692B2 (ja) 2007-08-15

Family

ID=17551242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27513998A Expired - Fee Related JP3960692B2 (ja) 1998-09-29 1998-09-29 デジタル直交変調器

Country Status (1)

Country Link
JP (1) JP3960692B2 (ja)

Also Published As

Publication number Publication date
JP2000106575A (ja) 2000-04-11

Similar Documents

Publication Publication Date Title
CN102549928B (zh) 带通数模转换器的方法和装置
US4974236A (en) Arrangement for generating an SSB signal
KR20020001728A (ko) 디지털 텔레비전을 위한 잔류측파대 생성기
WO1998038775A1 (fr) Modulateur et procede de modulation
JPS62269446A (ja) 移相キ−イング変調装置
JP2728114B2 (ja) Fm変調回路
US5828707A (en) Differential detecting apparatus for detecting phase difference of phase-modulated signal
JP4068415B2 (ja) 位相偏移変調方式の変調器
JPH07162383A (ja) Fmステレオ放送装置
EP0695028B1 (en) Small-scale signal adding device and differential detecting device
US5942955A (en) Quasi-GMSK modulator
JP3960692B2 (ja) デジタル直交変調器
JP2730346B2 (ja) 分周回路
JP2000036846A (ja) ディジタル変調装置
JPH06311134A (ja) 直交周波数分割多重信号発生器
JP3259100B2 (ja) 変調器
JP3789422B2 (ja) 適応型前置歪補償回路
JP3230787B2 (ja) ディジタル化直交位相変調回路
JP3230786B2 (ja) ディジタル化直交位相変調回路
JP4792907B2 (ja) Fm変調装置及びその方法並びにそれを用いた通信装置
JPH06104943A (ja) 四相位相変調装置
JP2625696B2 (ja) Ssb変調回路
JP3356849B2 (ja) デジタル直交変調器
CA2245072A1 (en) One bit digital quadrature vector modulator
JP2007208779A (ja) デジタル直交検波器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050809

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees