JPH01256253A - データ復調方式 - Google Patents
データ復調方式Info
- Publication number
- JPH01256253A JPH01256253A JP8319588A JP8319588A JPH01256253A JP H01256253 A JPH01256253 A JP H01256253A JP 8319588 A JP8319588 A JP 8319588A JP 8319588 A JP8319588 A JP 8319588A JP H01256253 A JPH01256253 A JP H01256253A
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- digital
- rotator
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000013598 vector Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ復調方式に関し、特に、信号対雑音比の
低いディジタル変調された信号（特にスプレッド・スペ
クトラムの様に拡散された信号）を中間周波の状態で入
力し、Ａ／Ｄ変換を行った後、全てディジタル的に復調
を行うことのできるデータ復調方式に関する。
低いディジタル変調された信号（特にスプレッド・スペ
クトラムの様に拡散された信号）を中間周波の状態で入
力し、Ａ／Ｄ変換を行った後、全てディジタル的に復調
を行うことのできるデータ復調方式に関する。
従来、ＣＤＭＡ化されたスプレッド・スペクトラムの低
Ｓ／Ｎ中間周波信号を直接Ａ／Ｄ変換し、ディジタル的
に復調を行う方式として、第２図。
Ｓ／Ｎ中間周波信号を直接Ａ／Ｄ変換し、ディジタル的
に復調を行う方式として、第２図。
第３図に示す方式が考えられる。
第２図による方式のものは、フィルタ１０１ と、Ａ／
Ｄコンバータ１０２と、Ｉ／Ｑ分離回路１０３と、ディ
ジタル・フィルタ１０４と、ディジタル演算機能部１０
５と、ニューメリカル・コントロール・オシレータ（Ｎ
ＧＯ）１０６とを用いる。この第２図の方式は、中間周
波信号を入力信号周波数と固定周波数比の周期でサンプ
ルを行う。このサンプル結果より、Ｉ／Ｑチャンネルの
分離を行い、位相の推定を行った後、そのサンプル点が
入力信号に対し一定の位相関係となる様Ｎ Ｃ０１０６
の制御を行っている。
Ｄコンバータ１０２と、Ｉ／Ｑ分離回路１０３と、ディ
ジタル・フィルタ１０４と、ディジタル演算機能部１０
５と、ニューメリカル・コントロール・オシレータ（Ｎ
ＧＯ）１０６とを用いる。この第２図の方式は、中間周
波信号を入力信号周波数と固定周波数比の周期でサンプ
ルを行う。このサンプル結果より、Ｉ／Ｑチャンネルの
分離を行い、位相の推定を行った後、そのサンプル点が
入力信号に対し一定の位相関係となる様Ｎ Ｃ０１０６
の制御を行っている。
第３図による方式のものでは、フィルタ２０１と、Ａ／
Ｄコンバータ２０２と、Ｉ／Ｑ分離回路２０３と、ディ
ジタル・フィルタ２０４と、ディジタル演算機能部２０
５を用いる一方、Ａ／Ｄコンバータ２０２に対してサン
プル・タイミング発生器２０６を用いる。
Ｄコンバータ２０２と、Ｉ／Ｑ分離回路２０３と、ディ
ジタル・フィルタ２０４と、ディジタル演算機能部２０
５を用いる一方、Ａ／Ｄコンバータ２０２に対してサン
プル・タイミング発生器２０６を用いる。
すなわち、第３図に示す方式は、サンプル・レートは固
定とし、サンプル点の位相が回転した分はディジタル演
算機能部２０５により周波数変換を行い、常にデータ判
定軸が変化しない様、制御を行う方式である。
定とし、サンプル点の位相が回転した分はディジタル演
算機能部２０５により周波数変換を行い、常にデータ判
定軸が変化しない様、制御を行う方式である。
しかし、これらの構成は、それぞれ次のような問題があ
る。
る。
すなわち、まず、上述した第２図に示す方式は、復調時
の損失を許容内におさめるため、サンプリング点を入力
中間周波数周期の１７６４〜１／２５６程度の分解能で
制御を行う必要がある。この制御を行うため、通常Ｎ
Ｃ０１０６及びその出力をｕｐコンバートするためのＳ
ＳＢミキサを用いる。この方式は、ＮＣＯのＤ／Ａ変換
部分及びＳＳＢミキサ部分が、アナログ回路により構成
されているため、Ａ／Ｄ変換以後の全ての部分を集積化
するのには適さない。又、入力がＣＤＭ化されたスプレ
・ノド・スペクトラム信号の場合、各チャンネル受信機
においてＡ／Ｄ変換のサンプル・タイミングを共通にす
ることができないため、各チャンネル・レシーバにおい
てＡ／Ｄコンバータを独立に持つ必要がある。
の損失を許容内におさめるため、サンプリング点を入力
中間周波数周期の１７６４〜１／２５６程度の分解能で
制御を行う必要がある。この制御を行うため、通常Ｎ
Ｃ０１０６及びその出力をｕｐコンバートするためのＳ
ＳＢミキサを用いる。この方式は、ＮＣＯのＤ／Ａ変換
部分及びＳＳＢミキサ部分が、アナログ回路により構成
されているため、Ａ／Ｄ変換以後の全ての部分を集積化
するのには適さない。又、入力がＣＤＭ化されたスプレ
・ノド・スペクトラム信号の場合、各チャンネル受信機
においてＡ／Ｄ変換のサンプル・タイミングを共通にす
ることができないため、各チャンネル・レシーバにおい
てＡ／Ｄコンバータを独立に持つ必要がある。
一方第３図に示す方式は、Ａ／Ｄコンバータ２０２のサ
ンプリング・レートを固定にしているため、ＮＧＯを必
要とせず、第２図に示す方式の欠点は取り除かれている
。しかし、ドツプラ及び発振器ドリフトなどにより入力
周波数が変化した場合、ディジタル・フィルタ２０４の
帯域をそれに対応して増加する必要があり、それにとも
なってディジタル演算機能部２０５の負荷が増大する欠
点がある。
ンプリング・レートを固定にしているため、ＮＧＯを必
要とせず、第２図に示す方式の欠点は取り除かれている
。しかし、ドツプラ及び発振器ドリフトなどにより入力
周波数が変化した場合、ディジタル・フィルタ２０４の
帯域をそれに対応して増加する必要があり、それにとも
なってディジタル演算機能部２０５の負荷が増大する欠
点がある。
本発明の目的は、集積化の容易化等が図れると同時に、
演算処理機能の負荷の軽減を可能とするデータ復調方式
を提供することにある。
演算処理機能の負荷の軽減を可能とするデータ復調方式
を提供することにある。
本発明のデータ復調方式は、
ＰＳＫ変調された信号を帯域制限する手段と、その出力
をソフト・リミッタにより振幅制限し、それにより生ず
る高調波を取り除くため帯域制限する手段と、 その出力を固定レートでＡ／Ｄ変換し、Ｔ／Ｑ分離を行
う手段と、 その２次元出力をローテータにより位相制御する手段と
、 その出力を基にディジタル演算により位相差を推定する
手段とを有し、 前記位相差の推定結果を用い、前記ローテータの回転指
定角度を制御することによりループを構成することを特
徴としている。
をソフト・リミッタにより振幅制限し、それにより生ず
る高調波を取り除くため帯域制限する手段と、 その出力を固定レートでＡ／Ｄ変換し、Ｔ／Ｑ分離を行
う手段と、 その２次元出力をローテータにより位相制御する手段と
、 その出力を基にディジタル演算により位相差を推定する
手段とを有し、 前記位相差の推定結果を用い、前記ローテータの回転指
定角度を制御することによりループを構成することを特
徴としている。
本発明では、Ａ’／Ｄ変換は固定レートで行われても、
ローテータにより、入力周波数が変化した場合でも、周
波数オフセットを取り除くことができる。
ローテータにより、入力周波数が変化した場合でも、周
波数オフセットを取り除くことができる。
更に、ソフト・リミッタによる振幅制限と、高周波除去
のための帯域制限とによって、上記ローテータのビット
数の削減が可能であり、Ａ／Ｄ変換後の回路部分をディ
ジタル回路によって実現する場合において、その使用ロ
ーテータとして通常のＲＯＭにより構成することも可能
ならしめる。
のための帯域制限とによって、上記ローテータのビット
数の削減が可能であり、Ａ／Ｄ変換後の回路部分をディ
ジタル回路によって実現する場合において、その使用ロ
ーテータとして通常のＲＯＭにより構成することも可能
ならしめる。
次に、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例を示す。
。第１図は本発明の一実施例を示す。
本実施例は、第１図に示すように、フィルタ１と、ソフ
ト・リミッタ２と、フィルタ３と、Ａ／Ｄコンバータ４
と、Ｉ／Ｑ分離回路５と、ローチータロと、ディジタル
・フィルタ７と、ディジタル演算機能部８と、サンプル
・タイミング発生器９とを用いる。
ト・リミッタ２と、フィルタ３と、Ａ／Ｄコンバータ４
と、Ｉ／Ｑ分離回路５と、ローチータロと、ディジタル
・フィルタ７と、ディジタル演算機能部８と、サンプル
・タイミング発生器９とを用いる。
このデータ復調方式のための構成は、ＰＳＫ変調された
信号を帯域制限する機能と、その出力をソフト・リミッ
タ２により振幅制限し、それにより生じる高調波を取り
除くための帯域制限を行う機能と、その出力を固定レー
トでＡ／Ｄ変換し、１／Ｑ分離を行う機能と、その２次
元出力をローチータロにより位相制御する機能と、その
出力をもとにディジタル演算により位相差を推定する機
能を有し、その推定結果を用い、ローテータの回転指定
角度を制御することによりループを構成する。
信号を帯域制限する機能と、その出力をソフト・リミッ
タ２により振幅制限し、それにより生じる高調波を取り
除くための帯域制限を行う機能と、その出力を固定レー
トでＡ／Ｄ変換し、１／Ｑ分離を行う機能と、その２次
元出力をローチータロにより位相制御する機能と、その
出力をもとにディジタル演算により位相差を推定する機
能を有し、その推定結果を用い、ローテータの回転指定
角度を制御することによりループを構成する。
まず、上述の初段の帯域制限は、図では、フィルタ１に
よってなされるようになっている。フィルタ１は、Ｓ／
Ｎの低いディジタル信号変調された中間周波数信号を帯
域制限するフィルタである。
よってなされるようになっている。フィルタ１は、Ｓ／
Ｎの低いディジタル信号変調された中間周波数信号を帯
域制限するフィルタである。
振幅制限及び高周波除去のための帯域制限は、ソフト・
リミッタ２とフィルタ３によって行われる。
リミッタ２とフィルタ３によって行われる。
すなわち、ソフト・リミッタ２は、フィルタ１の出力を
振幅制限するものであり、フィルタ３はそれにより生じ
た高調波を取り除くフィルタである。
振幅制限するものであり、フィルタ３はそれにより生じ
た高調波を取り除くフィルタである。
また、固定レートでＡ／Ｄ変換し、Ｔ／Ｑ分離を行う機
能は、Ａ／Ｄコンバータ４、サンプル・タイミング発生
器９及びＩ／Ｑ分離回路５によって実現されている。Ａ
／Ｄコンバータ４は、フィルタ３の出力をディジタル変
換するものであり、このＡ／Ｄコンバータ以前の部分は
共用化可能である。従って、本方式に従うときは、各チ
ャンネル・レシーバはＡ／Ｄコンバータを独立に持つ必
要はない。
能は、Ａ／Ｄコンバータ４、サンプル・タイミング発生
器９及びＩ／Ｑ分離回路５によって実現されている。Ａ
／Ｄコンバータ４は、フィルタ３の出力をディジタル変
換するものであり、このＡ／Ｄコンバータ以前の部分は
共用化可能である。従って、本方式に従うときは、各チ
ャンネル・レシーバはＡ／Ｄコンバータを独立に持つ必
要はない。
Ａ／Ｄコンバータ４の出力を同相直交の２信号に区分す
る機能を有するＩ／Ｑ分離回路５がらの出力は、２信号
ベクトルに対し回転を与えるローチータロに送出される
ようになっている。ローテータは、通常のＲＯＭによっ
て構成することができ、本実施例ではそうしている。
る機能を有するＩ／Ｑ分離回路５がらの出力は、２信号
ベクトルに対し回転を与えるローチータロに送出される
ようになっている。ローテータは、通常のＲＯＭによっ
て構成することができ、本実施例ではそうしている。
ローチータロとディジタル・フィルタ７とディジタル演
算機能部８とによって、ループが形成されている。ディ
ジタル・フィルタ７は、ローチータロの出力の帯域制限
を行うフィルタであり、また、ディジタル演算機能部８
はそのまびいた信号出力を処理する機能を有し、その演
算結果によりローチータロの制御を行うようになってい
る。
算機能部８とによって、ループが形成されている。ディ
ジタル・フィルタ７は、ローチータロの出力の帯域制限
を行うフィルタであり、また、ディジタル演算機能部８
はそのまびいた信号出力を処理する機能を有し、その演
算結果によりローチータロの制御を行うようになってい
る。
このように、本実施例のデータ復調方式のための装置は
、Ｓ／Ｎの低いディジタル信号変調された中間周波信号
を帯域制限するフィルタ１と、その出力を振幅制限する
ソフト・リミッタ２とそれにより生じた高調波を取り除
くフィルタ３と、その出力をディジタル変換するＡ／Ｄ
コンバータ４と、その出力を同相直交の２信号に区分す
る機能と、その２信号ベクトルに対し回転を与えるロー
テータＲＯＭ６と、その出力の帯域制限を行うディジタ
ル・フィルタ７と、そのまびいた信号出力を処理するデ
ィジタル演算機能と、その演算結果によりローテータＲ
ＯＭ６の制御を行う機能を有する。
、Ｓ／Ｎの低いディジタル信号変調された中間周波信号
を帯域制限するフィルタ１と、その出力を振幅制限する
ソフト・リミッタ２とそれにより生じた高調波を取り除
くフィルタ３と、その出力をディジタル変換するＡ／Ｄ
コンバータ４と、その出力を同相直交の２信号に区分す
る機能と、その２信号ベクトルに対し回転を与えるロー
テータＲＯＭ６と、その出力の帯域制限を行うディジタ
ル・フィルタ７と、そのまびいた信号出力を処理するデ
ィジタル演算機能と、その演算結果によりローテータＲ
ＯＭ６の制御を行う機能を有する。
次に、以下に動作を含めて更に具体的に説明する。
第１図において、フィルタ１にはディジタル変調された
中間周波信号が入力される。このフィルタ１の特性は、
Ａ／Ｄコンバータ（変換器）４により折り返りを生じな
い様帯域が選ばれている。
中間周波信号が入力される。このフィルタ１の特性は、
Ａ／Ｄコンバータ（変換器）４により折り返りを生じな
い様帯域が選ばれている。
このフィルタ出力は、ソフト・リミッタ２により、正負
対称なスレショールド電圧以下となる様、クリップされ
る。クリップ操作により生じた高調波成分を取り除くた
め、フィルタ３が用いられる。
対称なスレショールド電圧以下となる様、クリップされ
る。クリップ操作により生じた高調波成分を取り除くた
め、フィルタ３が用いられる。
フィルタ３の出力はＡ／Ｄコンバータ４によリティジタ
ル変換され、Ｔ／Ｑ分離回路５に通される。
ル変換され、Ｔ／Ｑ分離回路５に通される。
ここで、Ａ／Ｄ変換のサンプリング・レートは人力キャ
リア周波数の所定数倍に設定されており、例えば４倍に
設定されることが多い。
リア周波数の所定数倍に設定されており、例えば４倍に
設定されることが多い。
このｔｉｓ合、−周期４サンプルのＳ４ｒ＋Ｓａ□１゜
Ｓ４□２．Ｓ４□３のサンプル信号に対し、次式１式％ により、Ｉ、Ｑ信号に変換する。
Ｓ４□２．Ｓ４□３のサンプル信号に対し、次式１式％ により、Ｉ、Ｑ信号に変換する。
入力周波数がサンプリング周期の１７４から変化すると
、Ｉ／Ｑ平面上にマツピングした入力信号ベクトルは、
その変化に応じて回転する。ローチータロはこの２次元
信号を入力し、指定されたローテーション角に応じて入
力ベクトルを回転し、出力する。ＲＯＭのマフピングに
よりローテータを構成する場合、アドレスビット数によ
り、各ベクトル成分の入カビソト数に制限を受ける。こ
のため、Ａ／Ｄ入力において損失が許される範囲で入力
にクリップを生じさせる必要がある。単にＡ／Ｄ大入力
設定のみによりデータのクリップを行う場合、入力が雑
音ピークによりクリップされ、矩形波に近い状態となる
と、ＩＩＩ、ＩＱ＋共に最大の値となり、Ｎπ／２＋π
／４の誤まった位置にマツピングされる確率が高くなる
。そこで、ソフト・リミッタ２及びフィルタ３を追加し
てＡ／Ｄ変換によるクリッピングを防ぎ、Ａ／Ｄコンバ
ータ４に常に高調波歪の無い信号を入力することにより
、クリッピング時においても位相情報は正確に保つこと
ができる。
、Ｉ／Ｑ平面上にマツピングした入力信号ベクトルは、
その変化に応じて回転する。ローチータロはこの２次元
信号を入力し、指定されたローテーション角に応じて入
力ベクトルを回転し、出力する。ＲＯＭのマフピングに
よりローテータを構成する場合、アドレスビット数によ
り、各ベクトル成分の入カビソト数に制限を受ける。こ
のため、Ａ／Ｄ入力において損失が許される範囲で入力
にクリップを生じさせる必要がある。単にＡ／Ｄ大入力
設定のみによりデータのクリップを行う場合、入力が雑
音ピークによりクリップされ、矩形波に近い状態となる
と、ＩＩＩ、ＩＱ＋共に最大の値となり、Ｎπ／２＋π
／４の誤まった位置にマツピングされる確率が高くなる
。そこで、ソフト・リミッタ２及びフィルタ３を追加し
てＡ／Ｄ変換によるクリッピングを防ぎ、Ａ／Ｄコンバ
ータ４に常に高調波歪の無い信号を入力することにより
、クリッピング時においても位相情報は正確に保つこと
ができる。
ＲＯＭローチータロの出力レートはＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて直
接処理を行うには早すぎるため、ディジタル・フィルタ
７を用いて帯域制限を行い、サンプリング・レートのデ
シメーションをした後、ディジタル演算機能部８に入力
する。ディジタル演算機能部８では、位相誤差の推定を
行った後、ローチータロによりローテーション角度の制
御を行い、ループを完結する。
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて直
接処理を行うには早すぎるため、ディジタル・フィルタ
７を用いて帯域制限を行い、サンプリング・レートのデ
シメーションをした後、ディジタル演算機能部８に入力
する。ディジタル演算機能部８では、位相誤差の推定を
行った後、ローチータロによりローテーション角度の制
御を行い、ループを完結する。
以上説明したように、本発明によれば、Ａ／Ｄコンバー
タのサンプリング・クロックを固定できるため、スプレ
ッド・スペクトラムによりＣＤＭされた信号が入力され
る場合においても、Ａ／Ｄコンバータ以前を共用化する
ことができる。このため、各チャンネル・レシーバ−は
全てディジタル回路により実現出来、集積化が容易とな
る。
タのサンプリング・クロックを固定できるため、スプレ
ッド・スペクトラムによりＣＤＭされた信号が入力され
る場合においても、Ａ／Ｄコンバータ以前を共用化する
ことができる。このため、各チャンネル・レシーバ−は
全てディジタル回路により実現出来、集積化が容易とな
る。
しかも、入力周波数が変化した場合でも、ローテータに
より周波数オフセットを取り除くことができ、ディジタ
ル・フィルタを狭帯域化することが可能となり、演算処
理機能の負荷を軽（することができる。
より周波数オフセットを取り除くことができ、ディジタ
ル・フィルタを狭帯域化することが可能となり、演算処
理機能の負荷を軽（することができる。
更に、ソフト・リミッタとフィルタを用いることにより
、上述のローテータのビット数の削減ができ、通常のＲ
ＯＭによりローテータを構成することができる。
、上述のローテータのビット数の削減ができ、通常のＲ
ＯＭによりローテータを構成することができる。
第１図は本発明の一実施例を示す図、
第２図は従来の方式の一例を示す系統図、第３図は同じ
く他の例を示す系統図である。 １、 ３． １０１．２０１・・・フィルタ２・・・ソ
フト・リミッタ ４、１０２．２０２・・・Ａ／Ｄコンバータ５、１０３
．２０３・・・Ｉ／Ｑ分離回路６・・・ローテータ フ、 １０４．２０４・・・ディジタル・フィルタ８、
１０５．２０５・・・ディジタル演算機能部９．２０６
・・・サンプル・タイミング発生器１０６ ・・・ＮＧ
Ｏ
く他の例を示す系統図である。 １、 ３． １０１．２０１・・・フィルタ２・・・ソ
フト・リミッタ ４、１０２．２０２・・・Ａ／Ｄコンバータ５、１０３
．２０３・・・Ｉ／Ｑ分離回路６・・・ローテータ フ、 １０４．２０４・・・ディジタル・フィルタ８、
１０５．２０５・・・ディジタル演算機能部９．２０６
・・・サンプル・タイミング発生器１０６ ・・・ＮＧ
Ｏ
Claims (1)
- （１）ＰＳＫ変調された信号を帯域制限する手段と、 その出力をソフト・リミッタにより振幅制限し、それに
より生ずる高調波を取り除くため帯域制限する手段と、 その出力を固定レートでＡ／Ｄ変換し、Ｉ／Ｑ分離を行
う手段と、 その２次元出力をローテータにより位相制御する手段と
、 その出力を基にディジタル演算により位相差を推定する
手段とを有し、 前記位相差の推定結果を用い、前記ローテータの回転指
定角度を制御することによりループを構成することを特
徴とするデータ復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319588A JPH01256253A (ja) | 1988-04-06 | 1988-04-06 | データ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319588A JPH01256253A (ja) | 1988-04-06 | 1988-04-06 | データ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256253A true JPH01256253A (ja) | 1989-10-12 |
Family
ID=13795549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8319588A Pending JPH01256253A (ja) | 1988-04-06 | 1988-04-06 | データ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256253A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158776A (ja) * | 2005-12-06 | 2007-06-21 | Fujitsu Ltd | タイミング再生回路 |
| JP2008533762A (ja) * | 2005-01-20 | 2008-08-21 | マーベル ワールド トレード リミテッド | リミッタベースのアナログ復調器 |
-
1988
- 1988-04-06 JP JP8319588A patent/JPH01256253A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533762A (ja) * | 2005-01-20 | 2008-08-21 | マーベル ワールド トレード リミテッド | リミッタベースのアナログ復調器 |
| JP2007158776A (ja) * | 2005-12-06 | 2007-06-21 | Fujitsu Ltd | タイミング再生回路 |
| JP4585438B2 (ja) * | 2005-12-06 | 2010-11-24 | 富士通株式会社 | タイミング再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074858B1 (en) | Radio receiver | |
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| JPH0927830A (ja) | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 | |
| JP2002111760A (ja) | デジタルダウンコンバータ | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| US4942592A (en) | Synchronous receiver for minimum shift keying transmission | |
| US3991377A (en) | Differential phase shift keying demodulator | |
| JP2806997B2 (ja) | 復調器 | |
| US5067140A (en) | Conversion of analog signal into i and q digital signals with enhanced image rejection | |
| JPH01256253A (ja) | データ復調方式 | |
| EP0151394A2 (en) | Demodulator for ditital FM signals | |
| JPS6331987B2 (ja) | ||
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| US6650711B1 (en) | Quadrature modulation with reduced phase-error distortion | |
| JP2002300224A (ja) | 受信装置 | |
| EP2797225B1 (en) | Method of and apparatus for demodulating an amplitude modulated signal | |
| JPH01151341A (ja) | Ｐｓｋの復調装置 | |
| JPS6331985B2 (ja) | ||
| JPH06105899B2 (ja) | 干渉補償回路 | |
| JPH0583314A (ja) | 復調回路 | |
| JP2936572B2 (ja) | ディジタルｐｓｋ復調回路 | |
| JPH0423458B2 (ja) | ||
| JPS62200848A (ja) | 復調方式 |