JP4585438B2 - タイミング再生回路 - Google Patents

タイミング再生回路 Download PDF

Info

Publication number
JP4585438B2
JP4585438B2 JP2005351909A JP2005351909A JP4585438B2 JP 4585438 B2 JP4585438 B2 JP 4585438B2 JP 2005351909 A JP2005351909 A JP 2005351909A JP 2005351909 A JP2005351909 A JP 2005351909A JP 4585438 B2 JP4585438 B2 JP 4585438B2
Authority
JP
Japan
Prior art keywords
frequency
output
phase difference
timing
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351909A
Other languages
English (en)
Other versions
JP2007158776A (ja
Inventor
将志 佐藤
豊 粟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005351909A priority Critical patent/JP4585438B2/ja
Priority to US11/386,342 priority patent/US7769122B2/en
Publication of JP2007158776A publication Critical patent/JP2007158776A/ja
Application granted granted Critical
Publication of JP4585438B2 publication Critical patent/JP4585438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、搬送波としての正弦波又はパルス列の振幅を変調する方式の通信システムにおける受信側タイミング再生回路に関する。
搬送波としての正弦波又はパルス列の振幅を変調することにより作成された伝送信号を送信側から受信側に伝送する通信システムにおいて、受信側が行うべきことは元々の信号情報を再現することである。従来、アナログ/ディジタル変換器(以下、ADCともいう。)では、高周波数の伝送信号をサンプリング方式で取り込むとき、ナイキスト周波数よりも数倍高い周波数でサンプリングする。これをオーバーサンプリングという。このサンプリング周波数が高ければ高いほど、信号対雑音比(SN比)が抑えられるが、演算量も増大する。
このオーバーサンプリングによって余分に取り込まれた、信号帯域より高い周波数成分の雑音は、ADCの出力信号をローパスフィルタ(LPF)に通すことにより除去される。そして、オーバーサンプリングされたデータを元のサンプリングレートに戻す操作をデシメーション(間引き)という。デシメーションは、図1に示される構成を有するデシメータによって行われる。同図に示されるように、デシメータは、ローパスフィルタ(デシメーションフィルタという。)とダウンサンプラとを備える。なお、Fsはサンプリング周波数、Dは正の整数である。
ここで、上述の通信システムにおいて、データ復元処理とともに、タイミング再生処理が備えられる場合を考える。受信信号にはタイミング情報が含まれているため、従来ではオーバーサンプリングされた後、元のサンプリングレートに戻された受信信号の一部を用いて、タイミング情報が取り出される。具体的には、信号の判定に利用されたサンプルの両隣のサンプルの振幅値を求め、その差からタイミング情報が求められる。しかし、受信信号にはノイズが重畳していることがほとんどであるため、一つの信号から正確なタイミング情報を抽出するのは困難である。
なお、本発明に関連する先行技術文献として、下記特許文献1は、オーバーサンプリング方式のA/D変調器によって伝送路からの受信信号を高速なディジタルデータに変換し、そのディジタルデータ系列をデシメーションフィルタにおいて複数段のくし形の低域通過フィルタに通して、基本サンプリング周波数よりも高い周波数成分を遮断した後、間引き処理により基本サンプリングレートのデータ系列に変換し、次に、エコーキャンセル処理を行った後、上記くし形低域通過フィルタにより生じた伝送歪と上記伝送路による損失歪とを基本サンプリングレートで動作するディジタル等化器によって同時に補正するように構成する、ディジタル加入者伝送インタフェースにおける信号歪補正方法について開示している。
特開平3−098309号公報
本発明は、上述した問題点に鑑みてなされたものであり、その目的は、搬送波の振幅を変調する方式の通信システムにおける受信装置において、タイミング再生の信頼性を向上させることができるタイミング再生回路を提供することにある。
上記目的を達成するために、本発明によれば、送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路であって、前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、前記位相情報計算部の出力を平均化するループフィルタと、前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、を具備することを特徴とするタイミング再生回路が提供される。
一つの好適な態様では、前記搬送波は正弦波である。
また、一つの好適な態様では、前記搬送波はパルス列である。
また、本発明によれば、送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器と、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路と、を備える受信装置であって、該タイミング再生回路が、前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、前記位相情報計算部の出力を平均化するループフィルタと、前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、を具備することを特徴とする受信装置が提供される。
また、本発明によれば、送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生方法であって、前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタに通すステップと、前記デシメーションフィルタの出力から位相差についての情報を計算するステップと、前記計算の結果を示す出力をループフィルタに通すステップと、
前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器を動作させるステップと、を具備することを特徴とするタイミング再生方法が提供される。
本発明によるタイミング再生回路においては、搬送波の振幅を変調する方式の通信システムにおける受信装置においてタイミング再生の信頼性が向上する。
以下、添付図面を参照して本発明の実施形態について説明する。図2は、搬送波の振幅を変調する方式の通信システムにおける受信装置の一般的な構成を示すブロック図である。同図に示されるように、かかる受信装置は、一般に、アナログ/ディジタル変換器(ADC)10、等化器12、判定器14及びタイミング再生回路16で構成される。ここで、タイミング再生回路16は、受信信号からタイミング情報を検出して受信側のクロックの周波数及び位相を調整する。
図3は、本発明に係るタイミング再生回路の構成を周辺回路とともに示すブロック図であって、デシメータ50、位相差情報計算部64、ループフィルタ70及び発振器80が、タイミング再生回路を構成する。送信側の振幅変調部(AM)20は、搬送波としての正弦波又はパルス列の振幅を原信号(変調信号)で変調することにより伝送信号を生成し、その伝送信号は、線路30を介して受信側へと伝送される。
受信側におけるアナログ/ディジタル変換器(ADC)40は、線路30からの受信信号をサンプリングしてディジタル信号に変換する。このときのサンプリングレートは、例えば、ナイキスト周波数(基本サンプリング周波数)の8倍のオーバーサンプリングレートである。このオーバーサンプリングにより得られたデータは、デシメータ(間引き器)(DCM)50に取り込まれる。
ここで、本発明では、タイミング再生処理に用いるデシメーション率を緩くする。通常、n倍(nは正の整数、例えば8)のオーバーサンプリングで取り込まれた受信信号は、1倍のサンプリングレートまでデシメーションされるが、本発明においては、m倍(mは1<m<nを満たす整数、例えば4)のオーバーサンプリング状態にするデシメーション(間引き)に留め、このデシメーションされた信号がタイミング再生処理に使用される。なお、信号は、デシメーションされる前に、雑音除去のためにLPFに通されて平均化される。これにより、ノイズの影響を低減することができる。
具体的には、デシメータ(DCM)50が図4のブロック図に示されるように構成される。同図に示されるように、デシメータ50は、入力を平均化して雑音を除去するLPF52と、周波数を1/2倍に低減するダウンサンプラ54とを含む。かくして、例えば8倍のオーバーサンプリング状態が4倍のオーバーサンプリング状態にまで間引かれる。ここで1倍のサンプリングレートまで間引かないことの利点は後述される。
図3に戻り、デシメータ50の出力は、判定器(DSC)60に取り込まれる。判定器60は、受信データを判定するデータ判定部62と、送受信の位相のずれを示す位相差情報を求める位相差情報計算部64とからなる。オーバーサンプリングされたデータには、どこが判定位置か、というタイミング情報が含まれているため、位相差情報計算部64は、それを利用して位相差情報を計算する。その詳細については、後述する。
位相差情報計算部64からの位相差情報は、ループフィルタ(LF)70に取り込まれる。このループフィルタ70は、ローパスフィルタからなり、位相差情報を平均化する。平均化された位相差情報は、発振器(OSC)80に入力される。発振器80は、その入力に応じて発振周波数が変化する発振器であり、アナログ/ディジタル変換器(ADC)40及びその他の各ブロックにクロック信号を供給する。かくして、アナログ/ディジタル変換器(ADC)40、デシメータ50、判定器60、ループフィルタ70及び発振器80は、PLL(位相同期ループ)回路を構成する。
図5は、位相差情報計算部64における位相差情報の計算の概略を示す図であって、搬送波が正弦波の場合を示すものである。同図では、送受信における位相差に関し、(A)は受信の方の位相が早い場合、(B)は同期している場合、(C)は受信の方の位相が遅い場合、をそれぞれ示し、また、横軸は時間、縦軸は信号レベル(振幅値)をそれぞれ示す。また、s1、s2及びs3はサンプリングポイントを示し、これらのサンプリングポイント中のs2におけるサンプル値が信号判定に利用される。そして、そのサンプルの両隣に位置するs1及びs3におけるサンプル値の差から位相差情報が求められる。
具体的には、同図(A)の場合には、s1及びs3間で信号レベルが正から負へと変化し、その差が、位相差情報として、周波数設定を低くしてサンプリングポイントを後ろへと調整する必要があることを示す。また、同図(B)の場合には、s1及びs3間で信号レベルが0のままであり、その差すなわち0が、位相差情報として、周波数設定をそのまま維持すればよくサンプリングポイントを調整する必要がないことを示す。同図(C)の場合には、s1及びs3間で信号レベルが負から正へと変化し、その差が、位相差情報として、周波数設定を高くしてサンプリングポイントを前へと調整する必要があることを示す。
図6は、搬送波がパルス列の場合における位相差情報の計算の概略を示す図である。この図は、搬送波がパルス列の場合にも、搬送波が正弦波の場合(図5)と同様に、位相差情報を計算することができることを示している。
図7は、本発明に係る位相差情報計算における精度の向上について説明するための図である。前述のように、デシメータ50内のダウンサンプラ54は、8倍のオーバーサンプリング状態を4倍のオーバーサンプリング状態にまで間引く。このように4倍の状態にまでしか間引かないことの利点は、受信パルスにノイズが重畳したときに、1個のパルスに対して複数のデータが用意されているため、平均化によりノイズの影響を減らすことができることにある。
例えば、1パルス(1シンボル)につき1サンプルの場合について考える。図7(A)に示されるように、あるサンプル位置s2についての両隣のサンプル位置s1及びs3においては、同一の信号レベルとなっており、位相差情報としての信号レベル差が0である。そのため、図7(A)の場合のように、送受信に位相差があっても、周波数が正しく設定されているときには、その位相差が検出されない場合がある。
一方、1パルス(1シンボル)につき4サンプルの場合について考える。図7(B)に示されるように、ある1パルス(1シンボル)に対して4個のサンプル位置s1、s2、s3及びs4があり、そのうち信号レベルの絶対値が最大のs2が信号判定用に使用されるとすると、その両隣のs1及びs3における信号レベルの差が位相差情報して得られる。そのため、たとえ周波数が正しく設定されていても、位相がずれていれば、それを検出することができ、位相同期を行うことができる。
一般に、タイミング再生処理以外のブロックで用いられる受信信号についてはサンプリングレートを1倍に戻すデシメーション処理が必要であるが、タイミング再生処理に用いる受信信号についてのみ8倍→4倍などの緩いデシメーション処理をすることにより、タイミング再生処理の精度を向上させることができる。
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明した。本発明の容易な理解のため、本発明の具体的な形態を以下に付記する。
(付記1) 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路であって、
前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、
前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、
前記位相情報計算部の出力を平均化するループフィルタと、
前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、
を具備することを特徴とするタイミング再生回路。
(付記2) 前記搬送波が正弦波である、付記1に記載のタイミング再生回路。
(付記3) 前記搬送波がパルス列である、付記1に記載のタイミング再生回路。
(付記4) 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器と、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路と、を備える受信装置であって、該タイミング再生回路が、
前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、
前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、
前記位相情報計算部の出力を平均化するループフィルタと、
前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、
を具備することを特徴とする受信装置。
(付記5) 前記搬送波が正弦波である、付記4に記載の受信装置。
(付記6) 前記搬送波がパルス列である、付記4に記載の受信装置。
(付記7) 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生方法であって、
前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタに通すステップと、
前記デシメーションフィルタの出力から位相差についての情報を計算するステップと、
前記計算の結果を示す出力をループフィルタに通すステップと、
前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器を動作させるステップと、
を具備することを特徴とするタイミング再生方法。
(付記8) 前記搬送波が正弦波である、付記7に記載のタイミング再生方法。
(付記9) 前記搬送波がパルス列である、付記7に記載のタイミング再生方法。
一般的なデシメータの構成を示すブロック図である。 搬送波の振幅を変調する方式の通信システムにおける受信装置の一般的な構成を示すブロック図である。 本発明に係るタイミング再生回路の構成を周辺回路とともに示すブロック図である。 タイミング再生回路におけるデシメータの構成を示すブロック図である。 搬送波が正弦波の場合における位相差情報の計算の概略を示す図である。 搬送波がパルス列の場合における位相差情報の計算の概略を示す図である。 本発明に係る位相差情報計算における精度の向上について説明するための図である。
符号の説明
10 アナログ/ディジタル変換器
12 等化器
14 判定器
16 タイミング再生回路
20 振幅変調部
30 線路
40 アナログ/ディジタル変換器
50 デシメータ(間引き器)
52 ローパスフィルタ
54 ダウンサンプラ
60 判定器
62 データ判定部
64 位相差情報計算部
70 ループフィルタ
80 発振器

Claims (5)

  1. 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路であって、
    前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、
    前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、
    前記位相情報計算部の出力を平均化するループフィルタと、
    前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、
    を具備することを特徴とするタイミング再生回路。
  2. 前記搬送波が正弦波である、請求項1に記載のタイミング再生回路。
  3. 前記搬送波がパルス列である、請求項1に記載のタイミング再生回路。
  4. 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器と、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生回路と、を備える受信装置であって、該タイミング再生回路が、
    前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタと、
    前記デシメーションフィルタの出力から前記位相差についての情報を計算する位相差情報計算部と、
    前記位相情報計算部の出力を平均化するループフィルタと、
    前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器と、
    を具備することを特徴とする受信装置。
  5. 送信装置で振幅変調された搬送波を受信信号とし、該受信信号を搬送波の周波数のn倍(nは正の整数)でサンプリングしてディジタル信号に変換するアナログ/ディジタル変換器を備える受信装置において、送信タイミングと受信タイミングとの位相差情報を抽出して前記送信装置のクロック信号を再生するタイミング再生方法であって、
    前記アナログ/ディジタル変換器の出力のサンプリングの周波数を、搬送波の周波数のm倍(mは1<m<nを満たす整数)の周波数にまで間引くデシメーションフィルタに通すステップと、
    前記デシメーションフィルタの出力から位相差についての情報を計算するステップと、
    前記計算の結果を示す出力をループフィルタに通すステップと、
    前記ループフィルタの出力に基づいて前記アナログ/ディジタル変換器のサンプリングを行うクロック信号を生成する発振器を動作させるステップと、
    を具備することを特徴とするタイミング再生方法。
JP2005351909A 2005-12-06 2005-12-06 タイミング再生回路 Expired - Fee Related JP4585438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005351909A JP4585438B2 (ja) 2005-12-06 2005-12-06 タイミング再生回路
US11/386,342 US7769122B2 (en) 2005-12-06 2006-03-22 Timing recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351909A JP4585438B2 (ja) 2005-12-06 2005-12-06 タイミング再生回路

Publications (2)

Publication Number Publication Date
JP2007158776A JP2007158776A (ja) 2007-06-21
JP4585438B2 true JP4585438B2 (ja) 2010-11-24

Family

ID=38118721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351909A Expired - Fee Related JP4585438B2 (ja) 2005-12-06 2005-12-06 タイミング再生回路

Country Status (2)

Country Link
US (1) US7769122B2 (ja)
JP (1) JP4585438B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917798B2 (en) * 2005-10-04 2011-03-29 Hypres, Inc. Superconducting digital phase rotator
JP4915587B2 (ja) * 2007-09-28 2012-04-11 パナソニック株式会社 復調装置
US8385187B2 (en) * 2008-02-08 2013-02-26 Ecole Polytechnique Federale De Lausanne (Epfl) Method for retrieving data from ultra wideband radio transmission signals and receiver implementing said method
JP5304090B2 (ja) * 2008-07-31 2013-10-02 アイコム株式会社 クロック再生回路およびそれを用いる受信機
EP2290870B1 (en) * 2009-09-01 2012-12-05 EPFL Ecole Polytechnique Fédérale de Lausanne Method for estimating and correcting a drift between clocks of a receiving transceiver and a corresponding emitting transceiver, and receiver for implementing said method
US8509371B2 (en) * 2009-09-29 2013-08-13 Analog Devices, Inc. Continuous-rate clock recovery circuit
JP5853196B2 (ja) * 2011-12-19 2016-02-09 パナソニックIpマネジメント株式会社 同期システム及びそれを備えた受信装置
US9246668B1 (en) * 2013-03-12 2016-01-26 Marvell International Ltd. Unified control for digital timing recovery and packet processing
US9008193B2 (en) * 2013-03-15 2015-04-14 Echelon Corporation Power line communication device that is resilient to cross-band interference
JP6369435B2 (ja) 2015-09-28 2018-08-08 株式会社デンソー 受信機
CN105847714B (zh) * 2016-05-24 2018-10-09 中国科学院长春光学精密机械与物理研究所 Cmos输入图像数据的延时校正系统
WO2020191273A1 (en) * 2019-03-20 2020-09-24 MACOM Technology Solutions Holding, Inc. Fast equalization for jitter mitigation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256253A (ja) * 1988-04-06 1989-10-12 Nec Corp データ復調方式
JP2005110158A (ja) * 2003-10-02 2005-04-21 Nec Corp A/d変換器、これを用いたデジタルpll回路およびこれを用いた情報記録装置
JP2006101307A (ja) * 2004-09-30 2006-04-13 Nec Network & Sensor Systems Ltd 復調回路及び復調方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398309A (ja) 1989-09-12 1991-04-23 Fujitsu Ltd ディジタル加入者伝送インタフェイスにおける信号歪補正方法
JP3089104B2 (ja) * 1992-06-19 2000-09-18 株式会社日立製作所 移動平均フィルタ、及びこれを用いたa/d変換器
US5425060A (en) * 1993-01-25 1995-06-13 Harris Corporation Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals
JP2005304095A (ja) * 2004-04-06 2005-10-27 Renesas Technology Corp モータ駆動用半導体集積回路および磁気ディスク記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256253A (ja) * 1988-04-06 1989-10-12 Nec Corp データ復調方式
JP2005110158A (ja) * 2003-10-02 2005-04-21 Nec Corp A/d変換器、これを用いたデジタルpll回路およびこれを用いた情報記録装置
JP2006101307A (ja) * 2004-09-30 2006-04-13 Nec Network & Sensor Systems Ltd 復調回路及び復調方法

Also Published As

Publication number Publication date
US20070127600A1 (en) 2007-06-07
US7769122B2 (en) 2010-08-03
JP2007158776A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4585438B2 (ja) タイミング再生回路
CN114175567B (zh) 用于时钟发射的嵌入式时刻接收器
CN101610114B (zh) 光接收装置和数字接收电路
JP5354293B2 (ja) 位相同期装置および位相同期方法
KR20160044388A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
WO2005055449A1 (en) Bandpass sampling receiver and the sampling method
KR102022377B1 (ko) 위상 동기화 장치
KR101623275B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
US8175202B2 (en) Receiver with clock drift compensation
KR100324749B1 (ko) 최대 가능성 심볼 타이밍 복원기
CN105846844B (zh) 接收装置以及接收装置的接收方法
KR100655601B1 (ko) 윈도우 기반 타이밍 복원 장치 및 방법
JP4915587B2 (ja) 復調装置
JP4930490B2 (ja) シンボル同期方法及びデジタル復調装置
KR100499491B1 (ko) 디지털 티브이 수신기
US7733990B2 (en) Receiver with improved sample granularity
US20030174786A1 (en) Method for recovering a digital data content in a communication system and apparatus for performing the same
JP4637661B2 (ja) 変調信号の復調装置
KR20160026339A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
US20060129318A1 (en) Symbol position detection device and symbol position detection method
KR20000039725A (ko) 디지탈 심볼 타이밍 복원 장치
KR20040006661A (ko) 타이밍 복원 장치
CN116260541A (zh) 时钟恢复电路及通信设备
JP3692514B2 (ja) デジタルfm受信装置
JP5269751B2 (ja) 復調装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees