JP5304090B2 - クロック再生回路およびそれを用いる受信機 - Google Patents

Description

本発明は、受信信号からシンボル値の復調を行うデジタル復調器において、前記シンボル値の判定を行うタイミングを決定するシンボルクロックを再生するための回路およびそれを用いる受信機に関する。

基地局を使用する通常の移動体通信のように、基地局からクロックを送信する構成では、その基地局からのクロックを受信して同期を得ることができる。しかしながら、たとえば４００ＭＨｚ帯のデジタル無線機のように、必要なときにだけ発呼する無線機では、ＦＳＫ（Frequency Shift Keying）などによる変調信号を受信し、シンボル値を復調するにあたって、先ず前記シンボルクロックを再生する必要がある。従来からの一般的なシンボルクロックの再生方法としては、復調信号を２乗した信号を、クロック周波数を中心周波数とするバンドパスフィルタを通過させることで行われている。そして、前記バンドパスフィルタによって生じる位相差を補正するために、クロック成分の正負が入れ替わる零クロス点を元に位相差を検出し、補正を行う等の手法が用いられている。しかしながら、上述の従来技術は、２値ＦＳＫ等の２値の変調波では復調信号が正弦波に近い形となることから、前記のように復調信号を２乗することでクロック成分の抽出が可能になるが、４値ＦＳＫ等の多値の変調波の場合は、復調信号が複数の振幅を取るので、２乗演算を行っても、クロック成分を抽出することはできない。そこでこのような問題を解決する従来技術としては、特許文献１が挙げられる。

特許文献１は、前記４値ＦＳＫのように絶対値が異なるサンプル値間の遷移がある場合、その遷移曲線が零クロスするタイミングが正しいクロックのタイミングからずれるので、多値変調波を検波した後、前記シンボルクロックよりも速いクロックでオーバーサンプリングし、そのサンプリングによって得られるデータ系列がスレッショルド値とクロスするタイミングに出力されるクロスタイミング信号が、シンボル区間の前半にあるのか後半にあるのかから再生クロックの遅れまたは進みを判断し、再生クロックの位相を調整するようにしたクロック再生回路が示されている。
特開平１０−４４３６号公報

ところで、ナイキストの第２基準を満たしていない場合、状態間の遷移曲線が所定の電圧をクロスするタイミングにずれを生じることが知られている。狭帯域で通信を行う場合には前記ナイキストの第２基準が満たされない状態となるので、上述の従来技術では、スレッショルド値とのクロス点に、シンボル毎にずれが生じる。このため、再生クロックの位相が進んでいるのか遅れているのかを正確に判定できず、安定したクロック再生が困難になるという問題がある（特に、クロックの状態遷移のタイミングで前記クロスタイミング信号が出力されてしまうと、１８０°の進みか遅れか分らない）。また、スレッショルド値が増える程、タイミング演算の演算量が増加するという問題もある。

本発明の目的は、少ない演算量で、多値変調波から安定したクロックを再生することができるクロック再生回路およびそれを用いる受信機を提供することである。

本発明のクロック再生回路は、変調波における周波数または位相の偏差に対応した振幅を有する（アイパターンが存在する種々の変調方式の）復調信号を、予め定めるシンボル点でサンプリングし、得られたシンボルデータの振幅値から復調データを再生するにあたって、前記サンプリングタイミングを規定するシンボルクロックを再生するクロック再生回路において、前記シンボルクロックを発生するタイマと、前記シンボルクロックよりも高い周波数で前記復調信号をオーバーサンプリングするオーバーサンプリング手段と、前記オーバーサンプリングによって得られたシンボルデータの内、新しいシンボルデータから古い方へ計３点の第１ないし第３シンボルデータそれぞれについて、前記予め定めるシンボル点にて得られるべき理想の振幅レベルとの差分値をそれぞれ演算する演算手段と、前記第１シンボルデータに対応する第１差分値および第３シンボルデータに対応する第３差分値において、小さい方の差分値に対応するオーバーサンプリングの測定点を選択する選択手段と、前記タイマに、前記選択手段で選択された測定点側に、前記第２シンボル点における第２差分値に対応した時間だけ、次回のシンボル点のサンプリングタイミングを移動させるタイミング補正手段とを含むことを特徴とする。

上記の構成によれば、アンテナで受信された信号を必要に応じて周波数変換し、得られた中間周波信号をデジタル変換して復調回路へ入力し、その復調回路において、前記中間周波信号が直交変換されて得られたＩ成分、Ｑ成分が直交検波され、さらに遅延検波されて検出された周波数または位相の偏差に対応した振幅値からシンボル値が求められるＦＳＫ受信機などの受信機に用いられ、前記同期検波のためのサンプリングタイミングを規定するシンボルクロックを再生するクロック再生回路において、自走するタイマで発生するシンボルクロックのタイミングを、以下のようにして補正する。すなわち、前記復調信号をオーバーサンプリング手段によって前記シンボルクロックよりも高い周波数でオーバーサンプリングし、得られたサンプルデータの内、新しいシンボルデータから古い方へ計３点の第１ないし第３シンボルデータそれぞれについて、演算手段で、前記予め定めるシンボル点にて得られるべき理想の振幅レベルとの差分値をそれぞれ求め、前記第１シンボルデータに対応する第１差分値および第３シンボルデータに対応する第３差分値において、小さい方の差分値に対応するオーバーサンプリングの測定点を選択手段で選択し、タイミング補正手段は、前記選択手段で選択された測定（サンプル）点側に、前記第２シンボル点における第２差分値に対応した時間だけ、前記タイマの次回のシンボル点のサンプリングタイミングを移動させる。

したがって、たとえば「００」，「０１」，「１０」，「１１」の４値の変調波の場合、「００」と「０１」、或いは「１０」と「１１」のように、中央値を跨がないような遷移や、「００」と「１０」、「０１」と「１１」のように、中央値を跨いでも、その中央値からの偏差が不均等な遷移の場合にも、サンプリングタイミングは、最大でオーバーサンプリングの周期ずつでずれが修正されてゆく。また、サンプリングタイミングに、１８０°近くの大きなずれが生じていても、タイミングを修正すべき方向は検知できる。こうして、多値変調波から、安定したクロックを再生することができる。また、アイパターンの開口率に依存しないため、ロールオフ率の変更に対して対応が容易である。さらにまた、タイミング演算は、シンボル点と、その前後２点の計３点程度で行われるので、演算量を削減することもできる。

また、本発明のクロック再生回路では、前記タイマは、同期ワードパターン検出器からの同期ワードパターンの検出タイミングでリセットされることを特徴とする。

上記の構成によれば、自走するタイマが、同期ワードパターン検出器が同期ワードパターンを検出するとリセットされるので、本体データ（トラヒックチャンネル）の先頭から、精度の高いクロックを再生することができる。

さらにまた、本発明のクロック再生回路は、前記同期ワードパターン検出器では、前記シンボルクロックの検出によって、送受信周波数のずれに起因するＤＣオフセットが検出されており、前記演算手段に入力される前記復調信号から、前記ＤＣオフセットの補正を行う引算器をさらに備えることを特徴とする。

上記の構成によれば、送受信周波数のずれに起因するＤＣオフセットを補正してクロック再生を行うことで、シンボル点で得られるシンボルデータを、前記理想の振幅レベルに近付けることができる。

したがって、より安定したクロックを再生することができる。

また、本発明の受信機は、前記のクロック再生回路を用いることを特徴とする。

上記の構成によれば、多値変調波から、少ない演算量で、安定したクロックを再生することができる受信機を実現することができる。

本発明のクロック再生回路およびそれを用いる受信機は、変調波における周波数または位相の偏差に対応した振幅を有する復調信号を、予め定めるシンボル点でサンプリングし、得られたシンボルデータの振幅値から復調データを再生するためのシンボルクロックを再生するにあたって、自走するタイマで前記シンボルクロックを作成する一方、前記復調信号をオーバーサンプリング手段によって前記シンボルクロックよりも高い周波数でオーバーサンプリングし、得られたサンプルデータの内、前記シンボル点と、その前後２点の計３点のサンプルデータについて、演算手段で、シンボル点にて得られるべき理想の振幅レベルとの差分値を求め、前記シンボル点の前後の測定（サンプル）点の内、前記差分値が小さい方の測定（サンプル）点を選択手段で選択し、タイミング補正手段が、前記選択手段で選択された測定（サンプル）点側に、前記シンボル点における差分値に対応した時間だけ、前記タイマの次回のシンボル点のサンプリングタイミングを移動させる。

それゆえ、多値変調波から、少ない演算量で、安定したクロックを再生することができる。

図１は、本発明の実施の一形態に係るＦＳＫ受信機１の電気的構成を示すブロック図である。このＦＳＫ受信機１は、ダブルスーパーヘテロダイン方式で構成され、アンテナ３で受信された信号は、バンドパスフィルタ４を介して、たとえば４４０ＭＨｚのＦＳＫ高周波信号の成分が濾波され、アンプ５で増幅された後、１段目の混合器６に入力される。混合器６では、局部発振回路７からの、たとえば４８６．３５ＭＨｚの発振信号と混合され、得られた、たとえば４６．３５ＭＨｚの中間周波信号（第１の中間周波信号）は、バンドパスフィルタ８によって、その中間周波成分が濾波され、アンプ９で増幅された後、２段目の混合器１０に入力される。混合器１０では、局部発振回路１１からの、たとえば４５．９ＭＨｚの発振信号と混合され、得られた、たとえば４５０ｋＨｚの中間周波信号（第２の中間周波信号）は、バンドパスフィルタ１２によって、その中間周波成分が濾波され、アンプ（中間周波アンプ）１３で増幅された後、アナログ／デジタル変換器１４に入力される。アナログ／デジタル変換器１４では、入力信号が、たとえば３０ｋＨｚでダウンサンプリングされ、９６ｋｓｐｓ（sample per second）のレートのデジタル値に変換されて、復調回路２１に入力される。

前記復調回路２１は、ＤＳＰ（デジタルシグナルプロセッサ）などから成り、この復調回路２１では、音声信号が復調されて、デジタル／アナログ変換器１５でアナログ変換され、スピーカ１６から音響化される。また、前記復調回路２１は、その入力信号レベルに応じたデータをデジタル／アナログ変換器１７に出力し、アナログ変換されて、ＲＦアンプ５、中間周波アンプ９，１３のゲイン制御が行われる。

図２は、前記復調回路２１の一構成例を示すブロック図である。前記アナログ／デジタル変換器１４からの信号は、周波数変換器２２に入力され、先ずハイパスフィルタ２２１によって高周波成分が濾波され、混合器２２２において、局部発振回路２２３からの、たとえば１８ｋＨｚ、９６ｋｓｐｓのレートの発振信号と混合され、得られた１２ｋＨｚ、９６ｋｓｐｓの信号は、バンドパスフィルタ２２４によってその信号成分が濾波された後、コンバータ２３において、１／２間引き、すなわち１／２の周波数（４８ｋＨｚ）にダウンサンプルされて、直交変換器２４に入力される。前記コンバータ２３は、直交変換器２４での処理を軽減するために設けられているものであり、前記直交変換器２４での処理が対応可能な場合、省略されてもよい。

直交変換器２４では、入力された信号は２分配され、それぞれ混合器２４１，２４２に入力され、混合器２４１では局部発振回路２４３からの、たとえば１２ｋＨｚ、４８ｋｓｐｓの発振信号と混合され、混合器２４２では局部発振回路２４３からの発振信号が移相器２４４で９０°位相がシフトされた後混合され、直交変換されたそれぞれ４８ｋｓｐｓのＩ成分、Ｑ成分の信号となる。前記Ｉ成分、Ｑ成分の信号は、ローパスフィルタ２４５，２４６を介して出力され、コンバータ２５，２６において、１／２の周波数（２４ｋＨｚ）にダウンサンプルされてローパスフィルタ２７，２８を通過し、位相検出器２９に入力される。前記コンバータ２５，２６は、ローパスフィルタ２７，２８での帯域制限処理の負担を軽減するために設けられているものであり、ローパスフィルタ２７，２８での処理が対応可能な場合、省略されてもよい。

位相検出器２９は、前記Ｉ，Ｑ成分から、Ｉ＝ｃｏｓθ、Ｑ＝ｓｉｎθとして、θ＝ｔａｎ^−１（Ｑ／Ｉ）の演算を行い、信号の位相を求める。求められた位相は、周波数検出器３０の加算器３０１において、遅延器３０２で遅延された１サンプル前の位相が減算され、位相の微分量である前記周波数偏差の量が求められる。こうして、位相検出器２９および周波数検出器３０は、検波回路を構成し、これらによって遅延検波を行い、その出力には、シンボルレート（２．４ｋＨｚ）の１０倍のサンプリングレート（２４ｋＨｚ）でオーバーサンプルされた復調信号が得られる。

その復調信号は、逆Ｓｉｎｃフィルタ３１からルート・レイズド・コサインフィルタ３２を介して、４値ＦＳＫシンボル再生回路３３および同期ワードパターン検出回路３４に入力される。前記逆Ｓｉｎｃフィルタ３１とルート・レイズド・コサインフィルタ３２とは、送信側に挿入されているＳｉｎｃフィルタと共に、ルート・コサイン・ロールオフフィルタとして機能し、両者を合わせてナイキスト・フィルタを実現するとともに、前記Ｓｉｎｃフィルタ３１は高周波側を抑圧し、この逆Ｓｉｎｃフィルタ３１はそれを元に戻す（高周波側を強調する）ことで、帯域制限が実現されている。

前記４値ＦＳＫシンボル再生回路３３では、復調信号の振幅値（周波数偏差）から、前記４値ＦＳＫのシンボルデータが復調される。その復調にあたっては、この４値ＦＳＫシンボル再生回路３３は、後述するようにして内部でシンボルクロックを発生し、前記２．４ｋＨｚのそのシンボルクロックのタイミングで、前記振幅値（周波数偏差）を取込んでマップ判定することで、前記振幅値（周波数偏差）が４値ＦＳＫにおける「００」，「０１」，「１０」，「１１」の何れのシンボル値に該当するかを判断し、シンボルデータの再生を行う。この４値ＦＳＫシンボル再生回路３３には、後述するように同期ワードパターン検出回路３４から、同期ワードパターンの検出タイミングでリセット信号が入力され、前記内部のシンボルクロックのタイミング調整が行われる。

前記４値ＦＳＫシンボル再生回路３３で復調されたシンボルデータは、前記４値につき２ビットで、前記シンボルレートの２．４ｋｓｐｓの信号としてフレーム生成回路３５へ出力される。フレーム生成回路３５では、前記同期ワードパターン検出回路３４で、後述するように同期ワードパターンが検出されている、すなわち正常に受信が行われていると、前記シンボルデータを所定のフレームに構成して、音声復調部３へ出力する。なお、この同期ワードパターン検出回路３４によるシンボルクロックの補正および４値ＦＳＫシンボル再生回路３３でのシンボルデータの再生については、後に詳述する。

得られたシンボルデータは、前記音声復調部３６において、サンプル周波数が前記２．４ｋＨｚの４値のデータから、所定の音声コーデック回路を使用して、圧縮されていた信号が伸長され、８ｋＨｚ，１６ビットのＰＣＭ音声信号に復調される。そのＰＣＭ音声信号は、コンバータ３７において６倍の周波数（４８ｋＨｚ）でオーバーサンプルされ、ローパスフィルタ３８を通過した後、デジタル／アナログ変換器３９に入力され、アナログ音声信号に復調され、アンプ４０で増幅された後、スピーカ４１から音響化される。

一方、前記アナログ／デジタル変換器１４からの変換データはまた、コンバータ４５において、１／２４の周波数（４ｋＨｚ）にダウンサンプルされてＲＳＳＩ回路４６に入力され、ハイパスフィルタ４６１において、前記アナログ／デジタル変換器１４で混入した直流成分が除去された後、絶対値回路４６２で絶対値が求められ、さらにローパスフィルタ４６３で平均化されてＲＳＳＩレベルが求められ、図示しないインジケータなどに与えられるとともに、ＡＧＣ演算回路４２に入力される。ＡＧＣ演算回路４２は、前記ＲＳＳＩレベルに基づいてＩＦゲインを演算し、そのデータは前記アナログ／デジタル変換器３９でアナログ変換され、前記ＲＦアンプ５、中間周波アンプ９，１３のゲイン制御が行われる。

上述のように構成されるＦＳＫ受信機１において、注目すべきは、本実施の形態では、補正手段であるＤＣオフセット補正回路５０は、前記復調信号の最大値「１１」および最小値「００」の中央値（Ｆ０’）に基づいて、局部発振回路２２３（または２４３）の発振周波数を調整して、ＤＣオフセット成分（ｆ０−Ｆ０’＝Δｆ）の除去を行うにあたって、補正制御回路５１，５２が設けられており、その補正が場合によって休止されることである。なお、前記周波数変換器２２は、後段での処理を軽減するために設けられており、省略されてもよい。その場合、局部発振回路２４３は、３０ｋＨｚ、９６ｋｓｐｓの発振信号を出力し、前記周波数偏差によるＤＣオフセット補正は、この局部発振回路２４３の発振周波数を制御することで行われることになる。

図３は、その補正の様子を示す波形図である。本実施の形態では、キャリア周波数ｆ０に対して、たとえば最小値「００」での周波数偏差は−１０５０Ｈｚに、「０１」での周波数偏差は−３５０Ｈｚに、「１０」での周波数偏差は＋３５０Ｈｚに、最大値「１１」での周波数偏差は＋１０５０Ｈｚに、それぞれ設定されているものとする。

送信側のキャリア周波数ｆ０に受信側のキャリア周波数Ｆ０が一致していると、図３（ａ）で示すように、サンプル点で得られたシンボル値は、前記の各周波数となる。なお、この図３では、説明の簡略化のために、サンプル点はアイパターンを考慮すると最も偏差の少ない点であるシンボル判定点としている。これに対して、送信側のキャリア周波数ｆ０に受信側のキャリア周波数Ｆ０’が一致していないと、図３（ｂ）で示すように、サンプル点で得られるシンボル値に、ずれを生じる。この図３（ｂ）の例では、受信側のキャリア周波数Ｆ０’が高い側にずれているので、前記最小値「００」のデータは現れず、残りの「０１」，「１０」，「１１」のデータのみとなり、感度劣化の原因となる。このため、前述のように、復調信号の最大値「１１」および最小値「００」の中央値（Ｆ０’）に基づいて、局部発振回路２２３（または２４３）の発振周波数を調整して、ＤＣオフセット成分（ｆ０−Ｆ０’＝Δｆ）の除去が行われる。

図４は、前記ＤＣオフセット補正回路５０の補正動作に、第１の補正制御手段である前記補正制御回路５１の制御動作を説明するための図である。前記ルート・レイズド・コサインフィルタ３２からは、前記復調信号として、図４（ａ）で示すような波形のデータが、シンボルレート（２．４ｋＨｚ）の１０倍の前記２４ｋＨｚでオーバーサンプリングされた状態（２４ｋｓｐｓ）で出力されており、それが前記４値ＦＳＫシンボル再生回路３３において、前記シンボルレートの２．４ｋＨｚでサンプリングされると、図４（ａ）において黒丸で示すサンプル値（周波数偏差）Ｐ１〜Ｐ９が得られる。なお、この図４（ａ）では、スケールは周波数偏差の周波数で表しているが、実際にルート・レイズド・コサインフィルタ３２から出力されるのは、この図４（ａ）で示すようなＤＣ波形の波高値のデータであり、説明を分り易くするために、そのＤＣ値を周波数に読替えて表示している。

ここで、前記ＤＣオフセット補正回路５０は、ＤＣオフセット補正を行うにあたって、前記サンプル値Ｐ１〜Ｐ９を取込んでゆき、図４（ｄ）で示すように、既存値より大きな値が入力されると、それを最大値として更新してゆく。同様に、図４（ｅ）で示すように、既存値より小さな値が入力されると、それを最小値として更新してゆく。一方、補正制御回路５１は、図４（ｆ）で示すように、それらの最大値と最小値との差を求め、その差が予め定める閾値ＴＨ１未満であるときには、前記ＤＣオフセット補正回路５０による補正動作を休止させ、前記閾値ＴＨ１以上となると補正動作を行わせるとともに、前記最大値および最小値をリセットさせる。

ここで、前記閾値ＴＨ１は、（最大周波数偏差−最小周波数偏差）より小さく、かつｎ値変調（ｎは３以上）である場合に、（最大周波数偏差−最小周波数偏差）×（ｎ−２）／（ｎ−１）よりも大きく、適宜マージンを考慮して選ばれる。本実施の形態では、ｎ＝４であり、最大周波数偏差は＋１０５０Ｈｚであり、最小周波数偏差は−１０５０Ｈｚであるので、２１００Ｈｚより小さく、１４００Ｈｚより大きく、前記マージンを考慮して、１５００Ｈｚに選ばれる。

図４の例では、最初のサンプル値Ｐ１での周波数偏差は−３５０Ｈｚであり、それが最大値および最小値に共に登録され、次のサンプル値Ｐ２での周波数偏差は＋１０５０Ｈｚであるので、最大値はこの値に更新され、また最大値と最小値との差は１４００Ｈｚであり、ＤＣオフセットの補正動作は禁止されている。これに対して、サンプル値Ｐ３での周波数偏差は＋１４００Ｈｚになり、最大値はこの値に更新され、また最大値と最小値との差は１７５０Ｈｚであり、ＤＣオフセットの補正動作が行われる。その補正動作は、図４（ｇ）で示すように、前記図３のΔｆに相当する前記最大値と最小値との平均値を求め、その平均値をサンプル値から減算するもので、サンプル値Ｐ３の例では、（１４００−３５０）／２＝５２５Ｈｚを前記１４００Ｈｚから減算し、８７５Ｈｚを補正後のサンプル値Ｐ３’とするものである。

実際の補正動作は、前記局部発振回路２２３（または２４３）の発振周波数を変化させ、入力される周波数偏差のデータを、前記５２５Ｈｚだけ低くシフトさせるものである。すなわち、前記局部発振回路２２３（または２４３）はデジタルＶＣＯから成り、ＤＣオフセット補正回路５０は、発振波形の基となるｓｉｎテーブルから、波形（振幅レベルを表す）データを読出すタイミングを変化することで、発振周波数を変化させることができ、その読出しタイミングを、現在の発振周波数より前記５２５Ｈｚだけ低い発振周波数とするタイミングに変更する。

この補正動作によって、以降はサンプル値Ｐ４〜Ｐ９となっていた周波数偏差のデータが、参照符号Ｐ４’〜Ｐ９’にシフトされ、前記４値ＦＳＫシンボル再生回路３３での判定結果が、図４（ｃ）となるところ、図４（ｂ）で示すような正しい値で復調することができるようになる。前記サンプル値Ｐ３’への補正が適切であると、補正後１サイクル分のデータが入力された時点（Ｐ７’）では、最大値と最小値との絶対値が略等しく、補正量（Δｆ）が０となっている。

一方、前記加算器３０１からの周波数偏差量のデータは、スケルチ回路４３に与えられ、ハイパスフィルタ４３１でノイズ成分が抽出され、絶対値回路４３２でそのノイズの絶対値が求められ、さらにローパスフィルタ４３３で平均化されることで、スケルチレベルが求められている。前記補正制御回路５２は、前記スケルチレベル（ノイズレベル）が予め定める閾値ＴＨ２より大きい場合も、前記ＤＣオフセット補正回路５０による局部発振回路２２３（または２４３）の発振周波数の調整を禁止させる。これによって、ノイズによる誤った補正を防止している。

図５は、ＤＣオフセット補正回路５０および補正制御回路５１，５２の一構成例を示す図である。前記ルート・レイズド・コサインフィルタ３２からの２４ｋｓｐｓの復調信号は、前記４値ＦＳＫシンボル再生回路３３と同様に、サンプラ５０１において、前記４値ＦＳＫシンボル再生回路３３からの２．４ｋｓｐｓのシンボルレートのクロックでサンプリングされ、引算器５０２において、後述する同期ワードパターン検出による前記ＤＣオフセットΔｆに対応した周波数偏差情報が減算された後、サンプルホールド回路５０３，５０４に入力される。サンプルホールド回路５０３は、リセットタイミングから、逐次入力されるデータをストアデータと比較し、ストアデータより大きいデータが入力されると、ストアデータをその入力値に更新することで、前記最大値を求め、保持している。同様に、サンプルホールド回路５０４は、リセットタイミングから、逐次入力されるデータをストアデータと比較し、ストアデータより小さいデータが入力されると、ストアデータをその入力値に更新することで、前記最小値を求め、保持している。そして、これら最大値および最小値のデータは加算器５０５で相互に加算され、割り算器５０６で１／２分割されて、前記周波数偏差の情報が求められる。その情報は、ノイズ除去のためのローパスフィルタ５０７を介して変換回路５０８に入力され、前記局部発振回路２２３（または２４３）を構成するデジタルＶＣＯの波形データの読出しタイミングに変換されて前記局部発振回路２２３（または２４３）に与えられる。

そして、前記補正制御回路５１は、前記サンプルホールド回路５０３にホールドされている最大値から、前記サンプルホールド回路５０４にホールドされている最小値を減算して、それらの差を求める引算器５１１と、求められた差を前記１５００Ｈｚの閾値ＴＨ１と比較する閾値判定部５１２と、前記割り算器５０６からの出力を、前記差が前記閾値ＴＨ１以上であると許容し、閾値ＴＨ１未満であるときには阻止するゲート５１３とを備えて構成される。同様に、前記補正制御回路５２は、前記スケルチ回路４３からのスケルチレベルを所定の閾値ＴＨ２と比較する閾値判定部５２１と、前記割り算器５０６からの出力を、前記スケルチレベルが前記閾値ＴＨ２以下であると許容し、閾値ＴＨ２より大きい場合は阻止するゲート５２２とを備えて構成される。

このように構成することで、ＦＳＫ受信機１において、送受信の周波数偏差に起因して生じるＤＣオフセット成分の補正を、ＤＣオフセット補正回路５０が、復調信号の最大値および最小値の中央値から行うにあたって、補正制御回路５１を設け、該補正制御回路５１は、前記最大値と最小値との差が予め定める閾値ＴＨ１未満であるときには、前記ＤＣオフセット補正回路５０による補正を休止させるので、たとえば前記４値ＦＳＫ信号の場合、「００」と「０１」、「１０」と「１１」のように中央値を跨がないような値や、「００」と「１０」、「０１」と「１１」のように、中央値を跨いでも、その中央値からの偏差が不均等な値ではオフセット補正は行われず、「００」と「１１」の前記最大値および最小値が得られた場合にだけオフセット補正が行われることになり、多値のＦＳＫ信号であっても、周波数偏差を正確に検出でき、適切なオフセット除去を行うことができる。また、前記予め定める閾値ＴＨ１以上の信号が得られた時点でオフセット補正を行うので、長時間信号を監視する必要はなく、迅速にオフセット補正を行うことができる。

また、前記ＤＣオフセット補正回路５０は、オフセット補正を、受信高周波信号から中間周波信号を得る周波数変換器２２における局部発振器２２３と、得られた前記中間周波信号を直交変換する直交変換器２４における局部発振器２４３との何れか一方の発振周波数を制御することで行うので、バンドパスフィルタ２２４やローパスフィルタ２４５，２４６；２７，２８の特性を変更する必要はなく（通過帯域は同じため）、隣接チャネル信号除去能力を高めることもできる。

さらにまた、補正制御回路５２は、スケルチ回路４３の出力に応答して、ノイズレベルが大きい場合にも、前記ＤＣオフセット補正回路５０による補正動作を休止させるので、ノイズによる誤動作を防止することもできる。

ここで、前記ＤＣオフセット補正回路５０は、オフセット補正を、前述のように受信高周波信号から中間周波信号を得る周波数変換器２２における局部発振器２２３、または得られた前記中間周波信号を直交変換する直交変換器２４における局部発振器２４３の発振周波数を制御することで行っているが、本発明の実施の他の形態として、図６の復調回路６１で示すように、前記ＤＣオフセット補正回路５０は、ルート・レイズド・コサインフィルタ３２からの２４ｋｓｐｓの復調信号の出力信号レベルから、前記最大値と最小値との平均値（中央値）を引算器６２で減算して、復調信号のレベル自体を直接補正するようにしてもよい。この場合、前記局部発振器２２３，２４３の制御は行われない。

このようにＤＣオフセットを復調信号から直接減算することで、周波数偏差の量に拘わらず、速やかにシンボル再生を行うことが可能になる。一方、前述のように局部発振器２２３，２４３の発振周波数を制御した場合は、得られた中間周波信号の中心周波数がバンドパスフィルタ２２４の中心周波数に常に一致しており、或いはローパスフィルタ２４５，２４６；２７，２８の通過帯域に一致しており、信号劣化が少なく、高い感度を得ることができる。

また、注目すべきは、本実施の形態では、フレーム同期検出回路である前記同期ワードパターン検出回路３４が同期ワードパターンを検出するにあたって、先ず前記送受信の周波数差に起因するＤＣオフセットΔｆの補正が行われることである。図７は、前記同期ワードパターン検出回路３４の一構成例を示すブロック図である。この同期ワードパターン検出回路３４は、大略的に、受信ワードパターン（前記復調信号）の所定数、たとえば１０シンボル期間分のオーバーサンプル値を記憶するメモリ３４１と、そのオーバーサンプル値の移動平均値を算出する平均値算出部３４２と、既定の同期ワードパターンにおける前記所定数分の平均値を理想平均値としてストアしているレジスタ３４３と、前記レジスタ３４３に記憶されている理想平均値と前記平均値算出部３４２で求めた移動平均値との差分から、ＤＣオフセットを求める引算器３４４と、受信ワードパターンの各オーバーサンプル値から前記ＤＣオフセットを減算する引算器３４５と、前記同期ワードパターンをストアしているメモリ３４６と、前記引算器３４５でのＤＣオフセット補正後の受信ワードパターンと前記メモリ３４６に記憶されている同期ワードパターンとの相関演算を行う相関演算器３４７と、予め定められる閾値ＴＨ３をストアしているレジスタ３４８と、前記相関演算器３４７で求められた相関値と前記レジスタ３４８に記憶されている閾値ＴＨ３とを比較し、閾値ＴＨ３よりも大きい場合に、同期ワード候補と認識する比較器３４９と、前記比較器３４９で同期ワード候補が認織された場合、前記ＤＣオフセット補正後の受信ワードパターンと前記同期ワードパターンとの各シンボル値を比較し、総てのシンボルの誤差が一定の範囲にある場合に、同期ワードパターンを検出したと判定するシンボル比較器３４０とを備えて構成される。

図８〜図１２は、上述のような同期ワードパターン検出回路３４の動作を説明するための波形図である。なお、前述の説明では、オーバーサンプルはシンボルクロックの１０倍の周波数で行われているとしているが、これらの図では、図面の煩雑化を避けるために、５倍の周波数で示している。前記ルート・レイズド・コサインフィルタ３２からの２４ｋｓｐｓの受信ワードパターン（前記復調信号）は、メモリ３４１に入力され、図８において、時刻・・・，ｔ−２，ｔ−１，ｔ０で示すように、オーバーサンプル値が入力される毎に逐次更新されて、最新の１０シンボル期間分だけ記憶される。この図８では、オーバーサンプル値を連続する実線で示し、シンボル値Ｐ１１〜Ｐ２０を丸印で示している。

続いて、平均値算出部３４２では、メモリ３４１のストア内容が更新される毎に、その平均値が演算され、図９で示すようなオーバーサンプル値の移動平均値が逐次求められる。その後、レジスタ３４３に格納されている同期ワードパターンにおける前記１０シンボル期間分の平均値が、オフセット演算手段である引算器３４４において前記平均値算出部３４２からの移動平均値から減算されることで、ＤＣオフセット（周波数補正量）Δｆが求められる。さらに引算器３４５において、前記メモリ３４１に格納されている受信ワードパターンの各オーバーサンプル値から前記ＤＣオフセットΔｆを減算することで、ＤＣオフセット補正後の受信ワードパターンが得られる。

そのＤＣオフセット補正後の受信ワードパターンは、相関演算器３４７において、メモリ３４６に記憶されている同期ワードパターンとの相関演算（畳み込み）が行われ、図１０で示すような相関値が求められる。すなわち、同期ワードパターンをａｉ、受信ワードパターンをｂｉとするとき、相関値Ｆは、Ｆ＝Σ［ａｉ＊（ｂｉ−Δｆ）］（ただし、サンプル数で、ｉ＝１，２，・・・，９１）である。前記ＦＳＫの場合、たとえば８０または４０ｍｓｅｃのフレームデータは、同期バーストを含む同期ワードと、本体データであるトラヒックチャネルとを備えて構成される。前記メモリ３４６に記憶されている同期ワードパターンは、この同期ワードのパターンである。

こうして求められた相関値Ｆが、候補判定手段である比較器３４９において、レジスタ３４８に記憶されている閾値ＴＨ３と比較されると、図８〜図１０で示す例では、図１１で示すように、５サンプル前の時刻ｔ−５において閾値ＴＨ３よりも大きくなっており、比較器３４９は、同期ワード候補が受信されたと判定するとともに、その時刻ｔ−５を暫定のシンボルタイミングと判定する。すなわち、この相関演算（畳み込み）では、受信ワードパターンは、オフセット補正が行われることで、これらの図８〜図１１で示すグラフにおけるｙ軸方向へのずらしが行われ、逐次入力されてくることでｘ軸方向のずらしが行われることと等価となり、固定の同期ワードパターンに対して、マッチングが判定されることになる。

そして、前記候補判定をトリガとして、最終判定手段であるシンボル比較器３４０は、シンボル値Ｐ１１〜Ｐ２０について、図１２で示すように、前記ＤＣオフセットΔｆの補正を行い、補正後のシンボル値Ｐ１１’〜Ｐ２０’に対して、前記メモリ３４６に記憶されている同期ワードパターンにおける対応するシンボル値と比較を行い、総てのシンボルの誤差が一定の範囲にある場合に、最終的に同期ワードパターンを検出したと判定する。すなわち、同期ワードパターンのシンボル値をＡｋ、受信ワードパターンのシンボル値をＢｋとするとき、誤差Ｅは、Ｅ＝Σ｜Ａｋ−（Ｂｋ−Δｆ）｜（ただし、ｋはサンプル数で、ｋ＝１，２，・・・，１０）であり、その誤差Ｅが所定の閾値ＴＨ４以内である場合に、最終的な同期判定を行う。

その同期ワードパターンの検出判定で、シンボル比較器３４０は、４値ＦＳＫシンボル再生回路３３に、後述するように、同期ワードパターンの検出タイミングでリセット信号を与え、内部のシンボルクロックのタイミング調整を行う。また、シンボル比較器３４０は、上述のように判定に使用していた暫定のＤＣオフセットΔｆを真値として、それに対応する値を、前記４値ＦＳＫシンボル再生回路３３およびＤＣオフセット補正回路５０に周波数偏差情報として与え、通信終了まで、後述するようにしてＤＣオフセット補正を行わせる。さらに、シンボル比較器３４０は、同期ワードパターンが検出されると、前記４値ＦＳＫシンボル再生回路３３およびフレーム生成回路３５に、同期ワードパターンが検出されている、すなわち正常に受信が行われていることを通知し、前記４値ＦＳＫシンボル再生回路３３でのシンボル再生およびフレーム生成回路３５でのフレーム構成、すなわち音声出力を許可する。一方、比較器３４９で相関値が閾値ＴＨ３以下であるとき、およびシンボル比較器３４０で同期ワードパターンの検出とならなかったときは、前記のような制御出力は行われない。

このように構成することで、相関演算器３４７での相関演算（畳み込み）前に、引算器３４４においてＤＣオフセットΔｆが除去されているので、シンボル比較器３４０で同期ワード検出と判定する閾値を厳しくすることができ、しかも相関演算（畳み込み）結果で同期ワード検出を判定するのではなく、個々のシンボル点総てについて、誤差が一定の範囲にあることを最終の検出条件とするので、結果的に、フレーム同期の確立を速やかに、かつ高精度に行うことができる。

さらにまた、注目すべきは、本実施の形態では、前記４値ＦＳＫシンボル再生回路３３において、前記図４（ａ）におけるサンプル値（周波数偏差）Ｐ１〜Ｐ９，Ｐ３’〜Ｐ９’を得るシンボルクロックの補正が行われることである。図１３は、その４値ＦＳＫシンボル再生回路３３の一構成例を示すブロック図である。この４値ＦＳＫシンボル再生回路３３では、前記ルート・レイズド・コサインフィルタ３２からのシンボルレートの１０倍にオーバーサンプルされた復調信号は、引算器３３０に入力され、前記同期ワードパターン検出回路３４のシンボル比較器３４０で同期ワードパターンを検出することで得られたＤＣオフセットΔｆに対応した周波数偏差情報が減算された後、シフトレジスタ３３１−１に入力される。シフトレジスタ３３１−１には、２段のシフトレジスタ３３１−２，３３１−３が縦続接続されており、新たなサンプルデータが入力されると、順次シフトされてゆく。したがって、前記オーバーサンプルの周期で、最も新しいデータがシフトレジスタ３３１−１に、古いデータがシフトレジスタ３３１−３に、３サンプル分保持される。

なお、前記引算器３３０での周波数偏差情報の減算は、同期ワードパターン検出回路３４で同期ワードパターンが検出されている、すなわちフレームを受信し、正常に受信が行われている場合に限られ、そうでない場合は前記ＤＣオフセット補正回路５０による局部発振器２２３，２４３の発振周波数の制御または引算器６２でのＤＣオフセット成分の減算によって補償が行われており、同期ワードパターンが検出された際は、前記シンボル比較器３４０はこのＤＣオフセットΔｆを出力し、検出されない間はΔｆ＝０とする。これによって、同期ワードパターン検出回路３４で同期ワードパターンが検出されると、その際に検出されたＤＣオフセットΔｆによる補正が優先され、素早く、前記ＤＣオフセットΔｆの補償を行うことができる。

ここで同様に、前記ＤＣオフセット補正回路５０において、引算器５０２で、このＤＣオフセットΔｆに対応した周波数偏差情報の減算が行われることで、前記同期ワードパターン検出回路３４による同期ワードパターンの検出で、前述のように速やかに４値ＦＳＫシンボル再生回路３３の引算器３３０で周波数偏差情報が減算されてＤＣオフセットが補償されたのと同様の条件で、該ＤＣオフセット補正回路５０内での補正動作を行わせることができる。すなわち、前述のように同期ワードパターン検出回路３４での同期ワードパターンの検出によるＤＣオフセット補正が４値ＦＳＫシンボル再生回路３３で優先して行われ、その補正と該ＤＣオフセット補正回路５０での補正とが重複しないように、該ＤＣオフセット補正回路５０では、前記引算器５０２で周波数偏差情報の減算が行われる。同期ワードパターンが検出されていない間は、前記シンボル比較器３４０は、前記周波数偏差情報を０とするので、該ＤＣオフセット補正回路５０での局部発振器２２３，２４３等への補正が、フルに機能することになる。

なお、前記同期ワードパターンが検出された通信（呼）は、最初の同期ワードで得られた前記周波数偏差情報（ＤＣオフセット）を使用して、その通信（呼）が終了するまで、その周波数偏差情報（ＤＣオフセット）を使用し続ける。また、前記同期ワードパターン検出回路３４が同期ワードパターンを検出すると、以後は、４値ＦＳＫシンボル再生回路３３における通常のシンボル再生で同期ワードを検出できるので、前記同期ワードパターン検出回路３４は、その通信（呼）が終了するまで、同期ワードパターンの検出処理を行わない。このため、周波数偏差を持ちながら受信を行っているので、前記ＤＣオフセット補正回路５０による補正動作に比べて、前記バンドパスフィルタ２２４やローパスフィルタ２４５，２４６；２７，２８での相性は悪くなるものの、同期ワードパターンが検出できているので、前記４値ＦＳＫシンボル再生回路３３には復調に問題のないレベルの信号が入力されており、再生されたシンボルデータには誤りは無く、問題はない。

図１３に戻って、前記各シフトレジスタ３３１−１〜３のストア内容は、ゲート回路３３２によって、タイマ３３３で発生された前記シンボルクロックのタイミングで、シフトレジスタ３３４−１〜３にそれぞれ取込まれる。したがって、各シフトレジスタ３３４−２，３３４−１，３３４−３には、図１４で示すような、理想のシンボル点Ｐ付近のサンプル点Ｔ２およびその前後のサンプル点Ｔ１，Ｔ３でのサンプリング値がストアされる。そして、サンプル点Ｔ２でのサンプリング値がシンボル判定部３３５に入力され、そのサンプル点Ｔ２でのサンプリング値から推定される実際のシンボル点Ｐのシンボル値として、前記「００」，「０１」，「１０」，「１１」の何れが最も確からしいか判定され、その判定結果が前記２ビット、２．４ｋｓｐｓの信号としてフレーム生成回路３５へ出力される。

また、シンボル判定部３３５からは、その判定結果のシンボル値に対応した理想の振幅レベルが出力され、引算器３３６−１〜３において、前記各シフトレジスタ３３４−１〜３でのストア内容から減算される。その減算結果、すなわち前記理想の振幅レベルからの誤差（差分値）の大きさＶ１〜Ｖ３の内、シフトレジスタ３３４−１，３、すなわちサンプル点Ｔ１，Ｔ３でのサンプリング値での誤差Ｖ１，Ｖ３の大きさがセレクタ３３７に入力されて、どちらの誤差が大きいか判断され、誤差の小さい方、すなわち図１４ではサンプル点Ｔ３を、サンプル点Ｔ２を移動させるべき方向のデータ（指標）として、タイミング補正回路３３８へ出力される。

一方、前記タイミング補正回路３３８には、前記引算器３３６−２での誤差の大きさＶ２が、補正量のデータとして入力されており、このタイミング補正回路３３８は、その補正量のデータに対応したカウント値に、補正方向のデータとして符号を組合わせて、タイミング制御信号として、ループフィルタ３３９を介して前記タイマ３３３へ出力する。前記ループフィルタ３３９は、ＩＩＲフィルタなどのローパスフィルタから構成され、前記シンボルクロックが、時定数が大きくなる程安定となり、小さくなる程追従性が良くなる。

前記タイマ３３３は、デジタルのＶＣＯなどの自走式のカウンタから成り、その発振周波数は、シンボル周波数に設定されており、シンボル周期（シンボルタイミング）となった時点で、桁溢れ分を除き、リセットしてカウント動作を再開する。そして、シンボルタイミングは、そのデジタルＶＣＯの位相が０°を通過したタイミングとなる。たとえば、ＶＣＯの位相の０〜３６０°（１シンボル周期）をカウンタの０〜３００００のカウント値に対応させると、タイマ３３３は、１つのオーバーサンプル点Ｔ毎に３０００を加算してゆくことで、２４ｋｓｐｓのオーバーサンプルのデータから、２．４ｋｓｐｓのシンボルレートのシンボル値をサンプリング可能なシンボルクロックを再生することができる。

そして、タイマ３３３は、前記図１４の場合、次回のシンボルクロックを、補正方向として、サンプル点Ｔ３方向、すなわち進ませる方向に、補正量として前記サンプル点Ｔ２での誤差Ｖ２に対応して、たとえば５００カウントだけ進ませるように、前記デジタルＶＣＯの位相が０°でのカウント値を５００に初期設定する。すると、その５００カウントする間だけ、シンボルタイミングが速められ、次回のサンプル点Ｔ２が、実際のシンボル点Ｐに近付くことになる。具体的には、カウント動作の繰返しの中で、前記５００のカウント値を補正するとタイマ３３３は、３０５００でオーバーフローし、この時リセットされて、桁溢れ分を除いた５００に、今回の補正値５００が加算されてカウント動作を再開し、次は３１０００でオーバーフローする。こうして、補正値の合計が３０００になると、１サンプル分、サンプリングタイミングが速められることになる。

図１５には、前記タイマ３３３のカウント動作の例として、初期値に負の値を設定し、シンボルタイミングを遅らせる場合を示す。このタイマ３３３の最大値を大きくすれば分解能が高くなり、オーバーサンプルのサンプリングレートを上げれば補正精度が向上する。なお、前記サンプル点Ｔ２での誤差Ｖ２が所定値より小さい場合は、上述のようなタイミング補正を行わないような不感帯を設けることで、安定性を向上することができる。また、このタイマ３３３は、前記同期ワードパターン検出回路３４のシンボル比較器３４０からの前記リセット信号によって、同期ワードパターンの検出タイミングで、強制的に０リセットされ、カウント動作を再開する。

以上のように、本実施の形態の４値ＦＳＫシンボル再生回路３３は、復調信号を予め定めるシンボル点でサンプリングし、得られたシンボルデータの振幅値から復調データを再生するにあたって、前記復調信号をシンボルクロックよりも高い周波数でオーバーサンプリングしたシンボルデータの内、前記シンボル点Ｐに近いサンプル点Ｔ２と、その前後のサンプル点Ｔ１，Ｔ３との３点のシンボルデータについて、演算手段を構成するシフトレジスタ３３１−１〜３、ゲート回路３３２、シフトレジスタ３３４−１〜３、シンボル判定部３３５および引算器３３６−１〜３によって、シンボル点Ｐにて得られるべき理想の振幅レベルとの差分値Ｖ１〜Ｖ３を求め、前記前後のサンプル点Ｔ１，Ｔ３の内、前記差分値Ｖ１，Ｖ３が小さい方の測定点を選択手段であるセレクタ３３７で選択し、タイミング補正回路３３８が、前記セレクタ３３７で選択されたサンプルＴ３側に、前記サンプル点Ｔ２における差分値Ｖ２に対応した時間だけ、自走する前記タイマ３３３の次回のシンボル点のサンプリングタイミングを移動させる。

したがって、たとえば「００」，「０１」，「１０」，「１１」の４値の変調波の場合、「００」と「０１」、或いは「１０」と「１１」のように、中央値を跨がないような遷移や、「００」と「１０」、「０１」と「１１」のように、中央値を跨いでも、その中央値からの偏差が不均等な遷移の場合にも、サンプリングタイミングは、最大でオーバーサンプリングの周期ずつでずれが修正されてゆく。また、サンプリングタイミングに、１８０°近くの大きなずれが生じていても、タイミングを修正すべき方向は検知できる。こうして、多値変調波から、安定したシンボルクロックを再生することができる。また、アイパターンの開口率に依存しないため、ロールオフ率の変更に対して対応が容易である。さらにまた、タイミング演算は、シンボル点Ｐ付近のサンプル点Ｔ２と、その前後のサンプル点Ｔ１，Ｔ３との３点程度で行われるので、演算量を削減することもできる。このようなシンボルクロックの再生方法は、周波数変調に限らず、位相変調などのアイパターンが存在する種々の変調方式に適用することができる。

また、自走する前記タイマ３３３およびループフィルタ３３９は、前記同期ワードパターン検出回路３４での同期ワードパターンの検出タイミングで、強制的にリセットされるので、本体データ（トラヒックチャンネル）の先頭から、精度の高いシンボルクロックを再生することができる。さらにまた、引算器３３０において、復調信号から、ＤＣオフセット分の補正を行うので、サンプル点Ｔ２で得られるシンボルデータを、前記理想の振幅レベルに近付けることができ、より安定したクロックを再生することができる。

本発明の実施の一形態に係るＦＳＫ受信機の電気的構成を示すブロック図である。 前記ＦＳＫ受信機における復調回路の一構成例を示すブロック図である。 ４値ＦＳＫにおいて、送受信周波数ずれによって受信信号に発生するＤＣオフセットを説明するための波形図である。 本発明の実施の一形態に係るＤＣオフセット補正動作および補正制御動作を説明するための図である。 前記図４で示す動作を行うＤＣオフセット補正回路および補正制御回路の一構成例を示す図である。 本発明の実施の他の形態に係るＦＳＫ受信機における復調回路の一構成例を示すブロック図である。 同期ワードパターン検出回路の一構成例を示すブロック図である。 前記同期ワードパターン検出回路の動作を説明するための波形図である。 前記同期ワードパターン検出回路の動作を説明するための波形図である。 前記同期ワードパターン検出回路の動作を説明するための波形図である。 前記同期ワードパターン検出回路の動作を説明するための波形図である。 前記同期ワードパターン検出回路の動作を説明するための波形図である。 ４値ＦＳＫシンボル再生回路の一構成例を示すブロック図である。 前記４値ＦＳＫシンボル再生回路の動作を説明するための波形図である。 前記４値ＦＳＫシンボル再生回路におけるタイマのカウント動作を説明するための波形図である。

符号の説明

１ ＦＳＫ受信機
３ アンテナ
４，８，１２，２２４ バンドパスフィルタ
５，９，１３，４０ アンプ
６，１０；２２２，２４１，２４２ 混合器
７，１１；２２３，２４３ 局部発振回路
１４ アナログ／デジタル変換器
１５，１７，３９ デジタル／アナログ変換器
１６ スピーカ
２１，６１ 復調回路
２２ 周波数変換器
２２１ ハイパスフィルタ
２３，２５，２６，３７，４５ コンバータ
２４ 直交変換器
２４４ 移相器
２４５，２４６，２７，２８，３８，５０７ ローパスフィルタ
２９ 位相検出器
３０ 周波数検出器
３０１ 加算器
３０２ 遅延器
３１ 逆Ｓｉｎｃフィルタ
３２ ルート・レイズド・コサインフィルタ
３３ ４値ＦＳＫシンボル再生回路
３３０，３３６−１〜３，５０２ 引算器
３３１−１〜３，３３４−１〜３ シフトレジスタ
３３２ ゲート回路
３３３ タイマ
３３５ シンボル判定部
３３７ セレクタ
３３８ タイミング補正回路
３３９ ループフィルタ
３４ 同期ワードパターン検出回路
３４０ シンボル比較器
３４１，３４６ メモリ
３４２ 平均値算出部
３４３，３４８ レジスタ
３４４，３４５ 引算器
３４７ 相関演算器
３４９ 比較器
３５ フレーム生成回路
３６ 音声復調部
４１ スピーカ
４２ ＡＧＣ演算回路
４６ ＲＳＳＩ回路
５０ ＤＣオフセット補正回路
５０１ サンプラ
５０３，５０４ サンプルホールド回路
５０５ 加算器
５０６ 割り算器
５０８ 変換回路
５１，５２ 補正制御回路
５１１，６２ 引算器
５１２，５２１ 閾値判定部
５１３，５２２ ゲート

Claims (4)

1. 変調波における周波数または位相の偏差に対応した振幅を有する復調信号を、予め定めるシンボル点でサンプリングし、得られたシンボルデータの振幅値から復調データを再生するにあたって、前記サンプリングタイミングを規定するシンボルクロックを再生するクロック再生回路において、
   前記シンボルクロックを発生するタイマと、
   前記シンボルクロックよりも高い周波数で前記復調信号をオーバーサンプリングするオーバーサンプリング手段と、
   前記オーバーサンプリングによって得られたシンボルデータの内、新しいシンボルデータから古い方へ計３点の第１ないし第３シンボルデータそれぞれについて、前記予め定めるシンボル点にて得られるべき理想の振幅レベルとの差分値をそれぞれ演算する演算手段と、
   前記第１シンボルデータに対応する第１差分値および第３シンボルデータに対応する第３差分値において、小さい方の差分値に対応するオーバーサンプリングの測定点を選択する選択手段と、
   前記タイマに、前記選択手段で選択された測定点側に、前記第２シンボル点における第２差分値に対応した時間だけ、次回のシンボル点のサンプリングタイミングを移動させるタイミング補正手段とを含むことを特徴とするクロック再生回路。
2. 前記タイマは、同期ワードパターン検出器からの同期ワードパターンの検出タイミングでリセットされることを特徴とする請求項１記載のクロック再生回路。
3. 前記同期ワードパターン検出器では、前記シンボルクロックの検出によって、送受信周波数のずれに起因するＤＣオフセットが検出されており、
   前記演算手段に入力される前記復調信号から、前記ＤＣオフセットの補正を行う引算器をさらに備えることを特徴とする請求項２記載のクロック再生回路。
4. 前記請求項１〜３のいずれか１項に記載のクロック再生回路を用いることを特徴とする受信機。
   

Images