JP2007013620A - クロック再生装置、クロック再生方法、クロック再生プログラム及び記録媒体 - Google Patents

Abstract

【課題】 デジタル変調信号に基づき、シンボルクロックを再生するに際し、同期ワードが検出できない場合にも、クロックを再生し、シンボルタイミングを正確に確保、維持する技術を提供する。
【解決手段】 クロック再生装置において、検波信号をオーバーサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。この検出の結果に基づいて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトするように構成する。
【選択図】図１

Description

本発明は、デジタル変調信号についてシンボルタイミングを検出し、シンボルクロックを再生するシンボルクロック再生装置、方法及びプログラムに関する。

デジタル無線通信では、伝達すべきデータをフレーム単位で送受信するが、送信機側で各フレームの所定位置、例えば、フレーム先頭に特定の信号配列パターンを有する同期信号（フレーム同期ワード：Frame Sync Word）を配置して送信し、受信機側では、検波出力信号中の上記フレーム同期ワードを検出することにより、同期を確立させ、同期タイミングに従って、ＦＳワードに続く情報データを復調する。このようにデジタル無線通信では、受信側での同期確保がデータを復調する上で、極めて重要である。
一般に、受信機において、検波して得たベースバンド信号からシンボルクロックを再生し、これに基づいてデジタル信号を再生する処理を行う際、送信機と受信機の基準発振周波数のずれやフェージングの影響によって、ナイキスト点とシンボルタイミング（シンボル取得タイミング）とのずれが生じ、このずれが大きくなると、ビット誤り率が悪化し、データの再生が不可能になることがある。
このため、特許文献１に開示されている従来技術から、受信機のクロック信号を生成する基準発振器の発振周波数を、受信検波した信号から検出したシンボルタイミングに同期させるようにしている。

図７はこのような同期追従を可能にした受信機における、特許文献１のクロック再生装置の構成を示すブロック図であり、同一出願人の出願に係る特開２００３−３３３１１３公報「クロック再生装置、クロック再生方法及びプログラム」（特許文献１）に図１として記載されたものである。詳細は公報に記されているので簡単に説明するが、この装置は、検波信号に含まれる同期ワードに基づいてシンボルタイミングを取得し、これに同期するように電圧制御発振回路（ＶＣＯ）９１を制御して、シンボルクロックを生成するものである。
図７において、９２は検波信号から、その周波数偏移に応じて４値信号を生成する４値判定部、９３、９４、９５、９６、９７はシンボルクロック信号に従って、入力した信号を遅延させるクロック遅延部、９８、１００、１０１、１０２は加算部で、夫々入力端に−符号がある場合は減算器として機能する。９９は加算部９８の出力値をその１／２の値に変換する減衰部、１０３は加算部１００と加算部１０１の出力とを乗算する乗算部、１０４は乗算部１０３の出力を、加算部１０２の出力値がゼロでないときに通過させ、ゼロのときに遮断するゲート部、１０５はゲート部１０４の出力に基づき、ＶＣＯ９１を制御するローパスフィルタである。
ここで、ローパスフィルタ１０５の機能は重要で、初期値をＭとし、ゲート部１０４の出力が正である間は所定周期でカウントアップし、負である間は前記周期でカウントダウンする。これにより、カウント値が２Ｍに達すると、ＶＣＯ９１に対しシンボルクロックの位相を所定値（１サンプリング分）だけ進めるように指令してカウント値をリセットする。逆に、カウント値が０に達すると、ＶＣＯ９１に対しシンボルクロックの位相を所定値（１サンプリング分）だけ遅らせるように指令してカウント値をリセットするように構成されている。
このように構成されたクロック再生装置の基本的な動作を説明すれば、４値判定部９２にて生成された４値信号は、例えば、ＡＰＣＯ２５システムにおいては、周波数偏移、±１．８ｋＨｚ、±０．６ｋＨｚに対応して±１．８、±０．６の４値とする。この信号は遅延回路９６、９７、加算部９８、減衰部９９等を経て、加算部１００に至るルートでは、４値信号の基準値として取り扱う信号を生成する。即ち、減衰部９９の出力信号は４値信号の基準値として取り扱われる。
また、加算部１０２の出力は、現４値信号と１サンプリング前の値とが等しいときゼロ（０）となり、等しくないとき、ある値を持ったものとなる。
ゲート部１０４は、この加算部１０２の出力によってゲート制御され、その出力がセロ（０）のとき、即ち、一つ前のサンプリング値と現サンプリング値が等しいときは乗算部１０３から供給される信号を、ＬＰＦに出力せず、逆に、加算部１０２の出力値がゼロでないとき乗算部１０３の出力をＬＰＦ１０５に供給する。この動作の意味するところは、一つ前のサンプリング値（４値信号と置き換えてもよい）と現サンプリング値が同一のときは、二つのサンプリングについて、サンプリングタイミング（サンプリング値取得タイミング）とナイキスト点とのずれがないことになるから、クロック周波数はそのまま維持するが、両者の値が異なるとき、はサンプリングタイミングが、ずれたことになるので、ＬＰＦに供給する周波数制御信号を補正するように動作する。
なお、このように動作する詳細な説明は特許文献１に記載があるので、ここでの説明は省略する。
特開２００３−３３３１１３公報

しかしながら、上述の従来技術によれば、フレーム同期ワードを用いてシンボルタイミングを検出するようにしているため、同期ワードが検出できるまで、シンボルクロックのずれの有無を判定することができないという問題がある。
また、同期ワードの検出処理において正確なクロックタイミングが得られない場合、正しいシンボルタイミングを得ることができないので、シンボルクロックの再生処理を行っても、シンボルクロックの補正を行うことができないこともあった。
本発明の目的は、このような従来技術の問題点に鑑み、デジタル変調信号に基づき、同期ワードを用いる必要なく、正確なクロックの再生を行う技術を提供することを目的としている。

上記目的を達成するために、請求項１記載の発明は、デジタル変調信号を受信検波し、該検波信号に含まれるクロック信号を抽出して、周波数可変発振手段を制御するクロック再生装置において、検波信号をシンボルクロック周波数のｍ（ｍは３以上の整数）倍の周波数によりオーバサンプリングしてシンボル値を取得するシンボル値取得手段と、順次得られる各シンボル値が、１つ前のシンボル値と同一か否かを判断する演算手段と、順次求められる各演算値ｎ（ｎは１又は２以上の整数）をバッファメモリに順次保存するバッファ手段と、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出するタイミング検出手段と、該タイミング検出手段により検出されたシンボルタイミング検出結果に応じて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする発振周波数補正手段と、を備えたことを特徴とする。
請求項２記載の発明は、請求項１において、前記発振周波数補正手段は、前記シンボルタイミング検出結果に基づいて、基準のシンボルタイミングとの進み又は遅れの情報を検出するシンボルタイミング判断手段と、シンボルタイミングの進み又は遅れの回数を計数するカウント手段と、前記カウント手段が計数する進み又は遅れの回数値と予め設定した閾値と比較するカウント値比較手段と、前記進み又は遅れの回数値が前記閾値を越えた場合、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする手段と、を備えたことを特徴とする。
請求項３記載の発明は、請求項１又は２に記載のシンボルクロック再生装置において、前記タイミング検出手段は、前記バッファに保存された演算値をバッファの各列毎に積算する積算手段を備え、各列の積算値に基づき、前記シンボルタイミングの検出を行うものであることを特徴とする。
請求項４記載の発明は、デジタル変調信号を受信検波し、該検波信号に含まれるクロック信号を抽出して、周波数可変発振手段を制御するクロック再生方法において、検波信号をシンボルクロック周波数のｍ（ｍは３以上の整数）倍の周波数によりオーバサンプリングしてシンボル値を取得するシンボル値取得処理と、順次得られる各シンボル値が、１つ前のシンボル値と同一か否かを判断する演算処理と、順次求められる各演算値ｎ（ｎは１又は２以上の整数）をバッファメモリに順次保存するバッファ処理と、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出するタイミング検出処理と、該タイミング検出処理により検出された前記シンボルタイミング検出結果に応じて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする発振周波数補正処理と、を備えたことを特徴とする。

請求項５記載の発明は、請求項４記載のクロック再生方法において、前記発振周波数補正処理が、前記シンボルタイミング検出結果に基づいて、基準のシンボルタイミングとの進み又は遅れの情報を検出するシンボルタイミング判断処理と、シンボルタイミングの進み又は遅れの回数を計数するカウント処理と、前記カウント処理によって得られた進み又は遅れの回数値と予め設定した閾値と比較するカウント値比較処理と、前記進み又は遅れの回数値が前記閾値を越えた場合、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする処理と、を備えたことを特徴とする。
請求項６記載の発明は、請求項４又は５において、前記タイミング検出処理は、前記バッファに保存された演算値をバッファの各列毎に積算する積算処理を備え、各列の積算値に基づき、前記シンボルタイミングの検出処理を行うものであることを特徴とする。
請求項７記載の発明は、コンピュータを、請求項１乃至３の何れか一項に記載のクロック再生装置を構成する各手段として機能させることを特徴とする。
請求項８記載の発明は、請求項４乃至６の何れか一項に記載のクロック再生方法をコンピュータが制御可能にプログラミングしたことを特徴とする。
請求項９記載の発明は、請求項７又は８記載のクロック再生プログラムをコンピュータが読み取り可能な形式で記録したことを特徴とする。

請求項１記載の発明は、クロック再生装置において、検波信号をオーバサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。この検出の結果に基づいて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトするように構成したので、同期ワードが検出できない場合であっても、検波出力信号からクロック再生が可能となる。また、請求項２、３についても、同様の構成をもつので、同様に機能し、同様の効果が得られる。
即ち、本発明では、検波信号をｍ（ｍは３以上の整数）以上のオーバサンプリングした上で、各サンプリングタイミングにおける理想的なサンプリングタイムとのずれ、つまり、ナイキスト点とシンボル取得点との位相の進み、遅れを検出し、そのずれを補正するようにクロック生成用の発振器の発振周波数を制御したので、同期ワードが検出できなくても、その一部又は、情報フレームの検波信号からでも、クロック信号を再生することが可能となる。
請求項４記載の発明は、クロック再生方法において、検波信号をオーバサンプリングしてシンボル値を取得する処理と、各シンボル値が、１つ前のシンボル値と同一か否かを判断する処理と、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する処理と、この検出の結果に基づいて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分制御する処理を含むので、同期ワードが検出できない場合であっても、クロック再生が可能となる。また、請求項５、６についても、同様の処理を含むので、同様に機能し効果が得られる。
請求項７乃至８は、上述した各装置又は方法をプログラム化し、あるいはそれを記録媒体に収納したので、コンピュータにインストールすれば、同様の機能を果たすので、同様の効果を得ることができる。
請求項９記載の発明は、請求項７又は８記載のクロック再生プログラムをコンピュータが読み取り可能な形式で記録することにより、この記録媒体を持ち運ぶことで何処でもプログラムを稼動させることができる。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
なお、同一出願人は、同様の目的として「シンボルクロック再生装置及び方法、プログラム」に関して、類似の発明を出願済み（以下「先の発明」と云う）であるが、未公開であり、また、本発明とも組み合わせて使用され得るので、以下詳細に説明し、その後に本発明の実施態様について説明する。
図８は先の発明の一実施態様に係るシンボルクロック再生装置の構成を示すブロック図である。同図において、１は検波部であって、受信したデジタル変調信号（必要に応じ中間周波数ＩＦ信号に変換）から、各サンプリングタイミングにおける周波数偏移量の瞬時値を信号レベルに変換して出力する。この出力は、受信信号は１シンボル当り２ビットを伝送する４値ＦＳＫ変調信号である。また、サンプル数は、１シンボルにつき５サンプルとし、シンボルクロックの５倍の周波数でオーバサンプリングを行っている。
即ち、この例の特徴の一つは、１シンボルに対し、３以上のオーバサンプリングを行うことである。
図８中の２は、４値判定部であり、検波信号に基づき４値のいずれかを示す信号を生成するもので、上述したようにＡＰＣＯＰ２５システムにおいては、周波数偏移、±１．８ｋＨｚ、±０．６ｋＨｚに対応して例えば±１．８、±０．６の４値のいずれかとする。
図８の３は、４値判定部２の、現在の出力と１つ前の出力とを演算するために、１つ前の出力を保持する遅延器、４は４値判定部２の現在の出力と１つ前の出力との排他的論理和を演算するＸＯＲ演算回路、５はＸＯＲ演算回路４の演算結果をバッファ行列に蓄積し、バッファ列毎の積算値を得る積算部、６はバッファ行列が満たされる毎に積算部５における積算値を出力するゲート部、７はゲート部６からの積算値に基づき、検波部１におけるシンボルタイミングを検出するシンボルタイミング検出部である。

図９はデジタル変調信号に基づくアイパターンを示す。図１０はデジタル変調信号に基づく検波信号を時間軸上で表した図である。これらの図において各番号や符号、記号は、夫々次の意味をもつ。
４１：検波部１におけるサンプリングタイミングを示す破線
４２：各サンプリング値が４値のいずれのシンボル値に対応するかを判定するための閾値を示す破線
４３：４値判定部２が出力する４値信号を示す２ビットの値
４４：４値信号に基づくＸＯＲ演算回路４の出力値
４５：この各出力値が格納されるバッファの列番号
黒丸●：理想的なシンボル点
白丸○：他のサンプリングタイミングにおけるサンプリング値
図１１は前記積算部５において使用するバッファ行列の内容を例示する図である。バッファ行列はｎ行×ｍ列のバッファで構成され、ｍは１シンボル区間におけるサンプル点の数に対応しており（ｍは３以上の整数）、ｎ（ｎ１又は２以上の整数）は積算部５においてバッファ行列に対しＸＯＲ演算回路４による演算結果を保存すべきシンボル区間数に対応している。この例ではｍを５と、各バッファ列の番号を０〜４としている。
デジタル変調信号に含まれる各シンボルは４値のいずれかの値をとるが、このシンボル値はデジタル変調信号における周波数偏移に対応し、周波数偏移が６００［Ｈｚ］、１８００［Ｈｚ］、−６００［Ｈｚ］、及び−１８００［Ｈｚ］のとき、シンボル値はそれぞれ、ビット列で表すと“００”、“０１”、“１０”、“１１”の４値となる。サンプリングされた周波数偏移量がいずれの値に対応するかを判定するに際し、閾値として、０［Ｈｚ］、１２００［Ｈｚ］、−１２００［Ｈｚ］が用いられる。
４値判定部２は、検波信号が示すサンプル値が、閾値で区分されるどの範囲に属するかを判定する硬判定を行い、サンプル値に対応するシンボル値を求める。サンプル値が０［Ｈｚ］以上１２００［Ｈｚ］未満のときシンボル値を００とし、１２００［Ｈｚ］以上のとき０１、−１２００［Ｈｚ］以上０［Ｈｚ］未満のとき１０、そして−１２００［Ｈｚ］未満のとき１１とする。

図１２及び図１３は、図８の装置における処理を示すフローチャートである。図１０の各サンプリングタイミング４１毎にこの処理が行われる。
図１２において、まず、検波部１からの現在のサンプリングタイミングにおける検波信号について、対応するシンボル値を、４値判定部２により求める（ステップ ＳＴ５１）。図１０の各シンボル値４３は、この処理で得られる値を例示したものである。
次に、遅延回路３が保持している１つ前のサンプリングタイミングでのシンボル値と、４値判定部２が出力する現サンプリングタイミングでのシンボル値との排他的論理和を、ＸＯＲ演算回路４により演算する（ステップ ＳＴ５２）。演算結果は、両シンボル値が異なれば「１」、同じであれば「０」となる。
次に、ステップ５２における演算結果を、１つ前のサンプリングタイミングに対応するデータとして、バッファ行列中の対応するバッファに保存する（ステップ ＳＴ５３、ＳＴ５４）。図１１に示すように、バッファ行列への蓄積を開始してからＮ（１≦Ｎ≦ｎ）番目のシンボル区間における各サンプリングタイミングについてのデータは、Ｎ行目のバッファに保存され、各シンボル区間におけるＭ（１≦Ｍ≦ｍ）番目のサンプリングタイミングについてのデータはその行におけるＭ列目のバッファ、すなわちバッファ列番号がＭ−１のバッファに保存される。続いて、ｎシンボル区間分の前記演算結果が得られたか否かを判定し（ステップ ＳＴ５５）、演算結果が得られていない場合は（ステップ ＳＴ５５ ＮＯ）処理を終了する。この場合、次のサンプリングタイミングにおいて、ステップ５１〜５４の処理が行われることになる。図１０及び図１１に示すように、ステップ５１〜５４）の処理をｍ回（５回）繰り返すことにより１シンボル区間分のデータが得られ、これをｎ回繰り返すことによりｎシンボル区間分のデータが得られることになる。ステップ５５において、ｎシンボル区間分の結果が得られた場合（ＳＴ５５ ＹＥＳ）は、図１３のステップ５６へ進む。

図１３のステップ５６では、シンボルクロックの再生が初回か否かを判定する（ステップ ＳＴ５６）。現在受信中の変調信号について、初めてこのステップの処理を行う場合は初回ということになる。また、後述のステップ５８の判定結果に応じて処理を終了した直後のサンプリングタイミングにおける処理においても、初回ということになる。ステップ５６において初回であると判定した場合（ステップ ＳＴ５６ ＹＥＳ）にはステップ５７へ進み、初回でないと判定した場合にはステップ６０へ進む（ステップ ＳＴ５６ ＮＯ）。
ステップ５７へ進むと、積算部５及びシンボルタイミング検出部７により、バッファ行列における各列の値をｎ行分積算し、積算値のうち最小のものを抽出する（ステップ ＳＴ５７）。
次に、ステップ５８において、抽出した最小積算値が所定の閾値以下であるか否かを判定し（ステップ ＳＴ５８）、閾値以下でないと判定した場合（ステップ ＳＴ５８ ＮＯ）には処理を終了する。この場合、デジタル変調信号に基づくアイパターンにおけるアイの開口が十分には開いていないので、シンボルタイミングの検出は行われず、シンボルクロックの再生も行われないことになる。一方、最小積算値が閾値以下であると判定した場合にはステップ５９へ進む（ステップ ＳＴ５８ ＹＥＳ）。
ステップ５９では、積算値が最小のバッファ列が、次回のバッファ行列へのデータ蓄積における中央のバッファ列、すなわちバッファ列番号が２となるように調整する。この後、次のサンプリングタイミングにおいてバッファ行列への新たなデータの蓄積を開始するとき、積算値が最小であったバッファ列を中央のバッファ列として、バッファ行列へのデータの蓄積を行うことができる。
ステップ５９の処理以降、中央のバッファ列について蓄積されるデータに対応するサンプリングタイミングをシンボルタイミングとし、それを表すクロックをシンボルクロックとして用い、シンボルデータを取得することができる。一方、ステップ５６においてシンボルクロックの再生が初回でないと判定され、ステップ６０へ進んだ場合には、シンボルタイミング検出部７により、適正なシンボルグタイミングを検出し、必要に応じて、シンボルクロックのタイミングを補正する。すなわち、先ず、ステップ６０において、中央のバッファ列及びその両側のバッファ列、即ち、バッファ列番号が１、２及び３の各バッファ列について積算部５により求めたｎ行分の積算値から最小のものを抽出する。

次に、ステップ６１において、抽出した最小積算値が所定の閾値以下であるか否かを判定し、閾値以下であると判定した場合（ステップ ＳＴ６１ ＹＥＳ）にはステップ６４へ進み、閾値以下ではないと判定した場合（ステップ ＳＴ６１ ＮＯ）にはステップ６２へ進み、ここで、さらに他のバッファ列、即ちバッファ列番号が０及び４のバッファ列について積算部５により求めたｎ行分の積算値から最小のものを抽出する。
ステップ６３においては、抽出した最小積算値が前記閾値以下であるか否かを判定し、閾値以下ではないと判定した場合（ステップ ＳＴ６３ ＮＯ）には、シンボルクロックの補正は行わずに、処理を終了する。一方、抽出した最小積算値が閾値以下であると判定した場合（ステップ ＳＴ６３ ＹＥＳ）には、ステップ６４に進む。
ステップ６４では、抽出した最小積算値が中央バッファ列の積算値であるか否かを判定し、中央バッファ列の積算値であると判定した場合（ステップ ＳＴ６４ ＹＥＳ）には、シンボルクロックがシンボルタイミングからずれていないと判断し、シンボルクロックの補正を行うことなく処理を終了するが、最小積算値が中央バッファ列の積算値ではないと判定した場合（ステップ ＳＴ６４ ＮＯ）には、ステップ６５に進む。

ステップ６５では、抽出した最小積算値に対応するバッファ列番号が中央値である２より大きいか否かを判定し、中央値より大きいと判定した場合（ステップ ＳＴ６５ ＹＥＳ）には、ステップ６６において、シンボルクロックを１サンプルタイミング分進めて（ステップ ＳＴ６６）、処理を終了するが、中央値より小さいと判定した場合（ステップ ＳＴ６５ ＮＯ）には、ステップ６７において、シンボルクロックを１サンプルタイミング分遅らせて（ステップ ＳＴ６７）、処理を終了する。
このように、クロックを進め、又は遅らせる処理は、１サンプリングタイミング又は４サンプリングタイミング分の間を置いてから、処理を終了することによって行うことができる。このシンボルクロックの補正の後、次のサンプリングタイミングにおいてバッファ行列への新たなデータの蓄積を開始する場合には、積算値が最小のバッファ列が中央となるようにバッファ行列へのデータの蓄積を行うことができる。そしてこの間、中央のバッファ列に対応するサンプリングタイミング、すなわち図１０の例では黒丸●が位置するサンプリングタイミングにおけるシンボル値３３を、シンボルタイミングにおけるシンボルデータとして出力することができる。

本発明は、以上説明した先の発明を更に改良したもので、シンボルレートの速度が進んでいる場合のエラー率を改善し、シンボルレートが遅れた場合とのバランスも改善した、クロック再生装置、方法を提供するものである。
先ず、本発明の改善の必要性について説明する。図１４は、ＡＰＣＯＰ２５における４値ＦＳＫのアイパターンとシンボル取得タイミングとの関係を図示したものである。なお、この例ではオーバサンプリング周波数を、先の発明における２倍とし、１シンボルに対して１０個のサンプリング値を取得するようにしているが、サンプリング周波数には先の発明と同様であって、３以上であれば、特に限定は無い。
既に説明したように、同期ワードが±１８００Ｈｚしか取らないのに比べて、情報を送信するフレームでは、±１８００Ｈｚと±６００Ｈｚの四つのシンボルが混在して送られ、受信側では閾値を±１２００相当のレベルを設けて、これらの識別をしていることは既に説明したとおりである。
先の発明では、１サンプリング前の検波信号の値と現在のそれとを比較して現在のサンプリングタイミングがナイキスト点に対して進んでいるか遅れているかを判断して、電圧制御発振器の出力周波数を補正するので、サンプリングタイミングの遅れ・進みを正確に検出することができれば、ある程度のずれの範囲で、規定のタイミングに維持する機能を備えている。

しかし、以下に説明するように、サンプリングタイミングが理想状態から進んだ場合と遅れた場合とでは、理想状態に引き戻し得るすれの範囲が異なってくる。以下図面を参照しながら説明する。
図１５はシンボルレート（シンボル取得タイミング）が理想状態から遅れた場合のアイパターンとサンプリングタイミングを示す図である。シンボル取得タイミングが理想状態では、ナイキスト点と、シンボル取得タイミング、この例では１０個のサンプリングタイミングの中央「バッファ５」とが一致しているが、図１５では、ずれていることが分かる。この場合、シンボル取得タイミングが「バッファ５」のままで維持できる範囲は、シンボル取得タイミング「バッファ４」、と「バッファ５」との４値判定結果のシンボル値が変わらない範囲であるから、シンボル取得タイミング「バッファ５」の位置が、閾値を越えない範囲となり、同図１５に示す「Ａ」の範囲となる。この範囲「Ａ」がナイキスト点からシンボルレート偏移の追従可能な範囲となる。
一方、図１６は、逆に、シンボル取得タイミングが進んだ場合のアイパターン図である。この図では前記図１５の場合と比べると、結果的にナイキスト点からシンボルレート偏移の追従可能な範囲は「Ｂ」となる。両者を比べると、図１６に示したように、シンボル取得タイミングが進んだ場合の方が、明らかに追従範囲が狭くなることが分かる。
本発明は、このような事情を改善するものである。

図１は、本発明に係るクロック再生装置の概要ブロック図である。なお、この例に示すブロック図は、機能的なものであり、必ずしもこの例のとおりに限定するものではなく、以下に説明するとおりに機能すればどのような構成でもよい。
この例に示すクロック再生装置２０は、受信した信号を検波して、送信側で搬送信号に重畳された元の信号を検出する検波部２１と、検波信号から周波数の偏移量に応じた４つの信号を出力する４値判定部２２と、該４値判定部の出力信号を一定時間遅延する遅延部２３と、前記４値判定部２２の出力及びそれを一定時間遅延させた遅延部２３の出力の排他的論理積を演算するＸＯＲ演算回路２４と、ＸＯＲ演算回路２４の演算結果をバッファ行列に蓄積し、バッファ列毎の積算値を得る積算部２５と、バッファ行列が満たされる毎に積算部５における積算値を出力するゲート部２６と、ゲート部２６からの積算値信号を３つに切り分ける端子ａ、ｂ、ｃを備えたスイッチ部２７とを備えている。また、前記スイッチ部２７の端子ａには、カウンタアップ部２８と、第２ゲート部２９と、この第２ゲート部２９に閾値を供給する閾値部３０とを含むタイミング進み処理ルートが接続されており、このルートを経て、シンボルタイミング検出部３１に接続されている。また、前記スイッチ部２７の端子ｂは、直接前記シンボルタイミング検出部３１に接続されている。更に、スイッチ部２７の残りの端子ｃには、カウンタダウン部３２と、第３ゲート部３３と、この第３ゲート部３３に閾値を供給する閾値部３４とを含むタイミング遅れ処理ルートが接続されており、このルートを経て、シンボルタイミング検出部３１に接続されている。そして、前記シンボルタイミング検出部３１の出力が前記検波部２１に供給されており、検波のタイミングを補正することによって、タイミングのずれを修正する。

図２は前記図１に示した本発明の実施態様例の制御手順を示したフローチャート図である。この図を参照しつつ本発明の実施態様例を説明する。
図２において、処理を開始すると、先ずクロック再生を行い（ステップ ＳＴ１）、そのときの処理が、シンボルクロックタイミングの変更であるか否かを判定し、シンボルクロックタイミング変更である場合は（ステップ ＳＴ２ ＹＥＳ）、シンボルタイミングの状態を検出する（ステップ ＳＴ３）。
シンボルタイミングの状態検出は、例えば、先の発明に関連して説明したように、前記積算部２５、第１ゲート部２６、シンボルタイミング検出部３１等において、メモリ蓄積したサンプリングデータの、隣接するサンプリング値の比較によって検出される。なお、前記スイッチ２７は、処理スタート時点では端子ｂが選択されて、直接第１ゲート部２５の出力が直接シンボルタイミング検出部３１に供給されている。この検出の結果、シンボルクロックタイミングにずれがあるときは、それが遅れである場合と、進みである場合とによって異なる処理を行う。先ず、ステップＳＴ３において、シンボルクロックに遅れがある場合は（ステップ ＳＴ３、ＳＴ４）、前記図１のスイッチ２７をｃに切り替えて、タイミング遅れ処理ルートを選択する。シンボル取得タイミングに遅れがある場合は、カウンタダウン部３２のカウント値を一つデクリメント（減算）する（ステップ ＳＴ５）。また、そのときのカウント値を第三のゲート部３３において、閾値（しきい値）３４と比較し、閾値と同じ又は越えていれば（ステップ ＳＴ６ ＹＥＳ）、サンプリングタイミングを１クロック分＋１シフトする（ステップ ＳＴ７）とともに、カウンタ値をリセットして一連の処理を終了する（ステップ ＳＴ８）。なお、前記ステップＳＴ６において、カウント値が閾値でない無い場合も、同様に終了する。
一方、前記ステップＳＴ３のシンボルタイミングの状態を検出するステップ ＳＴ３において、シンボルクロックが進んでいる場合は（ステップ ＳＴ３、ＳＴ９）、前記図１のスイッチ２７をａに切り替えて、タイミング進み処理ルートを選択する。シンボル取得タイミングに進みがある場合は、カウンタアップ部２８のカウント値を一つインクリメント（加算）する（ステップ ＳＴ１０）。また、そのときのカウント値を第二のゲート部２９において、閾値３０と比較し、閾値と同じ又は越えていれば（ステップ ＳＴ１１ ＹＥＳ）、サンプリングタイミングを１クロック分−１シフトする（ステップ ＳＴ１２）とともに、カウンタ値をリセットして一連の処理を終了する（ステップ ＳＴ８）。なお、前記ステップＳＴ１１において、カウント値が閾値でない無い場合も、同様に終了する。

図３は以上の処理における、カウンタ動作の様子を示したもので、ステップ ＳＴ４、ＳＴ９において、夫々の判定結果に基づいてカウンタ値を減少・増加させ、カウンタ値が閾値に達した時点で、１サンプリング分クロック周波数の位相を補正する。即ち、図３に示すように、理想的なシンボルタイミングである０レベル線を境にして、上下の閾値の間に位置する限りは、正確なシンボルデータを検知可能であるからクロック周波数の補正は必要でないので、カウンタ値の増減を行うが、カウント値が閾値を越えると、もはや同一のシンボル取得タイミングでは正確なシンボル値を取得できなくなるので、１クロック分シフトする。この結果、図４、図５に示すように、シンボルレートが遅れた場合も進んだ場合も、ナイキスト点とシンボル取得タイミングとの間の幅Ａ、Ｂが同じように広く確保できるので、両者ともバランスがとれたものとなる。
図６は、本発明の効果を示すもので、縦軸はビットエラー率（ＢＥＲ）、横軸はシンボルレートの偏差を周波数（Ｈｚ）で表したものである。同図に破線が従来の方法、実線が本発明の装置、方法によるものであり、この図から明らかなように、本発明の改善効果が著しい。破線においてシンボルレートが進む方向では、急激にビットエラー率が悪化するのは、前記図１６を参照して説明したとおり、シンボル取得タイミング点とナイキスト点との間隔が極めて狭く、正しいサンプリング値を得られる率が著しく低下するからである。これに比べると、本発明では進み側も、遅れ側と同じようにシンボル取得タイミング点とナイキスト点との間隔が広がった結果、ＢＥＲが大幅に改善されていることがわかる。

本発明は以上のように、検波信号を３倍以上の周波数でオーバサンプリングし、夫々のサンプリングタイミングにおけるシンボル取得タイミングの遅れ／進み状態を検出するとともに、その状況に応じてクロック再生用の発振手段の発振周波数を補正したので、同期ワードの検出ができない場合であっても、クロック再生が可能である。また、タイミングの進み側に対しても、遅れ側と同じようにシンボル取得タイミング点とナイキスト点との間隔が広がり、両者バランスがとれたものとなるので、安定したクロック再生装置が得られる。
また、通常のシンボルクロック再生方法では追従できない程度のシンボルレートの偏差に対しても、本発明ではシンボル取得タイミングを可変できることから、十分に追従して正確なクロック信号を再生することが可能となる。
なお、本発明は上述の実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述においては、中央のバッファ列に対応したサンプリングタイミングをシンボルタイミングとしてシンボルクロックを取得するとともに、中央のバッファ列の積算値が最小となるように調整してシンボルクロックを補正するようにしている。すなわち中央のバッファ列を基準としているが、この代わりに、中央以外の所定のバッファ列を基準として、同様にシンボルクロックの取得及び補正を行うようにしてもよい。
また、上述したように、同一出願人は先の発明として説明したクロック再生装置、並びにその方法を既に出願済みであるが、その発明と本発明をと組み合わせたものも本発明に含まれる。
更に、上述においては、デジタル変調信号として４値ＦＳＫ変調信号を用いているが、本発明は、これに限定されことなく、他のいかなるデジタル変調方式によるデジタル変調信号に対しても、適用することができるし、変調方式においても、ＦＳＫに限らず、ＰＳＫ等の他の変調方式であっても、受信信号中にクロック信号が含まれるものに広く適用可能である。

本発明の一実施形態に係るシンボルクロック再生装置の構成を示すブロック図である。 図１の装置の制御例を示すフローチャートである。 本発明における、カウンタの動作を説明するための、シンボルレートの遅れ／進みを示す図である。 シンボルレートが遅れた場合のアイパターン図である。 シンボルレートが進んだ場合のアイパターン図である。 本発明の効果を示すＢＥＲとシンボルレート偏差との関係を示す図である。 従来のクロック再生装置のブロック構成図である。 先の発明にかかるクロック再生装置のブロック構成図である。 先の発明にかかるクロック再生装置のアイパターン図である。 先の発明にかかるクロック再生装置のシンボル値変遷図である。 先の発明にかかるクロック再生装置のバッファ構成図である。 先の発明にかかるクロック再生装置のフローチャートである。 先の発明にかかるクロック再生装置のフローチャートである。 先の発明にかかるクロック再生装置のアイパターン図である。 先の発明にかかるクロック再生装置のアイパターン図である。 先の発明にかかるクロック再生装置のアイパターン図である。

符号の説明

１ 検波部、２、２２、９２ ４値判定部、３、２３、９３、９４、９５、９６、９７ 遅延部、４、２４ ＸＯＲ演算回路、５、２５ 積算部、６、２６、２９、３４ ゲート部、７、３１ シンボルタイミング検出部、２７ スイッチ、２８ カウントアップ部、３０、３４ 閾値部、４１ サンプリングタイミングを示す破線、４２ 閾値を示す破線、４３ シンボル値、４４ ＸＯＲ演算回路の出力値、４５ バッファ列番号、９１ 電圧制御発振回路、９３ クロック遅延部、９４〜９７ 遅延部、９８ 加算部、９９ 減衰部、１００〜１０２ 加算部、１０３ 乗算部、１０４ ゲート部、１０５ ローパスフィルタ。

Claims (9)

1. デジタル変調信号を受信検波し、該検波信号に含まれるクロック信号を抽出して、周波数可変発振手段を制御するクロック再生装置において、
   検波信号をシンボルクロック周波数のｍ（ｍは３以上の整数）倍の周波数によりオーバーサンプリングしてシンボル値を取得するシンボル値取得手段と、
   順次得られる各シンボル値が、１つ前のシンボル値と同一か否かを判断する演算手段と、
   順次求められる各演算値ｎ（ｎは１又は２以上の整数）をバッファメモリに順次保存するバッファ手段と、
   前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出するタイミング検出手段と、
   該タイミング検出手段により検出されたシンボルタイミング検出結果に応じて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする発振周波数補正手段と、を備えたことを特徴とするクロック再生装置。
2. 前記発振周波数補正手段は、
   前記シンボルタイミング検出結果に基づいて、基準のシンボルタイミングとの進み又は遅れの情報を検出するシンボルタイミング判断手段と、
   シンボルタイミングの進み又は遅れの回数を計数するカウント手段と、
   前記カウント手段が計数する進み又は遅れの回数値と予め設定した閾値と比較するカウント値比較手段と、
   前記進み又は遅れの回数値が前記閾値を越えた場合、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする手段と、を備えたことを特徴とする請求項１記載のクロック再生装置。
3. 前記タイミング検出手段は、前記バッファに保存された演算値をバッファの各列毎に積算する積算手段を備え、各列の積算値に基づき、前記シンボルタイミングの検出を行うものであることを特徴とする請求項１又は２に記載のクロック再生装置。
4. デジタル変調信号を受信検波し、該検波信号に含まれるクロック信号を抽出して、周波数可変発振手段を制御するクロック再生方法において、
   検波信号をシンボルクロック周波数のｍ（ｍは３以上の整数）倍の周波数によりオーバーサンプリングしてシンボル値を取得するシンボル値取得処理と、
   順次得られる各シンボル値が、１つ前のシンボル値と同一か否かを判断する演算処理と、
   順次求められる各演算値ｎ（ｎは１又は２以上の整数）をバッファメモリに順次保存するバッファ処理と、
   前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出するタイミング検出処理と、
   該タイミング検出処理により検出された前記シンボルタイミング検出結果に応じて、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする発振周波数補正処理と、を備えたことを特徴とするクロック再生方法。
5. 前記発振周波数補正処理が、
   前記シンボルタイミング検出結果に基づいて、基準のシンボルタイミングとの進み又は遅れの情報を検出するシンボルタイミング判断処理と、
   シンボルタイミングの進み又は遅れの回数を計数するカウント処理と、
   前記カウント処理によって得られた進み又は遅れの回数値と予め設定した閾値と比較するカウント値比較処理と、
   前記進み又は遅れの回数値が前記閾値を越えた場合、シンボルレートの追従範囲を拡張する方向に、前記周波数可変発振手段の発振周波数又は位相を１サンプリングクロック分シフトする処理と、を備えたことを特徴とする請求項４記載のクロック再生方法。
6. 前記タイミング検出処理は、前記バッファに保存された演算値をバッファの各列毎に積算する積算処理を含み、各列の積算値に基づき、前記シンボルタイミングの検出処理を行うものであることを特徴とする請求項４又は５に記載のクロック再生方法。
7. コンピュータを、請求項１乃至３のいずれか一項に記載のクロック再生装置を構成する各手段として機能させることを特徴とするクロック再生プログラム。
8. 請求項４乃至６の何れか一項に記載のクロック再生方法をコンピュータが制御可能にプログラミングしたことを特徴とするデジタル変調信号のクロック再生プログラム。
9. 請求項７又は８記載のクロック再生プログラムをコンピュータが読み取り可能な形式で記録したことを特徴とする記録媒体。

Images