JP2007181016A - 判定タイミング同期回路及び受信回路 - Google Patents
判定タイミング同期回路及び受信回路 Download PDFInfo
- Publication number
- JP2007181016A JP2007181016A JP2005378414A JP2005378414A JP2007181016A JP 2007181016 A JP2007181016 A JP 2007181016A JP 2005378414 A JP2005378414 A JP 2005378414A JP 2005378414 A JP2005378414 A JP 2005378414A JP 2007181016 A JP2007181016 A JP 2007181016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- value
- output
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 87
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 230000000737 periodic effect Effects 0.000 claims abstract description 15
- 108010076504 Protein Sorting Signals Proteins 0.000 description 27
- 238000000605 extraction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 238000013139 quantization Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Near-Field Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】最適な判定タイミングを決定できるようにする。
【解決手段】本発明の判定タイミング同期回路は、入力された受信変調信号の2値化信号と所定の周期信号との論理演算出力を、周期信号の1反転周期内において、所定のタイミングでサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、各デジタルフィルタを通過した各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、各デジタルフィルタを通過した各出力信号値の極性が反転するタイミングを検出する反転タイミング検出手段と、検出された最大差と反転タイミングとに基づいて判定タイミングとして決定する判定タイミング決定手段とを備える。
【選択図】図1
【解決手段】本発明の判定タイミング同期回路は、入力された受信変調信号の2値化信号と所定の周期信号との論理演算出力を、周期信号の1反転周期内において、所定のタイミングでサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、各デジタルフィルタを通過した各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、各デジタルフィルタを通過した各出力信号値の極性が反転するタイミングを検出する反転タイミング検出手段と、検出された最大差と反転タイミングとに基づいて判定タイミングとして決定する判定タイミング決定手段とを備える。
【選択図】図1
Description
本発明は、判定タイミング同期回路及び受信回路に関し、例えば、受信した受信信号の変調速度より速い周波数でオーバーサンプリングされた信号から復調信号を生成する際の最適な判定タイミングを抽出する判定タイミング同期回路及び受信回路に適用し得る。
例えば、2.4GHz帯の無線信号を使用した無線通信システムであるブルートゥース(登録商標)システムのブルートゥース受信機は、上述の2.4GHz帯の無線信号から、1MHzのシンボル送信速度のベースバンド信号を取り出すためのRFIC(Radio Frequency Integrated Circuit)トランシーバや、取り出したベースバンド信号(デジタルシリアル信号)からパケット組み立てを行うベースバンド受信回路などを有する。
ベースバンド信号の送信は、625μs毎のタイムスロット境界から開始され、最初に、4ビット長のプリアンブルが、次に、64ビット長の同期ワードが、最後に可変長のペイロードが送信される。
各ブルートゥース受信機のベースバンド受信回路では、入力された受信信号の変調速度より速い周波数でオーバーサンプリングしていき、受信信号の変調速度に相当するサンプリング数間隔で受信信号を抽出し、予め備えたプリアンブルパターンと比較し、その比較結果(相関値)が所望の期待値以上であることを判断した後に、閾値を超えた値にて最大の相関値となった場所を復調に最適な判定タイミングとして認識するものである。
従来のベースバンド受信回路は、単純に受信したベースバンド信号の立ち上がりエッジ及び又は立ち下がりエッジのみを検出してクロック信号を再生し、そのクロック信号でベースバンド信号をサンプリングして、シンボルを復元していた。
しかしながら、上述した従来のベースバンド受信回路による判定タイミングを認識する方式には、次のような問題がある。
従来の判定タイミング同期回路は、例えば、プリアンブルのシンボル数を「b」とし、1シンボル当りのオーバーサンプリング数を「n」とした場合、シフトレジスタの段数は(b−1)×(n+1)個以上必要となる。そのため、判定タイミングを求めるための回路規模が非常に大きくなるという問題がある。
また、上述したように、従来は、変調速度より速い周波数でオーバーサンプリングして得た信号とプリアンブルパターンとの間の最大の相関値に基づいて、判定タイミングを認識するが、雑音がそれほど大きくない環境で受信信号を受信した場合、最大の相関値が連続的に複数出現し、どの場所が最適なタイミングであるか判らず、単に相関値だけで最適な判定タイミングを認識することが困難な場合がある。
さらに、受信回路における復調の仕組みにもよるが、信号検波器の出力にオフセットが生じ得る。例えば、FSK(Frequency Shift Keying)を採用した場合には周波数オフセットが生じ得、BPSK(Binary Phase Shift Keying)を採用した場合にはDCオフセットが生じ得る。従来は、正しい判定タイミングを得るために判定タイミング同期を行う前に、例えば、AFC(Automatic Frequency Control)等によりオフセットをキャンセルする補正が必要であった。
そのため、上記の課題を解決するために、雑音が大きくない環境でも最適な判定タイミングを認識することができ、回路規模を小さくしながらオフセットに対する耐性も向上させることができる判定タイミング同期回路及び受信回路が求められている。
かかる課題を解決するために、第1の本発明の判定タイミング同期回路は、(1)入力された受信変調信号の2値化信号と所定周期で規則的に繰り返される周期信号とに基づいて論理演算を行う論理演算手段と、(2)論理演算手段からの演算出力を取り込み、周期信号の1反転周期内において、所定のサンプリングタイミングで演算出力をサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、(3)シリアルパラレル変換手段から出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、(4)相関フィルタ手段の各デジタルフィルタを通過した各出力信号値に基づいて、基本的には周期信号の1反転周期内で、各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、(5)相関フィルタ手段の各デジタルフィルタを通過した各出力信号値の極性を判断して、極性が反転するタイミングを検出する反転タイミング検出手段と、(6)最大差検出手段により最大差が検出されたときの、反転タイミング検出手段により検出されたタイミングを判定タイミングとして決定する判定タイミング決定手段とを備えることを特徴とする。
第2の本発明の受信回路は、(1)受信した受信変調信号を2値化する2値化手段と、(2)2値化手段により2値化された受信変調信号の2値化信号に基づいて、判定タイミングを求める判定タイミング同期回路と、(3)判定タイミング同期回路により求められた判定タイミングを用いて、2値化手段からの受信変調信号の2値化信号を復調する復調手段とを備え、判定タイミング同期回路が第1の本発明の判定タイミング同期回路に対応することを特徴とする。
本発明によれば、雑音が大きくない環境でも最適な判定タイミングを認識することができ、回路規模を小さくしながらオフセットに対する耐性も向上させることができる。
(A)第1の実施形態
以下、本発明の判定タイミング同期回路及び受信回路の第1の実施形態を図面を参照しながら詳細に説明する。
以下、本発明の判定タイミング同期回路及び受信回路の第1の実施形態を図面を参照しながら詳細に説明する。
本実施形態は、本発明の判定タイミング同期回路により得られた判定タイミングを利用して、受信した検波信号から復調信号を生成する受信回路を説明する。
(A−1)第1の実施形態の構成
図1は、本実施形態の受信回路の主要な内部構成を示すブロック図である。図1において、本実施形態の受信回路4Aは、信号検波器2、判定タイミング同期部1A、判定部3などを有して構成される。
図1は、本実施形態の受信回路の主要な内部構成を示すブロック図である。図1において、本実施形態の受信回路4Aは、信号検波器2、判定タイミング同期部1A、判定部3などを有して構成される。
信号検波器2は、受信した受信信号を検波し、その検波結果に基づいて2値化した信号を判定タイミング同期部1A及び判定部3に与えるものである。
判定タイミング同期部1Aは、信号検波器2により検波された検波信号を受け取り、その検波信号からプリアンブル信号成分を取り出して、判定タイミングを検出するものである。また、判定タイミング同期部1Aは、検出した判定タイミングを判定部3に与えるものである。
判定部3は、判定タイミング同期部1Aにより検出された判定タイミングに従って、信号検波器2から出力される検波信号を判定し、復調信号に変換するものである。すなわち、判定部3は、判定タイミング同期部1Aからの判定タイミングを再生クロック信号として、検波信号に含まれる同期ワードやデータ等を判定して出力するものである。
また、図1において、判定タイミング同期部1Aは、プリアンブル信号発生器101、論理演算器102、S/P(シリアル/パラレル)変換部103、相関フィルタ部104、ポジション拡張器105、“0”交差点検出器106、最小値抽出部107、最大値抽出部108、差算器109、閾値判定器110、最大差検出器111、“0”交差点ポジション抽出器112などを少なくとも有する。
プリアンブル信号発生器101は、所定の周波数周期で繰り返される周期信号(以下では、これをプリアンブル信号ともいう)を生成し、その生成した周期信号を論理演算器102に与えるものである。このプリアンブル信号発生器101が出力する周期信号は、当該受信装置内の自走タイミングを基準として発生させたものである。そのため、受信信号に含まれるプリアンブルパターンの位相とは必ずしも合っていない。
論理演算器102は、信号検波器2が出力した出力信号(シリアル信号)を受け取ると共に、プリアンブル信号発生器101が出力した周期信号を受け取り、これら信号検波器2の出力信号と周期信号とに基づいて排他的論理和(エクスクルーシブオア(EXOR))相当の演算を行うものである。また、論理演算器102は、排他的論理和の演算結果となる出力をS/P変換部103に与えるものである。なお、論理演算器102は、検波信号と周期信号とを掛け算するものであってもよい。
S/P変換部103は、論理演算器102の出力信号(シリアル信号)を受け取り、シリアルである出力信号をパラレル信号に変換して、変換したパラレル信号を相関フィルタ部104に与えるものである。
ここで、S/P変換部103が変換するパラレル信号の数は、プリアンブル信号反転周期内の、判定タイミングを決定するために必要なサンプリングタイミングの数に相当する。すなわち、S/P変換部103は、プリアンブル反転周期内で受信信号のシンボル変調速度のn(nは2以上の整数)倍の周波数でサンプリングし、そのサンプリング値をパラレル信号の値として出力する。
図2は、信号検波器2の出力信号とプリアンブル信号発生器101の出力信号との関係を示す図である。図2に示すように、S/P変換部103には、信号検波器2の出力信号(図2の(A))と、プリアンブル信号発生器101の出力信号(図2の(B))との排他的論理和による出力が入力する(図2の(C))。
S/P変換部103では、プリアンブル信号反転周期内で所定のサンプリング数(図2の(D)に示すように、ここではn回)の周期でサンプリングし、その結果をパラレル信号として出力する。すなわち、受信した受信信号のシンボル変調速度のn倍の周波数でサンプリングした出力とする。そのため、S/P変換部103が出力するパラレル信号のパラレル数は、プリアンブル信号反転周期内でのサンプリングタイミングの数となる。
ここで、プリアンブル信号反転周期は、例えばFSKやBPSK等、1シンボル当たりの情報量が1ビットとなるプリアンブル信号列において、例えば{・・0、1、0、1、0、1、・・}のような0と1の繰り返しである場合は1シンボルがプリアンブル信号反転周期であり、また例えば{・・0、0、1、1、0、0、1、1、0、0、・・}のような2回ずつ0と1が繰り返し出現する場合は2シンボルがプリアンブル信号反転周期である。なお、1シンボルあたりの情報量が2ビット以上となるプリアンブルにおいても信号検波器出力の信号反転周期が1シンボル若しくは複数シンボルを基準に繰り返すものであった場合は、同様に扱うことができる。
相関フィルタ部104は、S/P変換部103が出力した各パラレル信号の値のそれぞれに基づいて、相関検出用信号を生成する相関フィルタである。
相関フィルタ部104は、図1に示すように、パラレル信号の数に応じた数のデジタルLPF(ローパスフィルタ)1041〜104nを有している。各デジタルLPF1041〜104nは、S/P変換部103と接続し、S/P変換部103が出力した各パラレル信号値をそれぞれ別々に取り入れてフィルタ処理を行う。
図3は、各デジタルLPF1041〜104nが出力する出力信号列の値に基づいて形成した出力状態、すなわち相関フィルタ部104から出力されるパラレルな信号値を並べて形成した出力値変化を図示している。
図3(A)は雑音がないと場合の相関フィルタ部104の出力を示し、図3の(B)は雑音がある場合の相関フィルタ部104の出力を示す。
“0”交差点検出器106は、相関フィルタ部104からの出力値に基づいて、値の極性がプラスとマイナスに反転するタイミングを示す“0”を通過するサンプリングタイミングを検出するものである。
ポジション拡張器105は、相関フィルタ部104からの各出力信号値を受け取ると、その出力信号値(すなわち、サンプリングタイミングP1〜Pnでサンプリングしたサンプリング値)を保持するものである。
また、ポジション拡張器105は、あるプリアンブル反転周期の出力信号値に対して、そのプリアンブル反転周期と相前後に連続するタイミングで保持している出力信号値を追加して、当該プリアンブル反転周期が示す区間を拡張するものである。なお、ポジション拡張器105は、あるプリアンブル反転周期の前方を拡張しても良いし、後方側を拡張しても良いし、又は双方を拡張しても良い。
これにより、1シンボル長(プリアンブル信号反転周期の1周期分)の直前及び又は直後のサンプリング値(出力信号値)を含むプリアンブル信号成分を取り出すことができる。
最小値抽出部107は、ポジション拡張器105から出力される出力信号列の値を取り込み、その出力信号列の値のうち相関の最小となる相関値(最小値)を抽出するものである。
最大値抽出部108は、ポジション拡張器105から出力される出力信号列の値を取り込み、その出力信号列の値のうち相関が最大となる相関値(最大値)を抽出するものである。
なお、最小値抽出部107及び最大値抽出部108は、共有可能な演算を有するので1構成としても良い。
ここで、ポジション拡張器105が、相関フィルタ部104からの出力区間を拡張した場合の信号列の値を、相関フィルタ部104からの出力を用いて示すと次式のように示すことができる。
Pout={−Pin(n−lp),−Pin(n−lp+1),・・,−Pin(n),P(1),P(2),・・,P(n−1),P(n),−P(n),−P(1),−P(2),・・-P(ep−1),-P(ep)} (1)
Pout;ポジション拡張器105から出力される出力信号列の値
Pin(k);判定タイミングPkに対応する相関フィルタ内のデジタルLPF出力信号の値
lp;相関フィルタ出力の信号列の前側に拡張される列数
ep;相関フィルタ出力の信号列の後側に拡張される列数
このように、相関フィルタ部104から出力される出力区間の信号列の値{p(1),p(2),…,p(n)}は、ポジション拡張器105により前後のサンプリング値(出力信号値)が拡張される。
Pout;ポジション拡張器105から出力される出力信号列の値
Pin(k);判定タイミングPkに対応する相関フィルタ内のデジタルLPF出力信号の値
lp;相関フィルタ出力の信号列の前側に拡張される列数
ep;相関フィルタ出力の信号列の後側に拡張される列数
このように、相関フィルタ部104から出力される出力区間の信号列の値{p(1),p(2),…,p(n)}は、ポジション拡張器105により前後のサンプリング値(出力信号値)が拡張される。
差算器109は、最小値抽出部107により抽出された出力信号列の最小値と、最大値抽出部108により抽出された出力信号列の最大値とを受け取り、それら最小値と最大値との差を求めるものである。また、差算器109は、求めた最小値と最大値との差を閾値判定器110及び最大差検出器111に与えるものである。
閾値判定器110は、差算器109により求められた最大値と最小値との差を受け取り、最大値と最小値との差と予め用意された閾値とを比較し、最大値と最小値との差が閾値以上である場合、所望の値以上となったこと示す出力を最大差検出器111に与えるものである。ここで、最大値と最小値との差が閾値以上である場合、本実施形態ではプリアンブル受信であるものとする。
なお、予め設定する閾値は雑音を考慮し、ある程度低くしておくことが望ましい。これにより、雑音が少ない良好な受信信号が得られた場合、閾値を超えることを示す出力が複数シンボルにまたがり連続して送出させることができる。
最大差検出器111は、閾値判定器110から閾値以上となったことを示す出力を連続的に受けている間に、差算器109から最大値と最小値との差を示す信号とを受け取り、前回のサンプリングタイミングでの差と今回のサンプリングタイミングでの差とを順次比較していき、最大差となるサンプリングタイミングを検出するものである。
これにより、連続して生じるプリアンブル受信期間で、差算器109の出力が最も大きい時点のシンボルを特定することができ、この最も出力が大きい時点とは、プリアンブルパターンとの相関が最も大きいときと言い換えることができる。
“0”交差点ポジション抽出部112は、“0”交差点検出器106が検出した“0”を通過するサンプリングタイミングを受け取ると共に、最大差検出器111が検出した最大差を示すサンプリングタイミングを受け取り、信号値の極性の反転を示す“0”を通過するサンプリングタイミングを保持するものである。
最大差検出器111からの出力は、プリアンブル受信を示し始めたときから差算器109の信号出力が増加する毎に“0”交差点ポジション抽出部出力のサンプリングタイミングを更新させる信号と言える。
判定部3は、“0”交差点ポジショシ抽出部112からの出力信号を受け取り、“0”を通過するサンプリングタイミングを示す値に復調するための最適なサンプリングタイミング分のタイミング差を加え、その加えた値によるサンプリングタイミングに従って、信号検波器2からの検波信号を判定して復調信号にし、出力するものである。
(A−2)第1の実施形態の動作
次に、本実施形態の判定タイミング回路の動作を図面を参照して説明する。
次に、本実施形態の判定タイミング回路の動作を図面を参照して説明する。
信号検波器2により検波された2値化された信号は、判定タイミング回路部1A及び判定部3に与えられる。
図1において、信号検波器2からの検波信号が判定タイミング回路部1Aに与えられると、検波信号は論理演算部102に与えられる。そして、論理演算部102において、検波信号はプリアンブル信号発生器101からの周期信号と排他的論理和がなされ、その出力がS/P変換部103に与えられる。
S/P変換部103では、プリアンブル信号反転周期内で判定タイミングを検出するためのサンプリング数と同等の数のパラレル信号に変換され、各パラレル信号の値は相関フィルタ部104に出力される。
相関フィルタ部104では、パラレル信号の数に応じた数のデジタルLPF1041〜104nを有しており、各パラレル信号の値が各デジタルLPF1041〜104nにそれぞれ与えられ、相関検出用信号としてポジション拡張器105及び“0”交差点検出器106に出力される。
なお、信号検波器2の出力にオフセットが生じていても、本実施形態の相関フィルタ部104を通すことで、オフセットがキャンセルされ、オフセットによる影響を抑えることができる。これについて図4及び図5を参照して説明する。
図4において、プリアンブル信号成分を含む受信信号にオフセットが含まれている場合、雑音の影響が非常に小さかったとしても、信号検波器出力は、「0」と「1」の出力間隔が同一ではなく、どちらか一方の占有時間が増えることとなる(図4(A)参照)。なお、雑音がなくオフセットもない理想的な受信信号の場合、「0」と「1」との出力間隔が同一デューティー50になる。
この場合、S/P変換器103への入力は、プリアンブル信号発生器101からの出力信号が「0」の場合と「1」の場合とで、「1」及び「0」の間隔が異なるものとなる(図4(B)及び(C)参照)。
また、「1」及び「0」の入力間隔が異なるため、S/P変換器103の出力間隔は、図5に示すように異なる。
図5(A)は、図4(B)のプリアンブル発生器101からの出力信号が「0」の場合にS/P変換器103から出力される信号を示す。この場合、オフセットがない場合の0交差点の位置(図5(C)参照)が、オフセットの分だけシフトし、「1」及び「0」の出力間隔割合が一定量だけ変化する。
一方、図5(B)は、図4(B)のプリアンブル発生器101からの出力信号が「1」の場合に、S/P変換器103から出力される信号を示す。この場合、オフセットがない場合の0交差点の位置(図5(C)参照)が、オフセットの分だけ図5(A)の方向とは逆方向にシフトし、「1」及び「0」の出力間隔割合が一定量だけ変化する。
実際には雑音の影響を受けるが、相関フィルタ部104により入力が平均化され、相関フィルタ部104出力ではオフセットによる一定量の変化は打ち消しあい、結果オフセットの影響を抑えることができる。
プリアンブルシンボル数を「b」、1シンボルあたりのオーバーサンプリング数を「n」とした場合、従来ではシフトレジスタの段数が(b−1)×(n+1)以上必要となり回路規模が非常に大きくなってしまったが、本実施形態では、IIRフィルタで構成する場合、レジスタの数がn個あればよく、回路を小さくすることができる。これらによって、従来より回路規模を小さくしながらオフセットに対する耐性も向上させることができる。
図1に戻り、相関フィルタ部104からの出力が“0”交差点検出器106に与えられると、“0”交差点検出器106により、プラスとマイナスの極性が反転する位置である“0”交差点が検出される。
ここで、“0”交差点検出器106による“0”交差点の検出方法は、図6に示すように、まず、“0”交差点検出器106の入力となる相関フィルタ出力の極性を判定し、サンプリングタイミングP1〜Pn毎に極性結果を得る(図6(A)及び(B))。次に、連続するサンプリングタイミングPmとPm+1の極性を比較していき、極性が異なったときに、サンプリングタイミングPmにフラグを立てる。これにより、サンプリングタイミングPmの位置を0交差点として検出することができる。なお、サンプリングタイミングPnに関しては、サンプリングタイミングPnと極性を反転させたサンプリングタイミングP1にて同様の比較を行う。
また、相関フィルタ部104からの出力がポジション拡張器105に与えられると、ポジション拡張器105は、相関フィルタ部104から出力されるパラレル信号の数を、プリアンブル信号反転周期の1回分に相当する以上の数に拡張し、相関値の最大値及び最小値を検出する範囲をプリアンブル信号の1シンボル長以上に拡張する。
そして、ポジション拡張器105により拡張された信号列の値は、最小値抽出部107及び最大値抽出部108に出力され、最小値抽出部107及び最大値抽出部108により、最小値及び最大値が求められる。
図7は、ポジション拡張器105により拡張された信号列とその最小値及び最大値との関係を示す図である。
図7(A)では、相関フィルタ部104から出力される信号列(1シンボル長)は、おおよそその信号列の中心付近に0交差点(相関値の極性がマイナスからプラスに反転する場所)を有している。従って、この場合、相関フィルタ部104からの出力信号列から適した最小の相関値と最大の相関値を得ることができる。
一方、図7(B)では、0交差点が相関フィルタ部104からの出力信号列の先頭付近に出現している。そのため、この場合には、0交差点での相関値、すなわち「0」が最小の相関値となり、適した最小値を得ることができない。
そこで、本実施形態は、図7(C)に示すように、ポジション拡張器105が出力信号列を拡張することで、プリアンブル信号反転周期(1シンボル長)+αの時間幅の出力信号列で、適した最小値及び最大値を検出させることができる。
最小値抽出部107及び最大値抽出部108により最小値及び最大値が抽出されると、差算器109により、最小値と最大値との差が求められ、その差が閾値判定器110に与えられる。
閾値判定器110では、最大値と最小値との差が閾値以上である場合にのみ、閾値以上となったこと示す出力(プリアンブル信号の受信であることを示す出力)が最大差検出器111に与えられる。
閾値判定器110に閾値以上となったことを示す出力が最大差検出器111に与えられると、差算器109から最大値と最小値との差を入力し、閾値以上となったことを示す出力が連続的与えられている間に、最大値と最小値との差が最大となる位置を検出する。
最大差検出器111により最大差が検出されると、そのサンプリングタイミングが“0”交差点ポジション抽出部112に与えられる。また、“0”交差点ポジション抽出部112には、“0”交差点検出部106により検出された“0”交差点のサンプリングタイミングが与えられ“0”を通過するサンプリングタイミングを保持する。
そして、判定部3は、“0”交差点ポジショシ抽出部112からの出力信号を受け取り、“0”を通過するサンプリングタイミングを示す値に復調するための最適なサンプリングタイミング分のタイミング差を加え、その加えた値によるサンプリングタイミングに従って、信号検波器2からの検波信号を判定して復調信号にし、出力する。
(A−3)第1の実施形態の効果
以上のように、本実施形態によれば、相関フィルタ部104がS/P変換器103にそれぞれ接続デジタルLPF1041〜104nを有するものとしたので、従来に比べて回路規模を小さくすることができる。
以上のように、本実施形態によれば、相関フィルタ部104がS/P変換器103にそれぞれ接続デジタルLPF1041〜104nを有するものとしたので、従来に比べて回路規模を小さくすることができる。
また、本実施形態によれば、相関フィルタ出力の最大値と最小値との差が最大となるタイミングを判定タイミングとすることしたので、例えば雑音が少ない環境での受信信号に対しても最適な判定タイミングを求めることができる。
さらに、本実施形態によれば、相関フィルタ部104がサンプリングタイミング全域に対して入力を平均化することにより、オフセットによる一定量の変化を相殺することができ、オフセットによる影響を抑えることができる。
(B)第2の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第2の実施形態を図面を参照しながら説明する。
次に、本発明の判定タイミング同期回路及び受信回路の第2の実施形態を図面を参照しながら説明する。
図8は、第2の実施形態の受信回路4Bの主要な内部構成を示すブロック図である。
第2の実施形態の構成が第1の実施形態の構成と異なる点は、第2の実施形態の判定タイミング同期部1Bが相関フィルタ部104から出力されるサンプリングタイミング間の値を補間する補間器113を備える点である。
それ以外の構成要件は第1の実施形態に対応するため、図8では図1に対応する符号を付して示している。また、以下では、第2の実施形態の特徴である補間器113について詳細に説明するが、それ以外の構成要件については第1の実施形態で既に説明しているので詳細な説明は省略する。
補間器113は、相関フィルタ部104が有する各デジタルLPF1041〜104nから出力信号列の値を受け取り、各出力信号の間に補間値を補間し、補間した信号列の値を“0”交差点検出器106に与えるものである。
ここで、第1の実施形態で説明したように、相関フィルタ部104の各デジタルLPF1041〜104nから出力される信号列の数は、S/P変換器103から出力されるパラレル信号の数であり、更にこのパラレル信号の数は、プリアンブル信号反転周期内で判定タイミングを検出するためのサンプリングタイミングの数である。
そこで、本実施形態の補間器113は、各デジタルLPF1041〜104nからの出力信号間、すなわち、サンプリングタイミング間に値を補間する。
これにより、判定タイミング同期に必要な判定タイミングの分解能を、S/P変換器103から出力されるパラレル信号数により決定される分解能より細かくすることができる。
なお、一般に、判定タイミングの分解能をS/P変換器103からのパラレル数より細かくしようとする場合、相関フィルタ部104が有するデジタルLPFの数を増やすことが考えられる。
しかし、本実施形態のように、相関フィルタ部104と“0”交差点検出器106との間に補間器113を備え、補間器113が値を補間することにより、デジタルLPFの数を増やすことなく、より細かい分解能で判定タイミングを見つけることができる。
図9は、補間器113による補間処理を示すイメージ図である。図9(A)は相関フィルタ部104からの出力信号列の値(白抜き丸)であり、図9(B)は補間器113により補間した値(黒丸)を含む補間後の信号の値である。
また、補間器113による値の補間方法は、特に限定されず種々の方法を適用することができるが、例えば、補間器113は、相関フィルタ部104からの出力信号間の中間(すなわち、サンプリングタイミングの間隔の中間)に、相関フィルタ部104からの連続する2個の出力信号の値に基づく中間値を補間する方法が考えられる。
また、補間器113は、中間値を求める際に、いずれかの出力信号の値に対して重み付けをした中間値(重み付け平均値)を補間するようにしても良い。また、図9では、2個の出力信号間の値に1個の値を補間する場合を示すが、2個以上の値を補間するようにしても良い。
以上のように、第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
また、第2の実施形態によれば、相関フィルタ部104と“0”交差点検出器106との間に補間器113を備えることにより、相関フィルタ部104のデジタルLPF1041〜104nの数を増やすことなく、判定タイミング同期に必要な分解能をより細かくすることができる。その結果、より最適な判定タイミングを見つけることができる。
(C)第3の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第3の実施形態を図面を参照しながら説明する。
次に、本発明の判定タイミング同期回路及び受信回路の第3の実施形態を図面を参照しながら説明する。
図10は、第3の実施形態の受信回路4Cの主要な内部構成を示すブロック図である。
第3の実施形態が第1の実施形態と異なる点は、第3の実施形態の判定タイミング同期部1Cが、S/P変換部103と相関フィルタ部104との間に、モード切替器114、間引器115、窓変換器116を備える点である。
それ以外の構成要件は第1の実施形態に対応するため、図10では図1に対応する符号を付して示している。また、以下では、第3の実施形態の特徴である構成について詳細に説明するが、それ以外の構成要件については第1の実施形態で既に説明しているので詳細な説明は省略する。
モード切替器114は、図示しない制御部から制御信号を受け取り、その制御信号に従って判定タイミングを決定するために必要なサンプリングタイミングの間隔を切り替えるものである。
本実施形態では、モード切替器114が、サンプリングタイミングが異なる複数の動作モードを予め用意しておき、図示しない制御部からの制御信号に従って動作モードを切り替えるようにする。
この動作モードには、プリアンブル信号反転周期内で判定タイミングを決定するためのサンプリングタイミング数より少ないサンプリングタイミング数で相関処理を行わせる動作モード(これを荒い量子化と呼ぶ)や、プリアンブル信号反転周期内の特定の部分的な期間で、プリアンブル信号反転周期内で判定タイミングを決定するためのサンプリングタイミング数より以上のサンプリングタイミング数で相関処理を行わせる動作モード(これを細かい量子化と呼ぶ)とする。
モード切替器14は、荒い量子化の動作モードを行う場合、間引器115に対して動作指示を行い、細かい量子化の動作モードを行う場合、窓変換器116に対して動作指示を行う。
間引器115は、荒い量子化の動作モードの場合にモード切替器114からの指示を受けて、プリアンブル信号反転周期内におけるS/P変換器103からのパラレル信号数のうち、等間隔のパラレル信号となるように、パラレル信号を間引くものである。また、間引器115は、間引いた結果残ったパラレル信号の値を相関フィルタ部104に与えるものである。
図11は、間引器115及び窓変換器116の処理を示すイメージ図であり、図11(B)が間引器115によるパラレル信号の間引き処理を示す。
図11(B)では、間引器115は、S/P変換器103から出力されるプリアンブル信号反転周期内のパラレル信号のうち、3個おきのパラレル信号を抽出し、それ以外のパラレル信号を差し引き、残りのパラレル信号の値を出力する。例えば、図11(A)のようなサンプリングタイミングについては、サンプリングタイミングP3、P6、P9、…を抽出するようにする。このようにして、プリアンブル信号反転周期内で等間隔の所定サンプリングタイミング数に相当する数のパラレル信号を抽出し、その信号値を出力する。
窓変換器116は、細かい量子化の動作モードの場合にモード切替器114からの指示を受けて、プリアンブル信号反転周期内の特定のサンプリングタイミング位置を中心とする部分的な期間で、判定タイミングを決定するサンプリングタイミング以上のサンプリングタイミングさせるものである。
図11(C)は、窓変換器116による処理を示すイメージ図であり、モード切替器114からの指示による特定のサンプリングタイミング(図11(C)では、サンプリングタイミングP18とする)を中心とする所定の期間で、判定タイミングを決定するサンプリングタイミングに戻すようにする。
なお、中心とするサンプリングタイミングは、例えば、前回の判定タイミング同期(疎調同期)により得たポジション(タイミング)を反映させることができる。また、部分的な期間の設定は、予め設定することができ、例えば、中心サンプリングタイミングを中心とした、前3個のサンプリングタイミングと後4個のサンプリングタイミングを部分的な期間として設定できる。
以上のように、第3の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
また、第3の実施形態によれば、プリアンブル信号反転周期全域に対して、予め荒い量子化精度でおおよその判定タイミングを抽出し、その後細かい量子化性で部分的に判定タイミングを抽出するようにすることで、相関フィルタ部104が持たねばならないデジタルLPFの数を増やすことなく、より細かい分解能で判定タイミングを見つけることができる。また、判定タイミング同期部1Cの処理負荷を軽減させることができる。
(D)第4の実施形態
以下、本発明の判定タイミング同期回路及び受信回路の第4の実施形態を図面を参照しながら説明する。
以下、本発明の判定タイミング同期回路及び受信回路の第4の実施形態を図面を参照しながら説明する。
上述した第1〜第3の実施形態では、プリアンブルパターンとの相関値が最大となるサンプリングタイミングを判定タイミングとして決定する場合を示した。
これに対して、第4の実施形態では、プリアンブルパターンとの相関値に加え、プリアンブルパターンを正しく受けたタイミングでユニークワード(UW)を検出し、その検出により得たサンプリングタイミングを判定タイミングとして決定するものである。
図12は、第4の実施形態の受信回路4Dの主要な内部構成を示すブロック図である。図12に示すように、第4の実施形態の受信回路4Dは、信号検波器2、判定タイミング同期部1A、判定部3D、UW検出部5を有して構成される。
なお、図12では、判定タイミング同期部として第1の実施形態のものを示しているが、これに限定されず、第2及び第3の実施形態の判定タイミング同期部1B及び1Cを適用してもよい。
また、図12では、第1の実施形態で既に説明した構成要件と対応する構成要件については、図1に対応する符号を付して示している。また、以下では、第4の実施形態の特徴であるUW検出部5と判定部3Dについて詳細に説明するが、それ以外の構成要件については第1の実施形態で既に説明しているので詳細な説明は省略する。
UW検出部5は、閾値判定部110からプリアンブル信号との相関値の最大値と最小値との差が閾値以上となった旨を示す出力を受け入れ、これを起動条件とする。
また、UW検出部5は、判定部3Dにより復調された復調信号を受け取り、その復調信号と予め用意されたユニークワード相当の信号列とを比較し、一致した場合に、受信フレーム(若しくは受信パケット)の到来及びその受信フレームの先頭を検出するものである。また、UW検出部5は、予め有するユニークワード相当の信号列との一致を検出すると、検出したタイミングを判定部3Dに与えるものである。
判定部3Dは、第1の実施形態と同様に、判定タイミング同期部1Aからの出力に基づいて検波信号を復調するものである。また、判定部3Dは、復調した復調信号をUW検出部5に与える。
また、判定部3Dは、“0”交差点ポジション検出部112から出力された、ユニークワードのシンボル数に相当する出力信号を保持しておく。そして、UW検出部5からユニークワードの検出に伴うタイミングを受け取ると、判定部3Dは、保持している出力信号のうち、そのタイミングに相当する出力信号の位置からユニークワードのシンボル数分だけ前に遡った出力信号の位置を判定タイミングとして決定し、復調処理を行う。
図13は、送信側から送出されるフレーム若しくはパケットの構造を示す。図13に示すように、フレームは、最初はプリアンブルパターンを有し、その後ユニークワードを有し、最後にデータを有して構成される。
一般に、判定タイミングの同期方法では、プリアンブルパターンとの相関により判定タイミングを求めるが、本実施形態では、ユニークワードとの一致も考慮した上で判定タイミングを求める。
なお、例えば、プリアンブルパターンとユニークワードとの間に、他の情報若しくは無送信が含まれる場合も考えられる。この場合、UW検出部5及び判定部3Dは、他の情報の期間若しくは無送信期間を考慮し、この期間でのユニークワードの一致確認を行わず、上記期間が経過後にユニークワードの一致確認を行うようにする。これにより、図13に示す構造でないフレームに対しても同様に対応することができる。
以上のように、第4の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
また、第4の実施形態によれば、ユニークワードの検出タイミングを用いることで、単にプリアンブルパターンとの相関値の高低だけでなく、実際にプリアンブルパターンが存在しているタイミングを正確に見つけた上で判定タイミングを決定することができ、より信頼性の高い判定タイミングを得ることができる。
(E)第5の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第5の実施形態を図面を参照しながら説明する。
次に、本発明の判定タイミング同期回路及び受信回路の第5の実施形態を図面を参照しながら説明する。
第5の実施形態は、“0”交差点検出器106における“0”交差点の検出方法に関する。
従って、上述した第1〜第4の実施形態で説明したすべての“0”交差点検出器106に、第5の実施形態で説明する方法を適用することができる。
図14は、第5の実施形態の“0”交差点検出器106による“0”交差点の検出処理を示すイメージ図である。
まず、“0”交差点検出器106は、相関フィルタ部104からの出力信号列を受けると(図14(A))、各出力信号の極性を判定し、サンプリングタイミングP1〜Pnに対応した極性結果を得る(図14(B))。
その後、“0”交差点検出器106は、相関フィルタ部104からの出力の絶対値を求める(図14(C))。
そして、“0”交差点検出器106は、サンプリングタイミングPmとPm+1の極性を比較し、極性が異なった場合は、サンプリングタイミングPmとPm+1に相当する絶対値を比較し、絶対値の小さいサンプルタイミングにフラグを立てる(図14(D))。
Pnに関しては、Pnと、極性を反転させたP1にて同様の比較を行う。
なお、本実施形態では、“0”交差点検出器106が出力の極性を絶対値するものとして説明したが、連続するサンプリングタイミングでの極性の変化点を認識することができれば、例えば極性を2乗して、“0”交差点を検出しても良い。
(F)他の実施形態
上述した第1〜第5の実施形態における“0”交差点検出器106は、各デジタルLPF1041〜104nから出力される出力信号値の最大値及び最小値の中間点を“0”交差点として処理しても良い。
上述した第1〜第5の実施形態における“0”交差点検出器106は、各デジタルLPF1041〜104nから出力される出力信号値の最大値及び最小値の中間点を“0”交差点として処理しても良い。
また、上述した第1〜第5の実施形態の“0”交差点検出器106は、サンプリングタイミングに相当する別々のデジタルLPF1041〜104nから得られた各出力信号の値において、それらの値の極性を判定し、隣り合うサンプリングタイミンクで極性が異なるものを見つけ、先の時間位置となるサンプリングタイミング若しくは後の時間位置となるサンプリングタイミングのどちらか一方を選択するようにしてもよい。
さらに、上述した第1〜第5の実施形態の“0”交差点検出器106は、受信側の独自のタイミングにて発生したプリアンブル信号の値が変化する周期に該当するサンプリングタイミングのうち、時間位置が端となるものに関して、デジタルフィルタの取り得る最大値及び最小値の中間値となる値を0点とし、逆の端の極性を反転させ、それら2つの値の極性を判定し、極性が異なる場合は先の時間位置となるサンプリングタイミング若しくは後の時間位置となるサンプリングタイミングのどちらか一方を選択するようにしても良い。
また、上述した第1〜第5の実施形態の“0”交差点検出器106は、デジタルLPF1041〜104nの取り得る最大値及び最小値の中間値となる値を0点とし、サンプリングタイミングに相当する別々のデジタルフィルタから得られた各信号の値において、それらの値の極性及び絶対値を求め、隣り合うサンプリングタイミングで極性が異なるものを見つけ、それら2つのサンプリングタイミングに該当するデジタルフィルタ出力の絶対値を比較し、小さいほうのサンプリングタイミングを選択するようにしてもよい。
さらに、上述した第1〜第5の実施形態の“0”交差点検出器106は、受信側の独自のタイミングにて発生したプリアンブル信号の値が変化する周期に該当するサンプリングタイミングのうち、時間位置が端となるものに関して、デジタルフィルタの取り得る最大値及び最小値の中間値となる値を0点とし、逆の端の極性を反転させ、それら2つの値の極性及び絶対値を求め、隣り合うサンプリングタイミングで極性が異なるものを見つけ、それら2つのサンプリングタイミングに該当するデジタルフィルタ出力の絶対値を比較し、小さいほうのサンプリングタイミングを選択するようにしてもよい。
1A〜1D…判定タイミング同期部、2…信号検波器、3及び3D…判定部、4A〜4D…受信回路、5…UW検出器、101…プリアンブル信号発生器、102…論理演算器、103…S/P(シリアル/パラレル)変換部、104…相関フィルタ部、105…ポジション拡張器、106…“0”交差点検出器、107…最小値抽出部、108…最大値抽出部、109…差算器、110…閾値判定器、111…最大差検出器、112…“0”交差点ポジション抽出器、113…補間器、114…モード切替器、115…間引器、116…窓変換器。
Claims (11)
- 入力された受信変調信号の2値化信号と所定周期で規則的に繰り返される周期信号とに基づいて論理演算を行う論理演算手段と、
上記論理演算手段からの演算出力を取り込み、上記周期信号の1反転周期内において、所定のサンプリングタイミングで上記演算出力をサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、
上記シリアルパラレル変換手段から出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、
上記相関フィルタ手段の上記各デジタルフィルタを通過した各出力信号値に基づいて、基本的には上記周期信号の1反転周期内で、上記各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、
上記相関フィルタ手段の上記各デジタルフィルタを通過した上記各出力信号値の極性を判断して、極性が反転するタイミングを検出する反転タイミング検出手段と、
上記最大差検出手段により上記最大差が検出されたときの、上記反転タイミング検出手段により検出されたタイミングを判定タイミングとして決定する判定タイミング決定手段と
を備えることを特徴とする判定タイミング同期回路。 - 上記最大差検出手段が、上記各デジタルフィルタからの上記各出力信号値を保持し、上記最大差を検出するための基本周期を拡張する周期拡張部を有することを特徴とする請求項1に記載の判定タイミング同期回路。
- 上記反転タイミング検出手段が、上記各デジタルフィルタからの上記各出力信号値に基づいて、それら各出力信号間に中間的な値を補間する補間部を有し、補間された値を含む値の極性に基づいて極性反転のタイミングを検出することを特徴とする請求項1又は2に記載の判定タイミング同期回路。
- 上記シリアルパラレル変換手段から出力される1反転周期内の上記各パラレル信号値に基づいて、パラレル信号間隔を等間隔に保持しつつ、上記パラレル信号値数を調整し、調整した数の上記パラレル信号値を上記相関フィルタ手段に与える同期精度調整手段を備えることを特徴とする請求項1〜3のいずれかに記載の判定タイミング同期回路。
- 上記同期精度調整手段が、上記パラレル信号間隔を広くなるように上記パラレル信号値を等間隔で間引くことを特徴とする請求項4に記載の判定タイミング同期回路。
- 上記同期精度調整手段が、信号間隔を広く調整されている上記パラレル信号間隔に対して、1反転周期内の特定な部分的期間に、受け入れた上記各パラレル信号値を追加して上記パラレル信号間隔を狭くすることを特徴とする請求項5に記載の判定タイミング同期回路。
- 上記判定タイミング決定手段により決定された判定タイミングを用いて、復調された上記受信変調信号の2値化信号の復調信号を取り入れ、予め用意されたワードパターンとの比較によりワードを検出し、そのワード検出に基づいて半値地タイミングを決定させるワード検出手段を備えることを特徴とする請求項1〜6のいずれかに記載の判定タイミング同期回路。
- 上記反転タイミング検出手段が、上記各デジタルフィルタから出力される上記各出力信号値の最大値と最小値との中間値を示す位置を反転するタイミングとみなすことを特徴とする請求項1〜7のいずれかに記載の判定タイミング同期回路。
- 上記反転タイミング検出手段が、上記各デジタルフィルタから出力される上記各出力信号値の極性が反転したタイミングの前後に近似するタイミングを反転するタイミングとみなすことを特徴とする請求項1〜7のいずれかに記載の判定タイミング同期回路。
- 上記反転タイミング検出手段が、上記デジタルフィルタから出力される上記各出力信号値の大きさの比較により反転するタイミングを検出することを特徴とする請求項1〜9のいずれかに記載の判定タイミング同期回路。
- 受信した受信変調信号を2値化する2値化手段と、
上記2値化手段により2値化された上記受信変調信号の2値化信号に基づいて、判定タイミングを求める判定タイミング同期回路と、
上記判定タイミング同期回路により求められた上記判定タイミングを用いて、上記2値化手段からの上記受信変調信号の2値化信号を復調する復調手段と
を備え、
上記判定タイミング同期回路が請求項1〜10のいずれかに記載の判定タイミング同期回路に対応することを特徴とする受信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378414A JP2007181016A (ja) | 2005-12-28 | 2005-12-28 | 判定タイミング同期回路及び受信回路 |
US11/606,999 US7738614B2 (en) | 2005-12-28 | 2006-12-01 | Decision timing synchronous circuit and receiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378414A JP2007181016A (ja) | 2005-12-28 | 2005-12-28 | 判定タイミング同期回路及び受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007181016A true JP2007181016A (ja) | 2007-07-12 |
Family
ID=38193729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005378414A Pending JP2007181016A (ja) | 2005-12-28 | 2005-12-28 | 判定タイミング同期回路及び受信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7738614B2 (ja) |
JP (1) | JP2007181016A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2015121A2 (en) | 2007-07-10 | 2009-01-14 | Fujinon Corporation | Imaging lens, camera module and imaging apparatus |
WO2010013512A1 (ja) * | 2008-07-31 | 2010-02-04 | アイコム株式会社 | クロック再生回路およびそれを用いた受信機 |
US8391815B2 (en) | 2009-11-27 | 2013-03-05 | International Business Machines Corporation | Radio receiver, radio communication system, radio communication method, and program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10327216B2 (en) * | 2017-03-30 | 2019-06-18 | Intel IP Corporation | Methods and devices for page synchronization of a communication signal |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311554A (en) * | 1992-07-02 | 1994-05-10 | Motorola, Inc. | Synchronized offset extraction in a data receiver |
US6009118A (en) * | 1996-07-12 | 1999-12-28 | General Electric Company | Parallel correlator for a spread spectrum receiver |
US5999561A (en) * | 1997-05-20 | 1999-12-07 | Sanconix, Inc. | Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset |
WO2000033496A1 (en) * | 1998-12-01 | 2000-06-08 | Samsung Electronics Co., Ltd. | Frequency synchronizing device for ofdm/cdma system |
JP2001333082A (ja) * | 2000-03-16 | 2001-11-30 | Sharp Corp | 無線バスシステム、無線通信装置及び登録通信方法 |
US7010612B1 (en) * | 2000-06-22 | 2006-03-07 | Ubicom, Inc. | Universal serializer/deserializer |
KR100479169B1 (ko) * | 2001-10-26 | 2005-03-25 | 삼성전자주식회사 | 이동 통신 시스템의 셀 탐색 장치 및 방법 |
US7003056B2 (en) * | 2002-07-29 | 2006-02-21 | Freescale Semiconducter, Inc. | Symbol timing tracking and method therefor |
BRPI0515280A (pt) * | 2004-09-18 | 2008-07-15 | Samsung Electronics Co Ltd | aparelho e método para sincronização de freqüência em um sistema ofdm |
-
2005
- 2005-12-28 JP JP2005378414A patent/JP2007181016A/ja active Pending
-
2006
- 2006-12-01 US US11/606,999 patent/US7738614B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2015121A2 (en) | 2007-07-10 | 2009-01-14 | Fujinon Corporation | Imaging lens, camera module and imaging apparatus |
WO2010013512A1 (ja) * | 2008-07-31 | 2010-02-04 | アイコム株式会社 | クロック再生回路およびそれを用いた受信機 |
US8331515B2 (en) | 2008-07-31 | 2012-12-11 | Icom Incorporated | Clock regeneration circuit and receiver using the same |
US8391815B2 (en) | 2009-11-27 | 2013-03-05 | International Business Machines Corporation | Radio receiver, radio communication system, radio communication method, and program |
US8755760B2 (en) | 2009-11-27 | 2014-06-17 | International Business Machines Corporation | Radio receiver, radio communication system, radio communication method, and program |
Also Published As
Publication number | Publication date |
---|---|
US20070147565A1 (en) | 2007-06-28 |
US7738614B2 (en) | 2010-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102041342B1 (ko) | 다중 상관 검출을 이용하여 패킷 검출, 심볼 타이밍 포착 및 반송파 주파수 오프셋 추정을 동시에 병렬 수행하는 방법 및 그 블루투스 장치 | |
US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
JP2007181016A (ja) | 判定タイミング同期回路及び受信回路 | |
US20100215135A1 (en) | Synchronous processing apparatus, receiving apparatus and synchronous processing method | |
US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
EP0803999B1 (en) | Demodulator device for data carried by subcarriers | |
JP4268180B2 (ja) | シンボルタイミング検出装置及び無線端末装置 | |
JP4623216B2 (ja) | 信号処理装置、及び信号処理方法 | |
CN110535620B (zh) | 一种基于判决反馈的信号检测与同步方法 | |
CN114157545A (zh) | 一种vdes系统中的16qam解调系统和方法 | |
JP4604628B2 (ja) | 受信装置 | |
JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
US11611460B2 (en) | Carrier frequency error estimator with banked correlators | |
JP4701924B2 (ja) | 無線受信装置及び無線受信方法 | |
JP5286321B2 (ja) | ビット検出及び同期のための方法及びシステム | |
JP4968910B2 (ja) | ビット同期回路 | |
JP4609425B2 (ja) | 無線タグリーダ | |
JPH0630065A (ja) | データ復号装置 | |
JP2002185361A (ja) | 相関ピーク検出回路 | |
JP3577301B2 (ja) | バースト波検出装置 | |
JP4231392B2 (ja) | ヌルシンボル検出装置 | |
JP4319656B2 (ja) | 受信機、無線フレームのチャネル判定方法、及び無線フレームのチャネル判定プログラム | |
JP4180967B2 (ja) | 信号復調装置 |