JP4246184B2 - クロック位相推定装置 - Google Patents

Description

本発明は、クロック位相推定技術に関し、特に所定のサンプリングタイミングにて標本化された信号のクロック位相を推定するクロック位相推定装置に関する。

無線通信システムの受信装置が、受信したアナログ信号をデジタル信号に変換した後に、デジタル信号に対して復調を行う場合、デジタル信号に変換する際のクロックタイミングを送信装置におけるクロックタイミングに同期させることが要求される。このような同期は、一般的にクロック同期と称せられる。クロック同期を実現するための技術のひとつに、アナログ信号をサンプリングしたときの位相（以下、「クロック位相」という）を推定し、推定したクロック位相をもとにクロック同期を確立させる技術がある。クロック位相は、例えば、以下のように導出される。デジタル信号に２乗操作がなされることによって、クロック成分が抽出される。２乗されたデジタル信号には、ＤＦＴ（Ｄｉｓｃｒｅｔｅ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）がなされ、周波数領域の信号が生成される。最終的に、周波数領域の信号の位相から、クロック位相が導出される（例えば、非特許文献１参照。）。
松本洋一他、「全ディジタル化高速クロック再生回路の一検討−蓄積型クロック再生法−」、信学技報ＲＣＳ９０−１１、電子情報通信学会、ｐ．１３−１８

本発明者はこうした状況下、以下の課題を認識するに至った。例えば、連続した信号を受信する受信装置において、クロック位相の推定は、受信装置の起動時に実行される。すなわち、起動時に推定されたクロック位相をもとに、クロック同期が確立される。そのため、クロック位相の推定精度は、クロック同期の精度に影響を及ぼし、さらに受信特性にも影響を及ぼす。また、無線回線を介して受信する信号は、一般的にフェージングの影響を受けている。そのため、時間の経過とともに、受信した信号の強度は変動する。例えば、信号強度の小さい状態から、信号強度の大きい状態に変動する。信号強度の小さい状態においては、雑音の影響が大きくなる。そのため、このような状態において推定されたクロック位相に対する雑音の影響も大きくなる。その結果、クロック位相の推定精度が悪化する。さらに、前述のごとく、受信特性も悪化する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、信号強度の変動を考慮することによって、クロック位相の推定精度を改善するクロック位相推定装置を提供することにある。

上記課題を解決するために、本発明のある態様のクロック位相推定装置は、所定のシンボル周期を有した受信信号であって、かつ所定のサンプリングタイミングにて標本化された受信信号を順次入力する入力部と、入力部において順次入力した受信信号の２乗値に、シンボル周期に応じた周波数をもとに、周波数領域への変換を実行することによって、周波数領域の信号を生成する変換部と、変換部において生成した周波数領域の信号の大きさを計算する計算部と、計算部において計算した周波数領域の信号の大きさがしきい値よりも大きければ、変換部において生成した周波数領域の信号の位相成分を導出することによって、サンプリングタイミングにおける受信信号のクロック位相を推定する推定部と、を備える。

この態様によると、周波数領域の信号の大きさがしきい値よりも大きい場合に、サンプリングタイミングにおける受信信号のクロック位相を推定するので、雑音の影響を低減でき、クロック位相の推定精度を改善できる。

入力部において順次入力した受信信号の２乗値をもとに、推定部におけるしきい値を決定する前段処理部をさらに備えてもよい。推定部は、前段処理部によって決定されたしきい値を使用してもよい。この場合、受信信号の状態に応じてしきい値を決定するので、無線伝送路の特性に応じて、クロック位相推定を実行できる。

変換部は、計算部において計算した周波数領域の信号の大きさがしきい値よりも大きくなければ、周波数領域への変換を実行する際に使用すべき受信信号のシンボル数を減らしながら、新たな受信信号に対して周波数領域への変換を実行し、計算部と推定部は、処理を繰り返し実行してもよい。この場合、周波数領域への変換を実行する際に使用すべき受信信号のシンボル数を減らすので、推定期間の増加を抑制できる。

変換部は、推定部において受信信号のクロック位相が推定されれば、動作を停止してもよい。この場合、動作を停止するので、処理量を低減できる。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、信号強度の変動を考慮することによって、クロック位相の推定精度を改善できる。

本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、連続的な信号を受信する受信装置に関する。受信装置は、前述のごとく、起動時に、受信した信号に対するクロック位相を推定する。一方、受信装置において受信される信号は、無線伝送路を介して伝送されているので、フェージングの影響を受けている。そのため、信号強度の小さいときに推定されたクロック位相には、誤差が多く含まれている。本実施例に係る受信装置は、誤差の影響を低減するために、以下のように動作する。

受信装置は、受信した信号を２乗した後に、ＤＦＴを実行することによって、周波数領域の信号を生成する。また、受信信号は、周波数領域の信号の位相から、クロック位相を導出する。本実施例に係る受信装置は、さらに、周波数領域の信号の大きさを導出し、導出した大きさをしきい値と比較する。周波数領域の信号の大きさがしきい値よりも大きければ、受信装置は、導出したクロック位相を有効な値とする。一方、周波数領域の信号の大きさがしきい値よりも大きくなければ、受信装置は、クロック位相の導出処理を継続する。最終的に、受信装置は、導出したクロック位相を初期位相として、クロック同期を実行する。

図１は、本発明の実施例に係る受信装置１００の構成を示す。受信装置１００は、アンテナ１０、ＲＦ部１２、直交検波部１４、ＡＤ部１６、ＬＰＦ部１８、クロック位相推定部２０、クロック再生部２２、信号処理部２４、制御部２６を含む。

ＲＦ部１２は、アンテナ１０を介して受信した無線周波数のアナログ信号を受信する。なお、無線周波数のアナログ信号は、図示しない送信局から送信されているものとする。また、無線周波数のアナログ信号は、連続的な信号である。ＲＦ部１２は、受信した無線周波数のアナログ信号に対して、増幅処理を実行した後に、中間周波数への周波数変換処理を実行する。その結果、ＲＦ部１２は、中間周波数のアナログ信号を出力する。以上の処理を実行するために、ＲＦ部１２は、図示しないＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、ミキサ、局部発振器等を含む。

直交検波部１４は、中間周波数のアナログ信号に対して、直交検波を実行し、ベースバンドのアナログ信号を出力する。なお、ベースバンドのアナログ信号は、一般的に、同相成分と直交成分を含むので、ふたつの信号線によって示されるべきであるが、ここでは、図の明瞭化のために、ベースバンドのアナログ信号をひとつの信号線にて示す。以下においても同様である。以上の処理を実行するために、直交検波部１４は、ミキサ、局部発振器、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を含む。

ＡＤ部１６は、ベースバンドのアナログ信号に対して、アナログ−デジタル変換を実行し、ベースバンドのデジタル信号を出力する。ここで、アナログ−デジタル変換は、同相成分と直交成分のそれぞれに対して独立に実行される。また、デジタル信号のビット数は、任意の値であり、サンプリングレートは、シンボルレートのＮ倍であるとする。ここでＮとは２以上の整数である。

ＡＤ部１６の後段には、ＬＰＦ部１８、クロック位相推定部２０、クロック再生部２２、信号処理部２４が配置されている。このうち、受信装置１００の起動時の処理（以下、「引き込み処理」という）のために、ＬＰＦ部１８とクロック位相推定部２０が動作し、引き込み処理が終了してからの処理（以下、「定常処理」という）のために、クロック再生部２２と信号処理部２４が動作する。ここでは、引き込み処理から説明する。

ＬＰＦ部１８は、ＡＤ部１６からのデジタル信号のうち、低域成分を通過させる。その結果、デジタル成分に含まれた雑音の影響が低減される。ＬＰＦ部１８は、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタやＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタによって構成される。これらに関しては、公知の技術であるので、説明を省略する。なお、ＬＰＦ部１８は、省略されてもよい。

クロック位相推定部２０は、ＬＰＦ部１８からのデジタル信号を入力する。クロック位相推定部２０は、ＡＤ部１６においてサンプリングされたデジタル信号のクロック位相を推定し、その結果を出力する。ここで、クロック位相の推定方法は、後述するが、導出されたクロック位相は、ひとつのシンボルに相当すべき複数のサンプルのうち、シンボルタイミングに近いサンプルを示す。これは、シンボルタイミングに同期したサンプリングタイミングに相当し、すなわちクロック同期のタイミングに相当する。

クロック再生部２２は、定常処理を開始する際に、クロック位相推定部２０からクロック位相を受けつけ、受けつけたクロック位相を初期値としてクロックを再生する。具体的には、クロック位相が０より大きい場合、選択すべきサンプルを後ろにずらすことによって、クロックを再生する。また、クロック位相が０より小さい場合、選択すべきサンプルを前にずらすことによって、クロックを再生する。ここで、再生されたクロックは、ひとつのシンボルに相当すべき複数のサンプルのうち、選択すべきサンプルを示す信号（以下、このような信号が出力されるタイミングを「クロックタイミング」という）に相当する。すなわち、シンボル間隔にてタイミング信号が出力される。また、定常処理を実行している際に、引き込み処理にて推定されたクロックタイミングは、一般的に、最適なクロックタイミングからずれていく。このようなずれを補正するために、クロック再生部２２は、信号処理部２４からの出力を受けつけ、クロックタイミングを補正する。なお、クロックタイミングの補正は、公知の技術によって実現されてもよいので、ここでは、説明を省略する。

信号処理部２４は、定常処理として、ＡＤ部１６から受けつけたデジタル信号を復調する。ここで、ＡＤ部１６から受けつけたデジタル信号は、ひとつのシンボルあたり複数のサンプルにて構成される。そのため、前述のクロック再生部２２からのクロックタイミングをもとに、信号処理部２４は、処理対象とすべきサンプルを選択する。なお、信号処理部２４には、ＡＦＣ、キャリア再生等の機能が備えられているが、ここでは、これらの説明を省略する。最終的に、信号処理部２４は、復調した信号を出力する。

この構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされた通信機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。

図２は、クロック位相推定部２０の構成を示す。クロック位相推定部２０は、第１−２乗計算部３０、第２−２乗計算部３２、加算部３４、発振部３６、π／２移相部３８、変換部４８、除算部５０、計算部５２、比較部５４、決定部５６を含む。また、変換部４８は、第１乗算部４０、第２乗算部４２、第１積算部４４、第２積算部４６を含む。

クロック位相推定部２０の構成を説明する前に、クロック位相推定部２０によるクロック位相の推定原理を説明する。なお、以下の式は、非特許文献１における式と同様である。クロック位相推定部２０に入力される信号は、以下のように示される。

これを２乗した後に、ＤＦＴを実行した結果は、以下のように示される。

ただし、以下の関係が成立する。

ここで、式（２）の第２項、第３項は、Ｎの増加によってゼロに近づく。その結果、クロック位相θは、以下のように示される。

以上のような式に対応した構成が、図２の第１−２乗計算部３０から除算部５０に相当する。クロック位相推定部２０には、所定のシンボル周期を有したデジタル信号であって、かつ所定のサンプリングタイミングにて標本化されたデジタル信号が、順次入力される。このようなデジタル信号は、同相成分と直交成分によって構成されており、同相成分が、第１−２乗計算部３０に入力され、直交成分が、第２−２乗計算部３２に入力される。第１−２乗計算部３０は、入力された同相成分を順次２乗し、第２−２乗計算部３２は、入力された直交成分を順次２乗する。また、加算部３４は、２乗した値同士を加算する。これらの処理が、デジタル信号の２乗操作に対応する。

発振部３６は、ｃｏｓωｔ_ｋに対応した正弦波を出力し、π／２移相部３８は、正弦波をπ／２移相させることによって、ｓｉｎωｔ_ｋに対応した余弦波を出力する。なお、前述のごとく、ωは、シンボル周期に応じた周波数といえる。なお、発振部３６、π／２移相部３８の代わりに、メモリにデータとして予め記憶された正弦波と余弦波が出力されるような構成であってもよい。第１乗算部４０は、加算部３４での加算結果と正弦波を乗算し、第２乗算部４２は、加算部３４での加算結果と余弦波を乗算する。

第１積算部４４は、第１乗算部４０での乗算結果を所定期間にわたって積算し、第２積算部４６は、第２乗算部４２での乗算結果を所定期間にわたって積算する。ここで、所定期間は、２５６シンボルに相当した期間であるとする。以上の処理のごとく、変換部４８は、シンボル周期に応じた周波数をもとに、周波数領域への変換を実行することによって、周波数領域の信号を生成する。なお、周波数領域の信号の同相成分が、第１積算部４４から出力された値に相当し、周波数領域の信号の直交成分が、第２積算部４６から出力された値に相当する。

計算部５２は、第１積算部４４と第２積算部４６において生成された周波数領域の信号の大きさを計算する。具体的に、計算部５２は、第１積算部４４から出力された値の２乗と第２積算部４６から出力された値の２乗との加算を実行する。なお、計算部５２は、第１積算部４４から出力された値の絶対値と第２積算部４６から出力された値の絶対値との加算を実行してもよい。後者の場合、処理量を削減できる。比較部５４は、計算部５２での加算結果をしきい値と比較する。ここで、しきい値は、予め定められているものとする。

除算部５０は、周波数領域の信号の位相成分を導出する。具体的に、除算部５０は、式３のごとく、第２積算部４６から出力された値に対して符号を反転させてから、第１積算部４４から出力された値による除算を実行する。さらに、除算部５０は、除算結果のアークタンジェントを導出する。

決定部５６は、比較部５４での比較の結果に応じて、除算部５０にて導出された位相成分の採用を決定する。すなわち、加算結果がしきい値よりも大きければ、決定部５６は、位相成分を採用する。一方、加算結果がしきい値よりも大きくなければ、決定部５６は、位相成分を不採用にする。この場合、クロック位相推定部２０は、以上の処理を繰り返し実行する。除算部５０、比較部５４、決定部５６の処理は、周波数領域の信号の大きさがしきい値よりも大きければ、周波数領域の信号の位相成分を導出することによって、サンプリングタイミングにおけるデジタル信号のクロック位相を推定することに相当する。なお、クロック位相推定部２０は、位相成分を導出した後、動作を停止する。

図３は、クロック位相推定部２０の別の構成を示す。図３のクロック位相推定部２０は、図２のクロック位相推定部２０と比較して、しきい値を可変に設定する。その結果、デジタル信号の強度に応じて、しきい値が可変に設定され、デジタル信号が小さい場合であっても、クロック位相成分の推定がなされる場合がある。そのため、クロック位相成分を推定するために必要とされるデジタル信号のダイナミックレンジが、拡大される。また、デジタル信号が小さい場合であっても、クロック位相成分の推定がなされる場合があるので、処理期間が短縮される。

図３のクロック位相推定部２０は、図２のクロック位相推定部２０と比較して、平均化部５８、前段処理部６０をさらに含む。これら以外の構成要素は、図２と同一であるので、説明を省略する。平均化部５８は、加算部３４での加算結果を所定期間にわたって入力し、加算結果の平均値を導出する。前段処理部６０は、平均化部５８において導出された平均値の大きさに応じて、比較部５４におけるしきい値を決定する。ここでは、平均値の大きさに応じて複数の段階を設け、複数の段階のそれぞれに対応するようにしきい値を定義している。

図４は、前段処理部６０に記憶されたテーブルのデータ構造を示す。図示のごとく、２乗値の大きさ欄７０、しきい値欄７２が設けられている。前段処理部６０は、２乗値の大きさ欄７０に記入された値と、平均値の大きさとを比較し、平均値が満たす条件を特定する。また、前段処理部６０は、特定した条件に対応したしきい値を選択する。なお、平均値の大きさが複数の条件を満たす場合、前段処理部６０は、最大のしきい値を選択する。図３に戻る。前段処理部６０は、選択したしきい値を比較部５４に出力する。比較部５４では、前段処理部６０から受けつけたしきい値を使用しながら、前述の処理を実行する。

図５（ａ）−（ｂ）は、クロック位相推定部２０の動作概要を示す。図５（ａ）は、信号強度が、低い状態から高い状態に遷移する場合を示す。しきい値が固定に設定される場合、クロック位相の推定精度をある程度高くするために、しきい値は、ある程度高い値に設定される。そのため、Ｐ２のような信号強度に回復するまで、クロック位相は推定されない。その結果、クロック位相が推定されるまでの期間が長くなる。一方、しきい値を信号強度に応じて設定する場合、図中のしきい値決定期間においてしきい値が決定される。図示のごとく、この期間における信号強度は小さいので、しきい値として、ある程度小さい値が規定される。その結果、図中のＤＦＴ期間終了後のＰ１において、クロック位相は推定される。すなわち、信号強度が回復途中であっても、クロック位相が推定される。なお、信号強度が回復している場合、クロック位相の推定期間中においても、信号強度は大きくなっていくので、クロック位相の推定精度は、ある程度高いといえる。以上の処理によって、クロック位相の推定期間が短縮される。

図５（ｂ）は、信号強度が、高い状態から低い状態に遷移する場合を示す。図５（ａ）の場合と同様に、図中のしきい値決定期間においてしきい値が決定される。図示のごとく、この期間における信号強度は大きいので、しきい値として、ある程度大きい値が規定される。その結果、図中のＤＦＴ期間終了後において、クロック位相は推定されない。すなわち、信号強度が減衰する状態において、クロック位相は推定されない。なお、信号強度が減衰している場合、クロック位相の推定期間中においても、信号強度は小さくなっていくので、クロック位相の推定精度は、高くないといえる。以上の処理によって、クロック位相の推定精度が改善される。

以上の構成によるクロック位相推定部２０の動作を説明する。図６は、クロック位相推定部２０によるクロック位相の推定手順を示すフローチャートである。なお、以下の処理において、図５（ａ）−（ｂ）でのしきい値決定期間は、前段処理の期間と称せられる。当初の前段処理の期間を終了していなければ（Ｓ１０のＮ）、平均化部５８は、２乗値を平均化する（Ｓ１６）。前段処理部６０は、平均化された２乗値に応じて、しきい値を決定する（Ｓ１８）。一方、当初の前段処理の期間を終了していれば（Ｓ１０のＹ）、変換部４８は、２乗値に対してＤＦＴを実行し（Ｓ１２）、周波数領域の信号を導出する。計算部５２は、周波数領域の信号の大きさを導出する（Ｓ１４）。周波数領域の信号の大きさがしきい値より大きくなければ（Ｓ２０のＮ）、ステップ１０からの処理に戻る。この場合、前段処理の期間は既に終了しているものとして、ステップ１０は省略されてもよい。こうすることによって、推定期間の延長を抑制できる。一方、周波数領域の信号の大きさがしきい値より大きければ（Ｓ２０のＹ）、除算部５０、決定部５６は、周波数領域の信号からクロック位相を特定する（Ｓ２２）。

ここで、本実施例に係るクロック位相推定部２０での追加処理を説明する。ここで、追加処理とは、図２や図３の決定部５６において、クロック位相の採用が決定されなかった場合の処理に相当する。前述の説明では、再びＤＦＴの処理を実行すると説明した。しかしながら、同様の処理を再び実行する場合、クロック位相の採用が決定されなかった回数に応じて、最初の処理期間が整数倍に延長されていく。そのため、クロック位相の推定期間が長くなってしまう。ここでは、クロック位相の採用が決定されなかった場合でも、処理期間の延長を抑制することを目的とする。なお、クロック位相推定部２０の構成は、図２と図３のいずれであってもよい。

ＤＦＴを再び実行する場合、第１積算部４４と第２積算部４６は、新たな積算期間を最初よりも短縮する。すなわち、第１積算部４４と第２積算部４６は、加算すべきシンボル数を減らす。例えば、最初のＤＦＴ処理において２５６シンボル間にわたる積算を実行していた場合、次からのＤＦＴ処理において６４シンボル間にわたる積算を実行し、その結果を最初の積算結果に順次追加する。なお、ＤＦＴ処理の回数に応じて、新たな積算期間を段階的に減らしていってもよい。以上の処理は、ＤＦＴを実行する際に使用すべきデジタル信号のシンボル数を減らしながら、新たなデジタル信号に対してＤＦＴを実行することに相当する。これ以外の部分において、クロック位相推定部２０は、前述の説明と同様の処理を実行する。

図７は、クロック位相推定部２０による追加処理の動作概要を示す。ここでは、左から右へ向かって、クロック位相推定部２０に入力されるデジタル信号が示されている。図示のごとく、１回目のＤＦＴ処理において、２５６シンボルのデジタル信号が使用される。１回目のＤＦＴ処理の結果によってクロック位相の採用が決定されなかった場合、２回目のＤＦＴにおいて６４シンボルのデジタル信号が新たに追加される。また、３回目から５回目のＤＦＴ処理において、６４シンボルのデジタル信号が順次追加される。例えば、２回目のＤＦＴ処理の結果をもとにクロック位相が決定される場合、３回目から５回目での新たなＤＦＴ処理を省略できる。その結果、処理量を削減できるとともに、処理期間を短縮できる。

また、図５（ｂ）を使用しながら、追加処理の動作を説明する。図５（ｂ）のように、しきい値決定期間は、ＤＦＴ期間の終了時Ｐ１’まで延長してもよい。もし、Ｐ１’においてクロック位相が採用されなかった場合、平均化部５８は、Ｐ２’までの新たなＤＦＴ期間中も平均化処理を続行する。Ｐ２’でもなおクロック位相が採用されなかった場合、Ｐ３’までの新たなＤＦＴ期間中も平均化処理を続行する。以降、クロック位相が採用されるまで、以上の処理が繰り返される。すなわち、しきい値は、Ｐ１’、Ｐ２’、Ｐ３’のそれぞれのタイミングおいて更新される。その結果、信号強度が減衰から回復に転じたとき、しきい値は、ある程度小さい値に変更されているので、クロック位相の推定期間が短縮される。

図８は、クロック位相推定部２０による追加処理の手順を示すフローチャートである。１回目の判定処理であれば（Ｓ５０のＹ）、第１積算部４４と第２積算部４６は、積算期間を２５６シンボルに設定する（Ｓ５２）。一方、１回目の判定処理でなければ（Ｓ５０のＮ）、第１積算部４４と第２積算部４６は、新たな積算期間を６４シンボルに設定する（Ｓ５４）。

図９の変形例を説明する。図９は、クロック位相推定部２０による追加処理の別の動作概要を示す。図中において説明の便宜上、６４シンボルの区間を「ａ」から「ｇ」と示す。１回目のＤＦＴ処理において、図７と同様に、２５６シンボルのデジタル信号、すなわち区間「ａ」から「ｄ」のデジタル信号が使用される。１回目のＤＦＴ処理の結果によってクロック位相の採用が決定されなかった場合、２回目のＤＦＴにおいて区間「ｅ」のデジタル信号が新たに追加される。しかしながら、図９では、積算結果から、区間「ａ」に対応した積算結果が減じられる。その結果、クロック位相推定部２０では、「２５６」シンボルにわたる積算結果が使用される。このような処理を実現するために、クロック位相推定部２０は、「６４シンボル」単位の積算値を記憶する。また、図示のごとく、３回目、４回目のＤＦＴ処理も同様になされる。区間「ａ」から区間「ｇ」に近づくにしたがって、積算結果に含まれる誤差が小さくなっている場合、誤差の大きい区間「ａ」等での積算結果を順次減じる方が、早くしきい値に到達できる。すなわち、処理を高速にできる。

本発明の実施例によれば、周波数領域の信号の大きさがしきい値よりも大きい場合に、クロック位相を推定するので、雑音の影響を低減でき、クロック位相の推定精度を改善できる。また、デジタル信号の状態に応じてしきい値を決定するので、無線伝送路の特性に応じて、クロック位相推定を実行できる。また、デジタル信号の大きさに応じて、しきい値を決定するので、クロック位相を推定するために使用すべきデジタル信号のダイナミックレンジを拡大できる。また、デジタル信号の大きさに応じて、しきい値を決定するので、信号強度が低い場合であっても、クロック位相を推定できる。

また、信号強度が低い場合でもクロック位相を推定するので、クロック位相の推定期間を短縮できる。また、信号強度が回復する際に、クロック位相の推定期間を短縮できる。また、信号強度が減衰する際に、クロック位相の推定精度を改善できる。また、推定後、動作を停止するので、処理量を低減できる。また、動作を停止するので、消費電力の増加を抑制できる。また、ＤＦＴを繰り返し実行する場合、ＤＦＴに使用すべきデジタル信号のシンボル数を減らすので、推定期間の増加を抑制できる。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施例において、受信装置１００は、連続信号を受信している。しかしながらこれに限らず、受信装置１００は、バースト信号を受信してもよい。すなわち、受信される信号の形式によらず、実施例の適用が可能である。

本発明の実施例において、受信装置１００にて使用される変調方式は、特に限定されていない。例えば、変調方式として、ＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）等が使用可能である。ＱＰＳＫを使用する際、ＤＦＴにおいて相関のピークが発生しやすいように、Ｉ成分とＱ成分とが頻繁に代わるようなデータパターン、例えば交番符号を使用することが望ましい。また、１６ＱＡＭ以上の多値変調方式においては、雑音の影響を受けにくくするために、１６ＱＡＭにて規定される１６個の信号点のうち、外側の４隅に配置される信号点だけを使用するようなデータパターンを使用することが望ましい。本変形例によれば、さまざまな変調方式に対して、本発明を適用できる。

本発明の実施例に係る受信装置の構成を示す図である。 図１のクロック位相推定部の構成を示す図である。 図１のクロック位相推定部の別の構成を示す図である。 図３の前段処理部に記憶されたテーブルのデータ構造を示す図である。 図５（ａ）−（ｂ）は、図３のクロック位相推定部の動作概要を示す図である。 図３のクロック位相推定部によるクロック位相の推定手順を示すフローチャートである。 図１のクロック位相推定部による追加処理の動作概要を示す図である。 図１のクロック位相推定部による追加処理の手順を示すフローチャートである。 図１のクロック位相推定部による追加処理の別の動作概要を示す図である。

符号の説明

３０ 第１−２乗計算部、 ３２ 第２−２乗計算部、 ３４ 加算部、 ３６ 発振部、 ３８ π／２移相部、 ４０ 第１乗算部、 ４２ 第２乗算部、 ４４ 第１積算部、 ４６ 第２積算部、 ４８ 変換部、 ５０ 除算部、 ５２ 計算部、 ５４ 比較部、 ５６ 決定部、 ５８ 平均化部、 ６０ 前段処理部。

Claims (3)

1. 所定のシンボル周期を有した受信信号であって、かつ所定のサンプリングタイミングにて標本化された受信信号を順次入力する入力部と、
   前記入力部において順次入力した受信信号の２乗値に、シンボル周期に応じた周波数をもとに、周波数領域への変換を実行することによって、周波数領域の信号を生成する変換部と、
   前記変換部において生成した周波数領域の信号の大きさを計算する計算部と、
   前記入力部において順次入力した受信信号の２乗値をもとに、しきい値を決定する前段処理部と、
   前記計算部において計算した周波数領域の信号の大きさが、前記前段処理部において決定したしきい値よりも大きければ、前記変換部において生成した周波数領域の信号の位相成分を導出することによって、サンプリングタイミングにおける受信信号のクロック位相を推定する推定部と、
   を備えることを特徴とするクロック位相推定装置。
2. 前記変換部は、前記計算部において計算した周波数領域の信号の大きさがしきい値よりも大きくなければ、周波数領域への変換を実行する際に使用すべき受信信号のシンボル数を減らしながら、新たな受信信号に対して周波数領域への変換を実行するとともに、変換した結果を既に生成した周波数領域の信号に順次追加し、
   前記計算部と前記推定部は、処理を繰り返し実行することを特徴とする請求項１に記載のクロック位相推定装置。
3. 前記変換部は、前記推定部において受信信号のクロック位相が推定されれば、動作を停止することを特徴とする請求項１または２に記載のクロック位相推定装置。

Images