CN116260541A - 时钟恢复电路及通信设备 - Google Patents
时钟恢复电路及通信设备 Download PDFInfo
- Publication number
- CN116260541A CN116260541A CN202111506580.8A CN202111506580A CN116260541A CN 116260541 A CN116260541 A CN 116260541A CN 202111506580 A CN202111506580 A CN 202111506580A CN 116260541 A CN116260541 A CN 116260541A
- Authority
- CN
- China
- Prior art keywords
- clock
- unit
- signal
- recovery circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供一种时钟恢复电路及通信设备。时钟恢复电路包括时钟鉴相单元和时钟调整电路。所述时钟鉴相单元包括处理模块和计算单元,所述处理模块用于对待恢复的时钟信号进行处理,以用于输出采样相位不同的第一欠采样信号和第二欠采样信号;所述计算单元用于根据所述第一欠采样信号和所述第二欠采样信号的能量差异或幅度差异估计第一采样时钟的时间误差信号。所述时钟调整电路用于根据所述时间误差信号对所述第一采样时钟进行调整。本申请的实施例可以针对多种调制格式的信号实现时钟恢复,系统稳定性和鲁棒性高。
Description
技术领域
本申请涉及电子技术领域,尤其涉及一种时钟恢复电路及通信设备。
背景技术
在通信系统中,发信机可以在本地时钟的驱动下发送数据信号,接收机通过锁相环产生的时钟信号对所述数据信号进行采样,并检测采样位置与发送时钟采样位置的偏差,并可以利用该时间差来调整锁相环产生时钟的相位和频率,由此可以恢复发信机的时钟。因此,准确地检测接收采样位置与发送时钟采样位置的偏差,以驱动锁相环实现时钟同步,对于通信系统实现正常通信极为关键。
现有的时钟恢复电路对时钟偏差的检测缺少足够高的鲁棒性。此外,现有的时钟恢复电路的成本和功耗较高,实现复杂度高。
发明内容
有鉴于此,本申请提供一种时钟恢复电路及通信设备,采用本申请的实施例,能够快速完成接收机的本地时钟和发信机时钟的同步,并且功耗低,节约成本。
第一方面,本申请的实施例提供一种时钟恢复电路,所述时钟恢复电路包括时钟鉴相单元和时钟调整电路。所述时钟鉴相单元包括处理模块和计算单元;所述处理模块用于对待恢复的时钟信号进行处理,以用于输出采样相位不同的第一欠采样信号和第二欠采样信号;所述计算单元用于根据所述第一欠采样信号和所述第二欠采样信号的能量差异或幅度差异估计第一采样时钟的时间误差信号。所述时钟调整电路用于根据所述时间误差信号对所述第一采样时钟进行调整。
采用本申请的实施例,可以根据所述时钟鉴相单元输出的时间误差信号对采样时钟进行调整,使得时间误差不断变小,以恢复出所需的时钟信号,完成时钟恢复,本申请的实施例能够快速完成接收机的本地时钟和发信机时钟的同步,并且功耗低,节约成本。
在一种可能的设计中,所述处理模块包括第一处理单元和第二处理单元,所述第一处理单元用于对待恢复的时钟信号进行信号处理,以输出第一欠采样信号;所述第二处理单元用于对所述待恢复的时钟信号进行信号处理,以输出第二欠采样信号,所述第一欠采样信号与所述第二欠采样信号的采样相位不同。基于这样的设计,本申请的时钟恢复电路可以通过两个采样相位不同的欠采样信号,即可以计算出所述第一采样时钟的时间误差信号,进而可以完成时钟恢复。
在一种可能的设计中,所述第一处理单元用于通过第一相位的第二采样时钟对所述待恢复的时钟信号进行欠采样,输出第一欠采样信号,所述第二处理单元用于通过第二相位的第三采样时钟对所述待恢复的时钟信号进行欠采样,输出第二欠采样信号,所述计算单元用于根据所述第一欠采样信号和所述第二欠采样信号的能量差异或幅度差异估计所述第一采样时钟的时间误差信号。基于这样的设计,本申请的时钟恢复电路可以通过采用两个不同相位的采样时钟来得到两个欠采样信号,这样就可以计算两个欠采样信号的能量差,进而更加精准得到所述时间误差信号。
在一种可能的设计中,所述时钟调整电路还用于对所述第一采样时钟进行分频,以产生第二采样时钟给所述第一处理单元,所述时钟调整电路还用于将所述第一采样时钟进行延迟,并将延迟后的第一采样时钟进行分频以产生所述第三采样时钟,以输出所述第三采样时钟给所述第二处理单元。
在一种可能的设计中,所述时钟恢复电路还包括解调单元,所述解调单元电连接于第一采样保持单元,所述解调单元用于对接收到的信号进行解调,解调得到的基带信号经过所述第一采样保持单元采样后得到时钟重建后的采样信号。
在一种可能的设计中,所述时钟恢复电路还包括功率检测单元,所述功率检测单元用于获取所述基带信号的功率幅度,并通过该功率幅度进行时钟恢复。采用这样的设计,所述功率检测单元可以获取高频调制信号对应的基带信号的瞬时功率,通过该瞬时功率信号进行时钟恢复。
在一种可能的设计中,所述时钟恢复电路还包括第一采样保持单元,所述时钟鉴相单元还包括延迟单元,所述第一采样保持单元用于接收基带信号,并根据所述第一采样时钟对所述基带信号进行采样保持,以输出过采样信号给所述时钟鉴相单元,所述第一处理单元用于在多个所述过采样信号中抽取一个输出,以输出所述第一欠采样信号;所述延迟单元用于对所述过采样信号进行延时,并将延时后的过采样信号传输给所述第二处理单元;所述第二处理单元用于在所述延时后的多个过采样信号中抽取一个输出,以输出所述第二欠采样信号。基于这样的设计,可以根据所述时钟鉴相单元输出的时间误差信号对采样时钟进行调整,使得时间误差不断变小,以恢复出所需的时钟信号,完成时钟恢复,本申请的实施例能够快速完成接收机的本地时钟和发信机时钟的同步,并且功耗低,节约成本。
在一种可能的设计中,所述时钟鉴相单元还包括第一功率处理单元和第二功率处理单元,所述第一功率处理单元电连接于所述第一处理单元,所述第二功率处理单元电连接于所述第二处理单元,所述第一功率处理单元用于计算所述第一欠采样信号的第一功率,所述第二功率处理单元用于计算所述第二欠采样信号的第二功率。基于这样的设计,计算单元通过计算两个功率的能量差,进而可以得到时钟误差信号,来实现时钟恢复。
在一种可能的设计中,所述计算单元连接于所述第一功率处理单元和所述第二功率处理单元,所述计算单元用于计算所述第一功率与所述第二功率之间的功率能量差,以输出所述时钟误差信号给所述时钟调整电路。基于这样的设计,计算单元通过计算两个功率的能量差,进而可以得到时钟误差信号,来实现时钟恢复。
在一种可能的设计中,所述时钟鉴相单元还包括时钟合路单元和串并转换单元,所述时钟合路单元用于输出第四采样时钟给所述处理模块,所述处理模块用于通过所述第四采样时钟对所述待恢复的时钟信号进行欠采样,以输出所述第一欠采样信号和所述第二欠采样信号给所述串并转换单元,所述串并转换元用于将所述第一欠采样信号和所述第二欠采样信号并行输出给所述计算单元。
在一种可能的设计中,所述时钟恢复电路还包括第一采样保持单元,所述时钟鉴相单元还包括串并转换单元,所述第一采样保持单元用于接收基带信号,并用于通过所述第一采样时钟对所述基带信号进行采样保持,以输出过采样信号给所述时钟鉴相单元;所述处理模块用于在多个所述过采样信号中抽取两个输出,以输出采样相位不同的所述第一欠采样信号和所述第二欠采样信号给所述串并转换单元。
在一种可能的设计中,所述时钟鉴相单元还包括第一功率处理单元和第二功率处理单元,所述串并转换元用于将所述第一欠采样信号和所述第二欠采样信号并行输出给所述第一功率处理单元和所述第二功率处理单元,所述第一功率处理单元用于计算所述第一欠采样信号的第一功率,所述第二功率处理单元用于计算所述第二欠采样信号的第二功率,所述计算单元用于计算所述第一功率与所述第二功率之间的功率能量差,以输出所述时钟误差信号给所述时钟调整电路。
在一种可能的设计中,所述时钟鉴相单元还包括第一滤波单元,所述第一滤波单元用于滤除所述待恢复的时钟信号的带内频谱分量。基于这样的设计,所述高通滤波单元可以抑制噪声,提升鉴相信号的鲁棒性。
在一种可能的设计中,所述时钟恢复电路还包括第二滤波单元,所述第二滤波单元连接于所述计算单元,所述第二滤波单元用于对所述时间误差信号进行滤波,以得到经过滤波后的时间误差信号。基于这样的设计,可以抑制带外噪声,提升环路稳定性,使得所述时钟恢复电路能够满足某些对性能要求高的场合。
在一种可能的设计中,所述时钟调整电路还用于接收所述经过滤波后的时间误差信号,并根据所述经过滤波后的时间误差信号调整所述第一采样时钟的频率。基于这样的设计,所述压控振荡单元可以使得时间误差不断变小,并且能够快速完成接收机的本地时钟和发信机时钟的同步。
第二方面,本申请的实施例还提供一种通信设备,所述通信设备包括如上述所述的时钟恢复电路。
本申请实施例提供的时钟恢复电路及通信设备,可以从接收信号中提取时钟信号,并完成时钟鉴相,驱动时钟恢复电路以实现时钟恢复。本申请的实施例的时钟恢复电路可以不依赖信号眼图,可以适用于各种调制模式,并可以在接收机的信道均衡之前进行时钟恢复。
附图说明
图1为本申请实施例提供的一种时钟恢复电路的示意图。
图2为本申请实施例提供的时钟鉴相单元的示意图。
图3为本申请实施例提供的时钟恢复电路的另一示意图。
图4a为本申请实施例的基带信号的信号频谱图。
图4b为本申请实施例的高通滤波单元的频率响应图。
图5为本申请实施例的高通滤波单元滤波后的信号频谱图。
图6为本申请实施例的欠采样后信号的频谱图。
图7为本申请实施例提供的时钟恢复电路的另一示意图。
图8为本申请实施例提供的时钟恢复电路的另一示意图。
图9为本申请实施例提供的时钟恢复电路的另一示意图。
图10为本申请实施例提供的时钟恢复电路的另一示意图。
图11为本申请实施例提供的时钟合路单元对采样时钟处理的示意图。
图12为本申请实施例提供的时钟恢复电路的另一示意图。
图13为本申请实施例提供的通信设备的结构示意图。
主要元件符号说明
时钟恢复电路 | 100 |
通信设备 | 200 |
采样电路 | 10 |
包络检波单元 | 12 |
采样保持单元 | 14、70 |
时钟鉴相单元 | 20 |
高通滤波单元 | 22 |
第一处理单元 | 24 |
处理模块 | 25 |
第二处理单元 | 26 |
串并转换单元 | 27 |
计算单元 | 28 |
时钟合路单元 | 29 |
环路滤波单元 | 30 |
时钟调整电路 | 40 |
压控振荡单元 | 41 |
第一分频单元 | 42 |
第二分频单元 | 43 |
第一时钟延迟单元 | 44 |
第二时钟延迟单元 | 45 |
第三分频单元 | 46 |
延迟单元 | 47 |
解调单元 | 50 |
功率检测单元 | 51 |
混频单元 | 60 |
第一功率处理单元 | 80 |
第二功率处理单元 | 82 |
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件,它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了方便理解本申请实施例提供的时钟恢复电路,下面说明一下本申请实施例的时钟恢复电路的应用场景。该时钟恢复电路可以应用于通信设备中,该时钟恢复电路可以用于完成接收机的本地时钟和发信机时钟的同步。
在一种可能的场景下,一种时钟恢复电路可以通过对比采样位置与接收眼图边缘或眼图顶点的位置偏差,来检测本地时钟与发送时钟的时间误差,以驱动锁相环工作,从而恢复时钟。上述场景中的时钟恢复电路非常依赖于接收信号的眼图,然而对于非幅度调制通信系统而言,若该接收信号不包括单纯的眼图,该时钟恢复电路将会失效。当传输信道中存在码间串扰时,幅度调制通信系统的接收信号需要经过信道均衡后才能恢复出眼图。此时,时钟恢复电路中需要增加均衡模块,这将会增加环路的延迟,进而导致降低环路稳定性和时钟跟踪能力。
在另一种可能的场景下,在使用正交混频架构的接收机中,通过锁相环产生一个2倍信号波特率的本地时钟,对接收的I/Q信号进行过采样,由此可以从每个信号中得到两个采样点。由于两个采样点的时间间隔为半个符号周期,因此,当采样时钟与发送时钟同步时,两个采样点可以同时采集到传输信号的稳定峰值点和变化过渡点,利用过渡点和峰值点统计分布的特点可以检测出采样位置出现偏差时的统计误差,这一误差即对应采样时钟与发送时钟的时间误差。由此可以通过该时间误差实现时钟恢复。上述场景下的时钟恢复方法需要接收机对接收信号进行2倍符号速率的采样。然而,在高波特率的传输系统中,2倍的采样时钟的产生将会带来巨大的功耗和复杂度。
基于此,本申请的实施例提供一种时钟恢复电路及通信设备,该时钟恢复电路及通信设备可以针对多种调制格式的信号实现时钟恢复,该时钟恢复电路可以不依赖于信号的眼图质量,并且可以在接收机的前端实现时钟恢复,系统稳定性和鲁棒性高。
请参阅图1,图1所示为本申请的一个实施例提供的一种时钟恢复电路100的方框示意图。
本申请实施例中的所述时钟恢复电路100可以应用于接收机。可以理解,所述接收机与发信机可以构成通信系统。发信机可以在一个本地时钟(例如高速时钟)的驱动下发送信号,接收机可以接收该信号,并可以通过所述时钟恢复电路100从接到的信号中提取发信机的时钟信号,进而可以根据提取的发信机的时钟信号来调整本地时钟信号,由此来完成接收机的本地时钟和发信机时钟的同步。
在一个实施例中,所述时钟恢复电路100可以包括采样电路10、时钟鉴相单元20、环路滤波单元30以及时钟调整电路40。所述采样电路10可以电连接于所述时钟鉴相单元20和所述时钟调整电路40,所述时钟鉴相单元20可以电连接于所述环路滤波单元30,所述环路滤波单元30可以电连接于所述时钟调整电路40。
可以理解,本实施例中的所述采样电路10可以根据本地时钟信号对所述接收机的接收信号进行采样,并可以输出采样信号给所述时钟鉴相单元20。
所述时钟鉴相单元20可以从所述待恢复的时钟信号中估计出采样时钟与发送时钟的时间误差,并输出时间误差信号给所述环路滤波单元30。
所述环路滤波单元30可以对所述时间误差信号进行滤波。所述时钟调整电路40可以对滤波后的采样时钟进行调整,以使得时间误差不断变小,从而完成时钟恢复,实现正常的通信接收。
请参阅图2,图2所示为本申请的一个实施例提供的时钟鉴相单元20的结构示意图。
可以理解,本实施例中的所述时钟鉴相单元20可以包括高通滤波单元22、第一处理单元24、第二处理单元26以及计算单元28。所述第一处理单元24可以用于对输入的信号进行采样,并输出采样信号。所述第二处理单元26可以用于对输入信号进行采样,并输出采样信号。所述高通滤波单元22可以电连接于所述采样电路10,所述第一处理单元24电连接于所述高通滤波单元22与所述计算单元28之间,所述第二处理单元26电连接于所述高通滤波单元22与所述计算单元28之间,所述计算单元28电连接于所述环路滤波单元30。可以理解,在一个实施例中,该计算单元28可以为计算单元或者比较器,对此本申请不作限定。可以理解,在一个可能的实现方式中,所述第一处理单元24和所述第二处理单元26可以采用同一个器件或电路来实现。在一种可能的实现方式中,所述第一处理单元24和第二处理单元26均可以包括采样保持单元。
本实施例中,所述高通滤波单元22可以用于滤除所述采样信号的带内频谱分量,其中,频谱分量指的是经变换后,频域中频率的幅度。可以频谱反映的是信号幅度和相位随频率的分布情况,它在频域中描述了信号的特征。所述第一处理单元24可以通过第一相位的采样时钟对滤波后的信号进行特定比例的欠采样,输出第一欠采样信号给所述计算单元28,所述第二处理单元26可以通过第二相位的采样时钟对滤波后的信号进行特定比例的欠采样,输出第二欠采样信号给所述计算单元28。所述计算单元28计算两个信号的能量差异或者幅度差异,该能量差即为该时间误差。可以理解,所述第一相位和第二相位的不同可以表征所述第一处理单元24的采样时钟和所述第二处理单元26的采样时钟具有时间差。
可以理解,在一个实施例中,所述第一欠采样信号与所述第二欠采样信号的采样相位不同,采样相位不同即可以代表采样位置不同。
请参阅图3,图3所示为本申请的一个实施例提供的时钟恢复电路100的结构示意图。
本实施例中,所述采样电路10可以包括包络检波单元12和采样保持单元14。具体地,所述发信机在本地时钟的驱动下发送幅度调制信号给所述接收机。所述包络检波单元12可以对接收的调制信号进行解调,进而可以得到基带信号。可以理解,所述采样保持单元14可以采样到所述基带信号,以得到恢复重建的发送信号。
所述包络检波单元12可以输出基带信号给所述高通滤波单元22,所述高通滤波单元22对所述基带信号进行滤波,输出信号经过所述第一处理单元24和所述第二处理单元26的采样后,得到两个欠采样信号。由于这两个欠采样信号为单极性信号(例如正信号或负信号),这两个欠采样信号经过一个减法器即可实现能量差的近似计算,因此,这两个欠采样信号经过所述计算单元28的计算后可实现两个信号能量差异或者幅度差异的近似计算,所述计算单元28的输出为时钟误差信号。所述计算单元28输出所述时钟误差信号给所述时钟调整电路40。
在一种可能的实现方式中,所述时钟调整电路40可以包括压控振荡单元41、第一分频单元42、第二分频单元43、第一时钟延迟单元44。
本实施例中,所述压控振荡单元41可以电连接于所述环路滤波单元30,所述第一分频单元42电连接于所述压控振荡单元41与所述第一处理单元24之间,所述第二分频单元43电连接于所述第二处理单元26与所述第一时钟延迟单元44之间。所述第一时钟延迟单元44电连接于所述压控振荡单元41。所述采样保持单元14还可以电连接于所述第一时钟延迟单元44和所述压控振荡单元41。可以理解,在一种可能的实现方式中,所述第一时钟延迟单元44可以是移位寄存器或者数字缓存单元。
在本申请具体的实现过程中,所述环路滤波单元30可以对所述时钟鉴相单元20输出的时间误差信号进行滤波,并将经过滤波后的信号传输给所述压控振荡单元41,由此可以抑制带外噪声,提升环路稳定性,使得所述时钟恢复电路100能够满足某些对性能要求高的场合。在一个可能的实现方式中,所述环路滤波单元30可以是一阶滤波器、二阶滤波器或者高阶滤波器中的任意一种,对此本申请不作限定。
所述压控振荡单元41可以根据所接收到的所述时间误差信号,从而产生时钟信号,并可以在输入信号的控制下调整所述时钟信号的频率。基于这样的设计,所述时钟鉴相单元20输出的时钟误差信号可以依次经过所述环路滤波单元30和所述压控振荡单元41的处理,输出M/N倍符号率的时钟信号,M>N。可以理解,该时钟信号可以驱动所述采样保持单元14进行正常的信号采样。
可以理解,在一种可能的实现方式中,所述压控振荡单元41的时钟信号还可以输出给所述第一分频单元42和所述第一时钟延迟单元44。具体地,所述第一分频单元42接收所述压控振荡单元41输出的时钟信号,该时钟信号经过1/M倍的第一分频单元42后可以得到第一欠采样时钟。
所述压控振荡单元41输出的时钟信号可以经过所述第一时钟延迟单元44的延迟L拍后,再经过1/M倍的第二分频单元43,从而可以产生第二欠采样时钟。可以理解,所述第一欠采样时钟和所述第二欠采样时钟的信号将可以分别用于驱动所述时钟鉴相单元20中的第一处理单元24和所述第二处理单元26。
图4a所示为所述基带信号的信号频谱图,图4b所示为所述高通滤波单元22的频率响应图。可以理解,所述高通滤波单元22可以对基带信号进行滤波。所述基带信号的带宽可以为(1+α)×B。
其中,B为符号波特率,α为滚降系数,并且α<1。由图4a和图4b可知,本实施例中,所述高通滤波单元22的最优高通截止频率为fc=(1-α)/2×B。所述高通滤波单元22的过渡带越窄越好。
图5所示为经过所述高通滤波单元22滤波后的信号频谱图。可以看出,经过滤波后的信号只含有两侧边带和滚降区的频谱。
当所述采样信号与发送信号的时钟存在长度为τ的时钟延迟时,根据傅里叶变换的特性,采样信号的频谱可以等效于在发送信号的相频响应上叠加了一个线性相位差τf,即该接收信号的频谱R(f)可以满足以下公式(1):
R(f)=S(f)ei2πτf (1)
其中S(f)为发送信号的频谱,基于发送信号的频谱在边带外侧的周期性特性,S(f)在两侧边带f=±B/2附近的频谱相同,即S(-B/2)=S(B/2)。
可以理解,在一种场景下,假如对该接收信号的频谱R(f)进行特定的欠采样,则可以得到整数倍发送符号周期的欠采样信号,所述接收信号的频谱S(f)将会发生混叠。由于该欠采样的周期是符号周期的整数倍,因此两侧边带f=±B/2附近的频谱在混叠时将可以叠加在同一个频点附近,则混叠频谱可以满足以下公式(2):
其中,f0表示原边带频点f=±B/2在经过混叠后所在的频点位置,由于混叠后的频谱D具有一个与τ相关的余弦分量,当τ=0时,公式(2)中D的幅度可以达到最大值。因此,D的幅度值可以具备检测时间误差的能力。
若欠采样的时钟周期是发送信号的时钟周期的4倍,则采样后的信号频谱将会发生4倍的混叠。
如图6所示,该混叠后的频谱可以由g1部分、g2部分、g3部分和g4部分的叠加而成。所述g1部分、g2部分、g3部分、g4分别对应欠采样前的信号频谱的四个子频谱段。可以理解,所述g3部分和所述g4部分分别为两个边带的滚降区域。该滚降区域的混叠频谱D可以具有检测时钟误差的能力,因此该g3部分和所述g4部分可以是鉴别时钟误差的有用信号。所述g1部分和g2部分位于原信号频谱的带内区间段,由于其频谱内容具有随机性,因此混叠后无法用于鉴别时钟误差,对时钟误差的检测为噪声项。基于此,为了提升检测时间误差的信噪比,本申请的实施例在欠采样之前可以通过所述高通滤波单元22对带内频谱成分进行抑制,从而可以大大提升了欠采样后有用信号的信噪比和时间误差检测的精度。
举例说明,该滚降系数可以为α=0.2,该采样时钟CLKc可以为1.25倍符号波特率,即M/N=5/4。该采样时钟CLKc可以为所述压控振荡单元41恢复出的时钟信号。若该时钟恢复电路100产生的采样时钟CLKc需要保持在发送时钟的M/N=5/4倍率,该时钟鉴相单元20需要对所述高通滤波单元22滤波后的信号根据混叠频谱D的检测原理进行时钟误差的检测。
可以理解,本实施例中,所述第一分频单元42可以根据所述压控振荡单元41输出的采样时钟CLKc而产生欠采样时钟CLKa。所述第一时钟延迟单元44接收所述压控振荡单元41输出的采样时钟CLKc,并对所述采样时钟CLKc进行延时。所述第二分频单元43可以根据压控振荡单元经过延时后的采样时钟CLKc而产生欠采样时钟CLKb。
在一些场景下,所述欠采样时钟的周期可以是符号周期的整数倍,所述第一分频单元42和所述第二分频单元43均可以为1/M分频,例如1/5分频单元。
本申请的实施例中,该第一分频单元42和第二分频单元43产生的时钟,来驱动第一处理单元24和第二处理单元26对所述高通滤波单元22滤波后的信号进行欠采样时,欠采样时钟的周期可以是发送时钟周期的N倍(如4倍)。因此,采样后的信号频谱将会发生4倍的混叠。
在一种可能的实现方式中,所述第一分频单元42在对所述采样时钟CLKc分频生成欠采样时钟CLKa时,每M个采样时钟CLKc生成一拍欠采样时钟CLKa,连续M拍采样时钟CLKc中的任意一拍均可以作为欠采样时钟CLKa的起始时钟拍。因此,所述第一分频单元42和所述第二分频单元43在分频时可以有M种不同的分频时间差。
可以理解,在一种可能的实现方式中,对于M/N倍过采样的采样时钟CLKc,若第一拍采样时钟CLKc与所述发送时钟的时间误差为τ,则M个不同的分频时间差τi满足以下公式(3):
τi=τ+mod(i·N/M,1)T,i=0,1,...,M-1 (3)
其中,T=1/B,T为发送信号的符号周期。本实施例中,M=5,N=4,因此5个不同的分频时间差分别为τ0=τ,τ1=τ+0.8T,τ2=τ+0.6T,τ3=τ+0.4T,τ4=τ+0.2T。
可以理解,本申请实施例的时钟恢复电路100可以通过所述第一时钟延迟单元和两个分频单元来产生两个具有不同分频时间差的欠采样时钟CLKa和欠采样时钟CLKb。其中,所述欠采样时钟CLKb的分频时间差可以记为τb,所述欠采样时钟比CLKa的分频时间差记为τa,本实施例中,所述欠采样时钟CLKb的分频时间差τb比所述欠采样时钟CLKa的分频时间差τa延迟L拍采样时钟CLKc,且1<L<M。可以理解的是,如上述所述,在1/M分频的条件下,欠采样时钟可以有M种不同的起始采样相位,因此,L≥M的效果可以与1<L<M范围内的效果相同,仍然可以输入本申请的效果范围。
可以理解,在L拍采样时钟CLKc延迟的情况下,分频时间差τb和分频时间差τa之间存在一个时间差,该时间差可以为τb-τa=βT。
由公式(3)可知,β=L×N/M。
在一种可能的实现方式中,所述第一时钟延迟单元44可以包括L个锁存器。可以理解,在另一些可能的实现方式中,所述第一时钟延迟单元44也可以包括移位寄存器、延迟线、状态机等。对此本申请不作限定。
可以理解,在一些可能的实现方式中,所述第一处理单元24可以在所述欠采样时钟CLKa的驱动下,对所述高通滤波单元22滤波后的信号进行采样,其中,混叠频谱Da可以满足以下公式(4):
可以理解,在一些可能的实现方式中,所述第二处理单元26可以在所述欠采样时钟CLKb的驱动下,对所述高通滤波单元22滤波后的信号进行采样,其中,混叠频谱Db可以满足以下公式(5):
由此,对Da和Db的求差可以得到所述时钟鉴相单元20的鉴相误差Err,即所述鉴相误差Err可以满足以下公式(6):
在上述公式(6)可知,若使用该鉴相误差Err来驱动所述时钟恢复电路完成锁定时,所述鉴相误差Err可以保持为0,即可以将所述欠采样时钟CLKa锁定到一个稳定的分频时间差此外,若所述采样时钟CLKc的M个分频时间差τi中存在某个分频时间差则τj=O,则所述采样时钟CLKc可以实现对所述发送时钟在M/N倍下的锁定和恢复。
可以理解,在本实施例中,由于输入所述时钟鉴相单元20的信号经过所述包络检波单元12,即该基带信号的幅度为正数。该正数信号的频谱能量可以与信号幅度成正比。本申请实施例采用欠采样信号来替代其频谱能量D进行求差,进而可以实现时间误差的检测。
在一种可能的实现方式中,所述第一时钟延迟单元44可以包括1个锁存器,即L=1,此时,β=0.8,所述欠采样时钟CLKa的分频时间差为τa=-0.4T,所述采样时钟CLKc中存在一个分频时间差τj=τa+0.4T=0,因此,所述欠采样时钟CLKc实现1.25倍发送时钟的恢复。可以理解,在另一种可能的实现方式中,上述公式(6)中所用的减法器也可以用比较器进行替代,所述鉴相误差Err可以满足以下公式(7):
Err=Sign{Da(f0,τa)-Db(f0,τb)} (7)
其中,若a>0,Sign{a}=1;若a<0,Sign{a}=-1;若a=0,Sign{a}=0。
可以理解,从上述公式(7)中可以得到,当Da大于Db时,则所述鉴相误差Err等于1;当Da小于Db时,则所述鉴相误差Err等于-1;当Da等于Db时,则所述鉴相误差Err等于0。
采用本申请的实施例的时钟恢复电路,可以从接收信号中提取时钟信号,并完成时钟鉴相,其中采样时钟是发送时钟的M/N倍时,只需要满足M>N即可检测时间误差,并驱动时钟恢复电路以实现时钟恢复。本申请的实施例不依赖信号眼图,可以适用于各种调制模式,并可以在接收机的信道均衡之前进行时钟恢复。
请参阅图7,图7所示为本申请的另一个实施例提供的时钟恢复电路100的结构示意图。
与图3示出的时钟恢复电路100的区别在于,如图7所示,本实施例中的时钟恢复电路100还可以进一步包括第二时钟延迟单元45和第三分频单元46。
本实施例中,所述第二时钟延迟单元45可以电连接于所述压控振荡单元41和所述第一时钟延迟单元44,所述第三分频单元46可以电连接于所述第二时钟延迟单元45和所述采样保持单元14。
可以理解,所述第三分频单元46可以接收所述采样时钟CLKc,并可以用于产生一个与发送时钟同频锁定的采样时钟CLKd。在一种可能的实现方式中,所述第三分频单元46可以为N/M分频单元,即所述第三分频单元46可以为1/M的分频单元串联一个N倍倍频器。
为了实现与发送时钟同相的时钟,由此该第三分频单元46输出的采样时钟CLKd需要与发送时钟之间没有非整数符号周期的时间误差。因此,本申请实施例在所述第三分频单元46对所述采样时钟CLKc进行N/M变频之前,可以增加一个长度为H的第二时钟延迟单元45,该第二时钟延迟单元45可以得到一个与发送时钟的时间差为τd的时钟信号。可以理解,H可以为所述第二时钟延迟单元45对时钟延迟的拍数。
本实施例中,所述时间差为τa可以锁定到由L决定的固定偏差由此所述第二延迟器45可以延迟H,即可以在所述时间差τd与所述时间差τa之间产生固定偏差即/>即可以可消除采样时钟CLKd与发送时钟之间的非整数符号周期的时间差,进而可以实现时钟同相。可以理解,在一种场景下,当L产生的采样时钟CLKb和采样时钟CLKa之间的时间误差的二分之一,能够被H产生的采样时钟CLKd和采样时钟CLKa之间的时间误差抵消,则抵消后的时间误差为0或者可以为发送时钟周期的整数倍。在另一种场景下,可以选择L=1,并且使得β=0.8,选择H=3,并且使得τd-τa=0.4T,此时采样时钟CLKd可以与发送时钟同相,并且时间误差为0。
在另一种可能的实现方式中,当接收机对采样时钟CLKd与发送时钟之间的相位没有同相的约束要求时,或者当时,τd也可以为0,此时所述第三分频单元46与所述压控振荡单元41之间也可以没有第二时钟延迟单元45。
请参阅图8,图8所示为本申请的另一个实施例提供的时钟恢复电路100的结构示意图。
与图3示出的时钟恢复电路100的区别在于,如图8所示,本实施例中的时钟恢复电路100还可以进一步包括解调单元50和功率检测单元51。
本实施例中,所述解调单元50电连接于采样保持单元14,所述功率检测单元51电连接于所述解调单元50和所述高通滤波单元22之间。
所述解调单元50用于对接收到的高频调制信号进行解调,解调得到的基带信号可以在恢复后的采样时钟驱动下,经过所述采样保持单元14采样后得到时钟重建后的采样信号。
所述功率检测单元51用于获取高频调制信号对应的基带信号的瞬时功率,通过该瞬时功率信号进行时钟恢复。可选地,所述功率检测单元51可以是自混频器、包络检波单元或光电二极管等电路或器件。基于这样的设计,所述功率检测单元51可以直接得到调制信号的基带功率。
请参阅图9,图9所示为本申请的另一个实施例提供的时钟恢复电路100的结构示意图。
本实施例中的时钟恢复电路100可以包括混频单元60、采样保持单元70、时钟鉴相单元20、环路滤波单元30和压控振荡单元41。
所述混频单元60可以电连接于所述采样保持单元70,所述采样保持单元70电连接于所述时钟鉴相单元20,所述时钟鉴相单元20连接于所述环路滤波单元30,所述压控振荡单元41电连接于所述采样保持单元70与所述环路滤波单元30之间。
本实施例中,所述混频单元60可以用于接收高频调制信号,并可以将接收到的高频调制信号解调为基带信号。所述混频单元60还可以将该基带信号传输给所述采样保持单元70。可以理解,在一个可能的实现方式中,所述混频单元60可以是I/Q混频器。
所述采样保持单元70可以用于接收所述混频单元60输出的基带信号,并用于根据所述采样时钟CLKc对所述基带信号进行采样保持,以输出过采样信号给所述时钟鉴相单元20。
本实施例中,所述时钟鉴相单元20可以包括高通滤波单元22、延迟单元47、第一处理单元24、第二处理单元26、第一功率处理单元80、第二功率处理单元82和计算单元28。
所述高通滤波单元22电连接于所述采样保持单元70、第一处理单元24和所述延迟单元47,所述第一处理单元24电连接于所述第一功率处理单元80,所述延迟单元47电连接于所述第二处理单元26,所述第二功率处理单元电连接于所述第二处理单元26和所述计算单元28,所述第一功率处理单元80电连接于所述计算单元28。
所述高通滤波单元22可以用于对所述过采样信号进行高通滤波。在一种实施例中,所述高通滤波单元22可以是模拟滤波器或者有限长单位冲激响应(Finite ImpulseResponse,FIR)滤波器或者数字滤波器中的任意一种。
所述第一处理单元24可以对经由所述高通滤波单元22滤波输出的过采样信号中的每M个信号抽取一个输出,以得到第一欠采样信号。
所述延迟单元47用于对所述过采样信号进行延时。可以理解,在一种可能的实现方式中,所述延迟单元47可以是移位寄存器或者数字缓存单元。
所述第二处理单元26用于对输入的过采样信号中的每M个信号抽取一个输出,以得到第二欠采样信号。
所述第一功率处理单元80用于计算所述第一欠采样信号的功率。
所述第二功率处理单元82用于计算所述第二欠采样信号的功率。
本实施例中,所述计算单元28可以用于计算两个功率能量差,以输出时钟误差信号给所述环路滤波单元30。
请参阅图10,图10所示为本申请的另一个实施例提供的时钟恢复电路100的结构示意图。
如图10所示,本实施例中的时钟鉴相单元20包括高通滤波单元22、处理模块25、串并转换单元27、计算单元28以及时钟合路单元29。
所述处理模块25电连接于所述高通滤波单元22与所述串并转换单元27之间,所述时钟合路单元29电连接于所述时钟调整电路40与所述处理模块25之间,所述串并转换单元27电连接于所述计算单元28。
与图3示出的时钟恢复电路100的区别在于,如图10所示,本实施例中,所述第一处理单元24和所述第二处理单元26可以采用同一个器件或电路来实现。本实施例中的处理模块25可以包括采样保持单元。所述处理模块25可以对待恢复的时钟信号进行处理,以输出采样相位不同的两个欠采样信号。
具体地,所述时钟合路单元29电连接于所述第一分频单元42和所述第二分频单元43。所述第一分频单元42和所述第二分频单元43分别输出欠采样时钟CLKa和欠采样时钟CLKb给所述时钟合路单元29。所述时钟合路单元29输出采样时钟CLKe给所述处理模块25,以驱动所述处理模块25进行信号采样。由此,所述处理模块25可以在一个2/N倍的采样时钟CLKe的驱动下,对所述高通滤波单元22输出的信号进行采样,以得到采样信号。该采样信号可以输入到所述串并转换单元27,所述串并转换单元27可以并行输出两个欠采样信号给所述计算单元28。
其中,所述串并转换单元27可以处理两个连续输入的信号,并将两个信号分别从两个输出端口并行输出。可以理解,在一种可能的实现方式中,所述串并转换单元27可以采用两个交替工作的锁存器来实现。在另一种可能的实现方式中,所述串并转换单元27还可以采用一个深度为2的缓存器来实现。
可以理解,本实施例中,所述欠采样时钟CLKa和所述欠采样时钟CLKb为两个具有不同相位的时钟信号。如图11所示,所述欠采样时钟CLKa和所述欠采样时钟CLKb在一个周期内的电平跳变位置不同,所述时钟合路单元29将两个时钟进行合并,得到采样时钟CLKe。其中,所述采样时钟CLKe在一个周期内同时包括两个时钟的电平跳变位置,并且采样时钟CLKe的时钟频率是所述欠采样时钟CLKa和所述欠采样时钟CLKb的2倍。
在一种可能的实现方式中,所述时钟合路单元29可以采用信号合路器或者加法器来实现。
可以理解,本实施例中,所述串并转换单元27并行输出的两个信号可以等效于在所述欠采样时钟CLKa和所述欠采样时钟CLKb驱动下采样得到的信号。由此,本实施例中的时钟鉴相单元20的效果与图3中的实施例的时钟鉴相单元20的效果相同。
请参阅图12,图12所示为本申请的另一个实施例提供的时钟恢复电路100的结构示意图。
与图9示出的时钟恢复电路100的区别在于,如图12所示,本实施例中的时钟鉴相单元20可以包括高通滤波单元22、处理模块25、串并转换单元27、第一功率处理单元80、第二功率处理单元82以及计算单元28。
所述高通滤波单元22电连接于所述采样保持单元70及处理模块25,所述串并转换单元27电连接于所述第一功率处理单元80和所述第二功率处理单元82,所述串并转换单元27还电连接于所述处理模块25,所述第一功率处理单元80和所述第二功率处理单元82电连接于所述计算单元28。
本实施例中,所述高通滤波单元22可以用于对所述过采样信号进行高通滤波。在一种实施例中,所述高通滤波单元22可以是模拟滤波器或者有限长单位冲激响应(FiniteImpulse Response,FIR)滤波器或者数字滤波器中的任意一种。
所述处理模块25可以对经由所述高通滤波单元22滤波输出的过采样信号进行抽取,输出欠采样信号。本实施例中,所述处理模块25可以对接收的过采样信号中的每M个信号抽取两个进行输出。可以理解,所述信号抽取单元对于过采样信号的两个不同的抽取位置就对应了两种不同的欠采样相位。
所述处理模块25输出可以通过1:2的串并转换单元27进行处理,所述串并转换单元27可以输出两路并行的欠采样信号分别给所述第一功率处理单元80和第二功率处理单元82,即所述串并转换单元27可以分别输出第一欠采样信号和第二欠采样信号给所述第一功率处理单元80和第二功率处理单元82。其中,该处理模块25输出的第一欠采样信号和第二欠采样信号具有不同相位。可以理解,在一种可能的实现方式中,所述串并转换单元27可以采用两个交替工作的锁存器来实现。在另一种可能的实现方式中,所述串并转换单元27还可以采用一个深度为2的缓存器来实现。
所述第一功率处理单元80用于计算所述第一欠采样信号的功率。
所述第二功率处理单元82用于计算所述第二欠采样信号的功率。
本实施例中,所述计算单元28可以用于计算两个功率能量差,以输出时钟误差信号给所述环路滤波单元30。
请参阅图13,本申请的实施例还提供一种通信设备200,如图13所示,所述通信设备200可以包括上述实施例中描述的时钟恢复电路100,该通信设备200可以工作于所述所需的时钟信号。通过所述时钟恢复电路100的作用能够同步时钟。
以上所述,仅是本申请的较佳实施方式而已,并非对本申请任何形式上的限制,虽然本申请已是较佳实施方式揭露如上,并非用以限定本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本申请技术方案的范围内。
Claims (16)
1.一种时钟恢复电路,其特征在于,所述时钟恢复电路包括:
时钟鉴相单元,所述时钟鉴相单元包括处理模块和计算单元;所述处理模块用于对待恢复的时钟信号进行处理,以用于输出采样相位不同的第一欠采样信号和第二欠采样信号;所述计算单元用于根据所述第一欠采样信号和所述第二欠采样信号的能量差异或幅度差异估计第一采样时钟的时间误差信号;
时钟调整电路,所述时钟调整电路用于根据所述时间误差信号对所述第一采样时钟进行调整。
2.根据权利要求1所述的时钟恢复电路,其特征在于,
所述处理模块包括第一处理单元和第二处理单元,所述第一处理单元用于对待恢复的时钟信号进行信号处理,以输出第一欠采样信号;所述第二处理单元用于对所述待恢复的时钟信号进行信号处理,以输出第二欠采样信号,所述第一欠采样信号与所述第二欠采样信号的采样相位不同。
3.根据权利要求2所述的时钟恢复电路,其特征在于,
所述第一处理单元用于通过第一相位的第二采样时钟对所述待恢复的时钟信号进行欠采样,输出第一欠采样信号,所述第二处理单元用于通过第二相位的第三采样时钟对所述待恢复的时钟信号进行欠采样,输出第二欠采样信号,所述计算单元用于根据所述第一欠采样信号和所述第二欠采样信号的能量差异或幅度差异估计所述第一采样时钟的时间误差信号。
4.根据权利要求3所述的时钟恢复电路,其特征在于,
所述时钟调整电路还用于对所述第一采样时钟进行分频,以产生第二采样时钟给所述第一处理单元,所述时钟调整电路还用于将所述第一采样时钟进行延迟,并将延迟后的第一采样时钟进行分频以产生所述第三采样时钟,以输出所述第三采样时钟给所述第二处理单元。
5.根据权利要求2-4任意一项所述的时钟恢复电路,其特征在于,
所述时钟恢复电路还包括解调单元,所述解调单元电连接于第一采样保持单元,所述解调单元用于对接收到的信号进行解调,解调得到的基带信号经过所述第一采样保持单元采样后得到时钟重建后的采样信号。
6.根据权利要求5所述的时钟恢复电路,其特征在于,
所述时钟恢复电路还包括功率检测单元,所述功率检测单元用于获取所述基带信号的功率幅度,并通过该功率幅度进行时钟恢复。
7.根据权利要求2所述的时钟恢复电路,其特征在于,
所述时钟恢复电路还包括第一采样保持单元,所述时钟鉴相单元还包括延迟单元,所述第一采样保持单元用于接收基带信号,并根据所述第一采样时钟对所述基带信号进行采样保持,以输出过采样信号给所述时钟鉴相单元,所述第一处理单元用于在多个所述过采样信号中抽取一个输出,以输出所述第一欠采样信号;所述延迟单元用于对所述过采样信号进行延时,并将延时后的过采样信号传输给所述第二处理单元;所述第二处理单元用于在所述延时后的多个过采样信号中抽取一个输出,以输出所述第二欠采样信号。
8.根据权利要求2-7任意一项所述的时钟恢复电路,其特征在于,
所述时钟鉴相单元还包括第一功率处理单元和第二功率处理单元,所述第一功率处理单元电连接于所述第一处理单元,所述第二功率处理单元电连接于所述第二处理单元,所述第一功率处理单元用于计算所述第一欠采样信号的第一功率,所述第二功率处理单元用于计算所述第二欠采样信号的第二功率。
9.根据权利要求8所述的时钟恢复电路,其特征在于,
所述计算单元连接于所述第一功率处理单元和所述第二功率处理单元,所述计算单元用于计算所述第一功率与所述第二功率之间的功率能量差,以输出所述时钟误差信号给所述时钟调整电路。
10.根据权利要求1所述的时钟恢复电路,其特征在于,
所述时钟鉴相单元还包括时钟合路单元和串并转换单元,所述时钟合路单元用于输出第四采样时钟给所述处理模块,所述处理模块用于通过所述第四采样时钟对所述待恢复的时钟信号进行欠采样,以输出所述第一欠采样信号和所述第二欠采样信号给所述串并转换单元,所述串并转换元用于将所述第一欠采样信号和所述第二欠采样信号并行输出给所述计算单元。
11.根据权利要求1所述的时钟恢复电路,其特征在于,
所述时钟恢复电路还包括第一采样保持单元,所述时钟鉴相单元还包括串并转换单元,所述第一采样保持单元用于接收基带信号,并用于通过所述第一采样时钟对所述基带信号进行采样保持,以输出过采样信号给所述时钟鉴相单元;所述处理模块用于在多个所述过采样信号中抽取两个输出,以输出采样相位不同的所述第一欠采样信号和所述第二欠采样信号给所述串并转换单元。
12.根据权利要求11所述的时钟恢复电路,其特征在于,
所述时钟鉴相单元还包括第一功率处理单元和第二功率处理单元,所述串并转换元用于将所述第一欠采样信号和所述第二欠采样信号并行输出给所述第一功率处理单元和所述第二功率处理单元,所述第一功率处理单元用于计算所述第一欠采样信号的第一功率,所述第二功率处理单元用于计算所述第二欠采样信号的第二功率,所述计算单元用于计算所述第一功率与所述第二功率之间的功率能量差,以输出所述时钟误差信号给所述时钟调整电路。
13.根据权利要求1-12任意一项所述的时钟恢复电路,其特征在于,
所述时钟鉴相单元还包括第一滤波单元,所述第一滤波单元用于滤除所述待恢复的时钟信号的带内频谱分量。
14.根据权利要求1-13任意一项所述的时钟恢复电路,其特征在于,
所述时钟恢复电路还包括第二滤波单元,所述第二滤波单元连接于所述计算单元,所述第二滤波单元用于对所述时间误差信号进行滤波,以得到经过滤波后的时间误差信号。
15.根据权利要求14所述的时钟恢复电路,其特征在于,
所述时钟调整电路还用于接收所述经过滤波后的时间误差信号,并根据所述经过滤波后的时间误差信号调整所述第一采样时钟的频率。
16.一种通信设备,其特征在于,所述通信设备包括如权利要求1-15任意一项所述的时钟恢复电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111506580.8A CN116260541A (zh) | 2021-12-10 | 2021-12-10 | 时钟恢复电路及通信设备 |
PCT/CN2022/135317 WO2023103852A1 (zh) | 2021-12-10 | 2022-11-30 | 时钟恢复电路及通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111506580.8A CN116260541A (zh) | 2021-12-10 | 2021-12-10 | 时钟恢复电路及通信设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116260541A true CN116260541A (zh) | 2023-06-13 |
Family
ID=86683086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111506580.8A Pending CN116260541A (zh) | 2021-12-10 | 2021-12-10 | 时钟恢复电路及通信设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116260541A (zh) |
WO (1) | WO2023103852A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514997B2 (en) * | 2007-09-28 | 2013-08-20 | Broadcom Corporation | Method and system for a receiver with undersampling mixing using multiple clock phases |
CN102164031B (zh) * | 2011-03-16 | 2014-05-21 | 华为技术有限公司 | 一种链路时钟恢复方法及装置 |
EP2615769B1 (en) * | 2011-12-15 | 2018-04-18 | Cisco Technology, Inc. | Clock recovery through digital techniques in a coherent receiver |
US9344075B2 (en) * | 2014-07-23 | 2016-05-17 | Advanced Micro Devices, Inc. | Measuring delay between signal edges of different signals using an undersampling clock |
-
2021
- 2021-12-10 CN CN202111506580.8A patent/CN116260541A/zh active Pending
-
2022
- 2022-11-30 WO PCT/CN2022/135317 patent/WO2023103852A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023103852A1 (zh) | 2023-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6295325B1 (en) | Fixed clock based arbitrary symbol rate timing recovery loop | |
JP2526931B2 (ja) | Psk信号復調装置 | |
US9503284B2 (en) | Receiver, transmitter and a method for digital multiple sub-band processing | |
US7769122B2 (en) | Timing recovery circuit | |
JPH0746218A (ja) | ディジタル復調装置 | |
JPS5911226B2 (ja) | 一定振幅の角度変調搬送波を用いるデ−タ通信方式 | |
US8401108B1 (en) | Modulation and demodulation of band-limited signals using near-Nyquist sampling | |
CN102164031A (zh) | 一种链路时钟恢复方法及装置 | |
EP2543167B1 (en) | Phase error compensation arrangement and phase error compensation method | |
CN101005480A (zh) | 解调电路和解调方法 | |
EP1976214A1 (en) | Communication signal symbol timing error detection and recovery | |
CA1115777A (en) | Method and device for acquiring the initial phase of the clock in a synchronous data receiver | |
Srinivasan et al. | An all-digital, high data-rate parallel receiver | |
JP4938770B2 (ja) | 直交振幅変調信号の送受信方法、直交振幅変調信号の送受信システム、コンピュータ読み取り可能な記録媒体、振幅変調信号の同期受信方法の応用 | |
US7778359B2 (en) | Method and device for clock synchronisation with a vestigial-sideband-modulated transmitted signal | |
CN116260541A (zh) | 时钟恢复电路及通信设备 | |
WO2019023433A1 (en) | SYNCHRONIZATION RECOVERY FOR NYQUIST SHAPED PULSES | |
US7587003B2 (en) | Method and device for carrier-frequency synchronization of a vestigial-sideband-modulated signal | |
JPH084277B2 (ja) | デジタル通信システム | |
JP2001223668A (ja) | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 | |
EP2976852B1 (en) | Timing recovery apparatus | |
US9137006B1 (en) | Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature and in-phase samples | |
CN114499646B (zh) | 一种vde-sat信道物理层信号时域导频均衡方法及设备 | |
JPH06237277A (ja) | Psk搬送波信号再生装置 | |
JP5253290B2 (ja) | デジタル直交変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |