JP4282495B2 - クロック再生回路 - Google Patents

Description

本発明はクロック再生回路に係り、特に無線及び有線のデータ伝送においてＱＰＳＫ（４相位相変調方式）復調の際に用いられるクロック再生回路に関する。

従来より、無線及び有線のデータ伝送には、周波数資源の有効活用の観点から占有帯域幅が狭く、誤り率特性も良いという特徴を持つ位相偏移変調（ＰＳＫ）系の変調方式で変調されたデータを伝送することが行われる。このＰＳＫ系の変調方式で変調された信号（被変調波）の受信側では、受信信号を復調する際には受信信号からクロックを再生する必要がある。このために用いられるクロック再生回路による再生クロックは、一般的に復調波形から零点を閾値として二値化して帯域フィルタを通すことで得られる。

図７は従来のクロック再生回路の一例の回路系統図を示す。同図において、入力されたＱＰＳＫ変調波信号（被変調波）は、直交復調器１内の乗算器１０ａ及び１０ｂにそれぞれ供給される。乗算器１０ａは搬送波発生器１２からの送信側と同一周波数の搬送波をπ／２位相シフタ１１でπ／２（ｒａｄ）移相された搬送波と、ＱＰＳＫ変調波信号との乗算を行い、得られた第１の信号をロールオフフィルタ２ａを通して遅延検波器３に供給する。また、乗算器１０ｂは搬送波発生器１２からの搬送波とＱＰＳＫ変調波信号との乗算を行い、得られた第２の信号をロールオフフィルタ２ｂを通して遅延検波器３に供給する。

遅延検波器３は、上記の第１及び第２の信号に対して、前のシンボルを遅延させてシンボル間の位相差に基づき復調する。復調されたＩ信号（同相信号）はＤ型フリップフロップ７のデータ入力端子に供給され、復調されたＱ信号（直交信号）はＤ型フリップフロップ８のデータ入力端子に供給される一方、識別器５を通して帯域フィルタ特性を有するＰＬＬ（位相同期ループ）回路６に供給されて再生されたクロック信号が出力される。再生クロック信号は上記のＤ型フリップフロップ７及び８の各クロック端子に供給され、その立ち上がりエッジ又は立下りエッジで遅延検波器３からのＩ信号、Ｑ信号をサンプリングさせ、そのＱ出力端子から出力させる。

また、ＰＳＫ系の変調方式の一つであるπ／４シフトＱＰＳＫ変調方式で変調された信号を受信する受信機のクロック再生回路として、入力される受信信号に対し、遷移量πでの連続的な識別点の遷移を行う位相回転操作を施すことにより、ＱＰＳＫ方式と同様の同期クロック再生が可能なクロック再生回路が知られている（例えば、特許文献１参照）。

更に、ＰＳＫ系の変調方式の一つであるＰＳＫ変調方式で変調された信号を受信する装置において、位相回転回路により隣り合う受信点の遷移角に基づき予め定めた角度だけＰＳＫ復調信号を位相回転し、その位相回転したＰＳＫ復調信号の隣り合う受信点がＩ軸又はＱ軸と交差するゼロクロス点位置と隣り合う受信点間の時間的中点位置との時間的差に基づく位相誤差を検出し、アイの開口点においてサンプリングするべく検出された上記の位相誤差に基づきＰＳＫ復調信号の隣り合う受信点のサンプリング位置を修正する構成のクロック再生回路も知られている（例えば、特許文献２参照）。この従来のクロック再生回路によれば、再生されたクロックに基づいて得たサンプリング点がアイの開口点に一致する。

特開平１０−３２２４０６号公報 特開２０００−２３２４９２号公報

しかし、近年、無線のデータ伝送においては、限られた帯域で多くの情報を伝送するために、元のデータに帯域制限を施し、占有帯域幅が最小になるようにし、更に受信側で符号間干渉を除去又は低減するために用いられるロールオフフィルタ２ａ、２ｂのロールオフ係数を下げて、フィルタ特性の傾斜を急峻にするようにしているが、この結果、図８に示すように復調されたＩ信号又はＱ信号のアイパターンのアイ（開口点）が狭くなってきている。この復調されたＩ信号又はＱ信号の零点を閾値として識別器５で２値波形に変換すると、図９に示すようになり、ジッタの多いクロックとなる。

このため、帯域制限の緩かった場合に比べ、再生されるクロックのジッタが多くなって、クロック再生するために帯域フィルタとして用いるＰＬＬ回路６のＱを高くしなければならなくなる。しかしながら、Ｑを高くすることは、安定するまでの時間がかかり、クロック再生に時間がかかることになる。

また、特許文献１及び２記載の従来のクロック再生回路は、π／４シフトＱＰＳＫ変調方式及びＰＳＫ変調方式で変調された信号の復調信号のクロック再生を行うものであり、ＱＰＳＫ変調方式あるいは８相ＰＳＫ変調方式で変調された信号の復調信号のクロック再生には適用できない。

本発明は以上の点に鑑みなされたもので、ＱＰＳＫ変調方式又は８相ＰＳＫ変調方式で変調された信号を復調するに際し、帯域フィルタのＱを高めることなく安定したクロックの再生を可能とするためにシンボルのクロック成分を低ジッタとし得るクロック再生回路を提供することを目的とする。

本発明は上記の目的を達成するため、入力されたＱＰＳＫ変調波信号を直交復調する復調手段と、復調手段から出力された２種類の復調信号を検波する検波手段と、検波手段から出力された同相信号と直交信号の各位相をπ／４回転するπ／４位相回転手段と、π／４位相回転手段により位相回転された同相信号及び直交信号の一方の信号の零点を閾値として２値波形に変換する識別手段と、識別手段から出力された２値波形信号の帯域制限を行って、再生したクロック信号を出力する帯域フィルタ手段とを有する構成としたものである。

この発明では、図８のアイパターンの収束点（ａ部）に着目し、この収束点が零点となるように同相信号と直交信号の各位相をπ／４回転するπ／４位相回転手段を設けている。このπ／４位相回転手段によって得られる信号波形は、図５の様なアイパターンとなり、１シンボル中に２ヶ所の零点を通過するようになる。また、２ヶ所のうち１ヶ所は元々の収束点であり、π／４位相回転することで、零点で収束している。そこで、このπ／４位相回転手段により位相回転された同相信号及び直交信号の一方の信号の零点を閾値として識別手段により２値波形に変換することにより、図６の様な図４に比べジッタの少ない波形を得ることができる。

ここで、上記の識別手段は、π／４位相回転手段を構成する検波手段から出力された同相信号と直交信号を加算する加算器からの加算信号の零点を閾値として２値波形に変換するか、又はπ／４位相回転手段を構成する検波手段から出力された同相信号と直交信号を減算する減算器からの減算信号の零点を閾値として２値波形に変換することを特徴とする。

また、上記の目的を達成するため、本発明は、入力された８相ＰＳＫ変調波信号を直交復調する復調手段と、復調手段から出力された２種類の復調信号を検波する検波手段と、検波手段から出力された同相信号と直交信号の各位相を２２.５度回転する位相回転手段と、位相回転手段により位相回転された同相信号及び直交信号の一方の信号の零点を閾値として２値波形に変換する識別手段と、識別手段から出力された２値波形信号の帯域制限を行って、再生したクロック信号を出力する帯域フィルタ手段とを有する構成としたものである。

この発明では、８相ＰＳＫ変調波信号を復調及び検波して得られた同相信号と直交信号の各位相を、位相回転手段により２２.５度回転することにより、収束点がＩ軸、Ｑ軸上に移動できるようにしたため、位相回転された同相信号及び直交信号の一方の信号の零点を閾値として識別手段により２値波形に変換することにより、ジッタの少ない波形を得ることができる。

なお、復調手段から出力された２種類の復調信号をそれぞれ帯域制限して検波手段に供給するロールオフフィルタを有し、また、帯域フィルタ手段は、ＰＬＬ回路で構成してもよい。

本発明によれば、ＱＰＳＫ復調して得られた同相信号と直交信号の各位相をπ／４回転された同相信号及び直交信号の一方の信号、又は８相ＰＳＫ復調して得られた同相信号と直交信号の各位相を２２.５度回転された同相信号及び直交信号の一方の信号の零点を閾値として識別手段により２値波形に変換することにより、ジッタの少ない波形を得るようにしたため、この２値波形から帯域フィルタ手段を通すことにより、安定したジッタの少ないクロックを再生することができる。

また、本発明によれば、ジッタ量を減らす必要が無ければ、後段の帯域フィルタ手段のＱを下げることができるため、これにより帯域フィルタ手段の応答特性が速くなり、クロック再生するまでの時間を短縮することができる。

次に、本発明を実施するための最良の形態について図面と共に説明する。図１は本発明になるクロック再生回路の一実施の形態の回路系統図を示す。同図中、図７と同一構成部分には同一符号を付してある。本実施の形態は、無線通信分野におけるＱＰＳＫ（４相位相変調方式）変調波信号を復調して得たデータからクロックを再生する回路の前に、位相をπ／４回転させるπ／４位相回転回路４を設けたことを特徴としている。π／４位相回転回路４は、遅延検波器３から出力されるＩ信号とＱ信号を加算合成する加算器４０を有する構成である。ただし、Ｉ信号とＱ信号の位相をπ／４回転させるには、Ｉ信号とＱ信号を減算する減算器（図示せず）も必要とするが、ここでは、加算器４０の出力信号のみを使用するので、減算器は不要である。

次に、本実施の形態の動作について説明する。図１において、入力されたＱＰＳＫ変調波信号は、直交復調器１と搬送波発生器１２によって、従来と同様にＩ、Ｑの直交信号に分離された後ロールオフフィルタ２ａ、２ｂによって帯域制限される。ロールオフフィルタ２ａ、２ｂの出力信号は、遅延検波器３で公知の遅延検波方式で処理され、それにより得られたＩ信号とＱ信号を、本実施の形態の要部であるπ／４位相回転回路４内の加算器４０に供給して加算する。

加算器４０から出力された信号は、識別器５で所定の閾値と比較されて２値化された後、帯域フィルタとして動作するＰＬＬ回路６に供給され、ここで帯域制限されて再生クロックとして得られる。なお、ロールオフフィルタ２ａ及び２ｂ、遅延検波器３、ＰＬＬ回路６は、当業者にとってよく知られており、また本発明の要旨とは直接関係しないので、その詳細な構成は省略する。

次に、本実施の形態の要部のπ／４位相回転回路の動作について、図２のコンスタレーション図を用いて更に詳細に説明する。遅延検波器３から出力されたＩ信号をｉ、Ｑ信号をｑとすると、π／４位相回転回路４はＩ、Ｑ両信号をそれぞれを加算する加算器（その出力信号をｑ’とする）と、ｉからｑを減算する減算器（その出力信号をｉ’とする）を有する。ただし、図１ではクロック再生に必要な一方の回路部（ここでは加算信号を得る加算器４０）のみを示している。

図２のＡ、Ｂ、Ｃ、Ｄ点は信号の収束点でデータを再生できる点である。信号がここを通過するタイミングでサンプリングすれば正しいデータを再生することができ、このタイミングを正確に作り出すことがクロック再生の役割となる。

まず、Ａ点のＩ信号、Ｑ信号をｉ，ｑとしたとき、ｉ＝ｑであるため、Ｉ信号とＱ信号の加算出力ｑ’は、ｑ’＝２ｑとなる。このとき減算出力のｉ’はｉ’＝０となる。従って、図２のコンスタレーション上ではＡ点の信号はπ／４位相回転回路４によりＡ’点にπ／４（ｒａｄ）だけ位相回転する。同様に、Ｂ、Ｃ、Ｄの各点の信号もＢ’、Ｃ’、Ｄ’の各点にπ／４（ｒａｄ）だけ位相回転することになる。

図３は位相回転していないコンスタレーション図上での信号の動きを例として示しており、Ｃ点からＱ軸の零点を通過するまでの時間と、零点からＡ点までに要する時間が同じではないことが分かる。図４は図３をπ／４位相回転したときのコンスタレーション図上での信号の軌跡を示し、Ｃ’点からＡ’点に向かうときのようにシンボル点以外での零点の通過は、図３と同様に均一ではないが、Ａ’点からＤ’点、Ｄ’点からＢ’点等のようにシンボル間の移動時間はシンボルレートそのものであるため、常に一定である。

上記の様子を波形で観測したものが図８と図５であり、それぞれ位相回転する前と後のＩ信号又はＱ信号の波形を示す。位相回転していない従来回路でのＩ信号又はＱ信号は、図８に示すように、零点を通過する点がシンボル（収束点）間の多くの場所で存在しているが、π／４位相回転する本実施の形態の回路でのＩ信号又はＱ信号は、図５に示すような１シンボル中に２ヶ所の零点を通過するアイパターンとなり、図８のような零点の通過点に加えて、シンボル点において１点に集中した点１５、１６が存在しており、この点１５、１６でのジッタは非常に少ない。１シンボル中の２ヶ所の零点のうち１ヶ所は元々の収束点であり、π／４位相回転することで、零点で収束している。

従って、このようにしてπ／４位相回転して得られる信号の一方の波形（図１では加算器４０の出力信号波形）を使って、図１の識別器５により零点を閾値として二値化すると、図６に示すようになり、図９に比べてジッタの少ないクロック成分を取り出すことができる。この識別器５の出力信号は、Ｑの高いＰＬＬ回路６により狭帯域の帯域フィルタ特性を付与されることにより、ジッタの少ない再生クロック信号が出力され、この再生クロック信号でＤ型フリップフロップ７、８でＩ信号、Ｑ信号をサンプリングすることで４値のディジタル信号を正確に再生することができる。また、ジッタ量を減らす必要が無ければ、ＰＬＬ回路６のＱを下げることができるため、ＰＬＬ回路６の応答特性が速くなり、クロック再生するまでの時間を短縮することができる。

なお、本発明は上記の実施の形態に限定されるものではなく、例えば上記の実施の形態ではπ／４位相回転回路４からクロック再生のための用いる出力信号は加算出力としたが、減算出力でも構わない。また、上記の実施の形態では検波回路として遅延検波器３を用いているが、同期検波器を用いてもよく、また、帯域フィルタについてはＰＬＬ回路６としているが、アクティブフィルタやクリスタルフィルタでも構成できる。更に、上記の実施の形態ではＱＰＳＫ変調波信号の復調時に用いるクロック再生回路について説明しているが、８相ＰＳＫ変調波信号においても、π／４位相回転回路４の替わりに、２２.５度位相を回転させる位相回転回路を使用することで、収束点がＩ軸、Ｑ軸上に移動できるため、本発明を適用することができる。

本発明の一実施の形態の回路系統図である。 図１の本実施の形態の要部のπ／４位相回転回路の動作説明用コンスタレーション図である。 位相回転していない信号の動きを説明するコンスタレーション図である。 図３をπ／４位相回転したときのコンスタレーション図上での信号の軌跡を示す図である。 図１の実施の形態のＩ信号又はＱ信号のアイパターンを示す図である。 図１のπ／４位相回転回路の出力信号の零点を閾値として二値化して得られるクロック信号の波形図である。 従来の一例の回路系統図である。 図７の従来回路のＩ信号又はＱ信号のアイパターンを示す図である。 図７のＩ信号又はＱ信号の零点を閾値として二値化して得られるクロック信号の波形図である。

符号の説明

１ 直交復調器
２ａ、２ｂ ロールオフフィルタ
３ 遅延検波器
４ π／４位相回転回路
５ 識別器
６ ＰＬＬ回路
７、８ Ｄ型フリップフロップ
１５、１６ 零点
４０ 加算器

Claims (6)

1. 入力されたＱＰＳＫ変調波信号を直交復調する復調手段と、
   前記復調手段から出力された２種類の復調信号を検波する検波手段と、
   前記検波手段から出力された同相信号と直交信号の各位相をπ／４回転するπ／４位相回転手段と、
   前記π／４位相回転手段により位相回転された前記同相信号及び直交信号の一方の信号の零点を閾値として２値波形に変換する識別手段と、
   前記識別手段から出力された２値波形信号の帯域制限を行って、再生したクロック信号を出力する帯域フィルタ手段と
   を有することを特徴とするクロック再生回路。
2. 前記識別手段は、前記π／４位相回転手段を構成する前記検波手段から出力された前記同相信号と直交信号を加算する加算器からの加算信号の零点を閾値として２値波形に変換することを特徴とする請求項１記載のクロック再生回路。
3. 前記識別手段は、前記π／４位相回転手段を構成する前記検波手段から出力された前記同相信号と直交信号を減算する減算器からの減算信号の零点を閾値として２値波形に変換することを特徴とする請求項１記載のクロック再生回路。
4. 入力された８相ＰＳＫ変調波信号を直交復調する復調手段と、
   前記復調手段から出力された２種類の復調信号を検波する検波手段と、
   前記検波手段から出力された同相信号と直交信号の各位相を２２.５度回転する位相回転手段と、
   前記位相回転手段により位相回転された前記同相信号及び直交信号の一方の信号の零点を閾値として２値波形に変換する識別手段と、
   前記識別手段から出力された２値波形信号の帯域制限を行って、再生したクロック信号を出力する帯域フィルタ手段と
   を有することを特徴とするクロック再生回路。
5. 前記復調手段から出力された前記２種類の復調信号をそれぞれ帯域制限して前記検波手段に供給するロールオフフィルタを有することを特徴とする請求項１又は４記載のクロック再生回路。
6. 前記帯域フィルタ手段は、ＰＬＬ回路であることを特徴とする請求項１又は４記載のクロック再生回路。
   
   
   
   
   

Images