CN106797360A - 相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路 - Google Patents

相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路 Download PDF

Info

Publication number
CN106797360A
CN106797360A CN201580045999.4A CN201580045999A CN106797360A CN 106797360 A CN106797360 A CN 106797360A CN 201580045999 A CN201580045999 A CN 201580045999A CN 106797360 A CN106797360 A CN 106797360A
Authority
CN
China
Prior art keywords
signal
mentioned
analog signal
upper side
side band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580045999.4A
Other languages
English (en)
Inventor
本杰明·P·威尔克森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN106797360A publication Critical patent/CN106797360A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/71637—Receiver aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2334—Demodulator circuits; Receiver circuits using non-coherent demodulation using filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/7163—Orthogonal indexing scheme relating to impulse radio
    • H04B2201/71636—Transmitted reference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明的实施例涉及一种超低功耗宽带的异步二进制相移键控解调方法及其电路结构。可提供一种超低功耗宽带的异步二进制相移键控解调电路，其作为二进制相移键控解调电路结构，包括：边带滤波及上边带信号延迟部，将已调制的信号通过其截止频率为载波频率的一阶高通滤波器与一阶低通滤波器滤波成上边带与下边带，并输出将上边带模拟信号延迟载波频率的1/4周期的模拟信号与下边带模拟信号；数据解调部，由于该延迟的上边带模拟信号与下边带模拟信号的相位差调整成0o，将由于该模拟信号的差异而产生的信号即在二进制相移键控调制信号的相位变化部分出现的模拟脉冲信号，通过迟滞电路进行锁存(Latch)而解调成数字数据；数据时钟恢复部，利用通过比较器将下边带模拟信号进行数字化的信号与数据信号而产生数据时钟。

Description

相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异 步二进制相移键控解调电路
技术领域
本发明的实施例涉及一种超低功耗宽带的异步二进制相移键控解调方法及其电路结构，其将二进制相移键控调制信号的上边带所经过的一阶边带滤波器的输出信号延迟载波频率的π/2的信号与、下边带所经过的一阶边带滤波器的输出信号的相位差调整成0°而解调数据。
背景技术
二进制相移键控(Binary Phase Shift Keying)信号作为抑制载波的双边带信号，由于不能将载波信号作为本身信号输出的问题，从而采用通过内部振荡器形成载波进行同步的同步式二进制相移键控解调方法。
二进制相移键控解调作为基本方法使用科斯塔斯环，但其电路复杂，并使用包括内部振荡器的反馈环，从而电力消耗大，传送速度有限。使用模拟积分器(AnalogIntegrator)与开关电容单元(Switched-Capacitor Units)的异步差分相移键控(DPSK)解调电路，由于内部振荡电路与模拟积分器，而存在电力消耗大，电路复杂，且包括电路的芯片面积变大，分组(Packet)中只有一个错误就毁掉全部的问题。
关于二进制相移键控解调电路，在韩国授权专利第10-0365982号中记载了，通过解调装置中同步信号生成部而稳定进行调制及解调的电路装置。关于相移键控(PSK)解调电路，在韩国授权专利第10-1167023号中记载了，不使用内部振荡器而异步进行的解调方法。
发明内容
本发明的实施例为了解决现有二进制相移键控信号的解调方式中，传送速度与电路复杂且电力消耗的问题，而提供一种将一阶边带滤波器的相位差调整成0°的二进制相移键控解调电路及其方法。
进而，提供一种传送宽带数字数据且超低功耗，同时电路简单的异步二进制相移键控解调电路及其方法。
作为二进制相移键控解调电路的结构，可提供一种超低功耗宽带的异步二进制相移键控解调电路，其包括：边带滤波及上边带信号延迟部，将调制的信号通过其截止频率为载波频率的一阶高通滤波器与一阶低通滤波器滤波成上边带与下边带，并产生将上边带模拟信号延迟载波频率的π/2即1/4周期的模拟信号；数据解调部，由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，将由于该模拟信号的差异而在相位变化部分产生的包括正脉冲(Positive Pulse)与负脉冲(Negative Pulse)的信号，通过迟滞电路进行锁存(Latch)而解调成数字数据；数据时钟恢复部，利用通过比较器将上述下边带模拟信号进行数字化的信号与数据信号而产生数据时钟。
一方面，边带滤波及上边带信号延迟部包括将二进制相移键控调制的信号滤波成上边带模拟信号的一阶高通滤波器(1st Order HPF)与滤波成下边带模拟信号的一阶低通滤波器(1st Order LPF)，
还可包括将上述上边带模拟信号延迟所定相位的延迟电路。
另一方面，数据解调部包括减法器，由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，其产生由于该模拟信号的差异而在相位变化部分出现的正脉冲与负脉冲信号，
将在上述减法器产生的脉冲信号，通过具迟滞特征的施密特触发器(Schmitt-Trigger)进行锁存而产生数字数据信号，
另一方面，数据时钟恢复部还包括将上述下边带模拟信号进行数字化的比较器，将通过比较器数字化的信号与上述数字数据信号，通过同或门(Exclusive-NOR)恢复成数据时钟信号而进行同步。
可提供一种超低功耗宽带的异步二进制相移键控解调方法，其作为二进制相移键控解调方法，包括：将已调制的信号通过其截止频率为载波频率的一阶高通滤波器与一阶低通滤波器滤波成上边带与下边带，并产生将上边带模拟信号延迟载波频率的π/2即1/4周期的模拟信号的边带滤波及上边带信号延迟的步骤；由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，将由于该模拟信号的差异而在相位变化部分产生的正脉冲(Positive Pulse)与负脉冲(Negative Pulse)的信号，通过迟滞电路进行锁存(Latch)而解调成数字数据的步骤；将通过比较器将上述下边带模拟信号进行数字化的信号与已解调的数据信号，通过同或门而产生数据时钟的数据时钟恢复步骤。
通过本发明实施例能够提供一种传送宽带数字数据并超低功耗，同时电路简单的异步二进制相移键控解调电路及其方法。
与此同时，提供一种能够适用于需超低功耗的高速数字通信器械与移动通信器械的解调方式，且适合实现系统芯片，方便且经济。
附图说明
图1是用于说明本发明一实施例的超低功耗宽带二进制相移键控解调电路结构的电路图。
图2是本发明一实施例的将随机数据(Random Data)以32MHz频率的载波进行二进制相移键控解调的发信端的信号、及在收信端进行二进制相移键控解调过程中出现的信号进行图示的曲线图。
图3是用于说明本发明一实施例的在超低功耗宽带二进制相移键控解调电路所进行的解调方式的流程图。
具体实施方式
下面，参照附图仔细说明二进制相移键控解调电路的结构与解调方法。
图1是用于说明本发明一实施例的超低功耗宽带二进制相移键控解调电路结构的电路图。说明如图1所示的电路结构如下，二进制相移键控解调电路可包括边带滤波及上边带信号延迟部110、数据解调部120、以及数据时钟恢复部130而成。
首先，边带滤波及上边带信号延迟部110将为了进行解调而在电路所输入的信号即已调制的信号上边带(USB)与下边带(LSB)分别滤波为边带模拟信号，而输出将上边带模拟信号的相位进行延迟的模拟信号与下边带模拟信号。在此，边带的滤波是通过该截止频率为载波频率的一阶滤波器进行的，下边带则用一阶低通滤波器(1st order low-passfilter)进行滤波，上边带可用一阶高通滤波器(1st order high-pass filter)进行滤波，为了将上边带模拟信号相位进行延迟可包括延迟(Delay)电路，实施例中的上边带一阶高通滤波器与相位延迟电路可调换顺序，结果上延迟的模拟上边带的输出会与调换之前一样出现。
其中，一阶滤波器所输出的上边带模拟信号，其相位比下边带模拟信号要快载波频率的π/2即1/4周期，通过延迟电路将上边带模拟信号的相位再延迟载波频率的π/2即1/4周期，使其与下边带信号的相位差调节成0°，从而能够找出相位变化部分。
数据调制部120包括减法器，由于经过上述延迟电路而被延迟的上边带模拟信号与下边带模拟信号的相位差已调整成0°，其产生由于该模拟信号之间差异而在相位变化部分出现的正脉冲与负脉冲，
还包括将在上述减法器产生的模拟脉冲信号通过具迟滞特征的电路进行锁存(Latch)从而解调成数字数据的如施密特触发器(Schmitte-Trigger)一样的迟滞电路。
数据时钟恢复部130如图所示可包括比较器与同或门(Exclusive NOR Gate)而成。
在此，若在比较器中输入上述一阶低通滤波器所输出的模拟信号，比较器就会输出数字化的信号，对该数字信号与上述已解调的数据信号用同或门进行计算，而能够恢复数据时钟。
图2是对本发明一实施例的32Mbps传送速度的随机数据(Random Data)信号与、将该随机数据用32MHz频率的载波进行二进制相移键控解调的发信端的信号、及在收信端进行二进制相移键控解调过程中出现的信号进行图示的曲线图。
将曲线图自上而下说明如下，曲线图a图示了在发信端进行调制的随机数据(Random Data)信号的实施例，曲线图b图示了在发信端可检测的相位偏移调制信号，曲线图c图示了经过收信端谐振电路而带宽受限的二进制相移键控信号。
此外，曲线图d图示了一阶低通滤波器(1st Order LPF)的模拟输出信号，曲线图e图示了将经过一阶高通滤波器(1st Order HPF)的信号延迟载波(Carrier)频率的π/2即1/4周期的模拟信号，曲线图f是将一阶低通滤波器的模拟输出信号与一阶高通滤波器的输出信号中延迟的模拟信号进行减法而产生的包括正脉冲与负脉冲的模拟脉冲信号，用其进行数据解调的。
此外，曲线图g图示了将上述减法器的输出即模拟脉冲信号通过具迟滞特征的施密特触发器(Schmitt-Trigger)进行锁存(Latch)而产生的已解调的数据信，最后，曲线图h图示了已恢复的数据时钟信号。
可以明确的是图示的各个信号大多呈现出清晰的信号，且解调信号则解调成精确的信号。这种技术是0.18μm技术，如在1Gbps以上快速运作时也可实现，且在更高要求下也可实现的解调方式。
图3是用于说明本发明一实施例的在超低功耗宽带二进制相移键控解调电路所进行的解调方式的流程图，通过图1中所说明的二进制相移键控解调电路的结构可进行各个步骤。
在步骤310将已调制的信号滤波成上边带与下边带，此时利用其截止频率为载波频率的一阶高通滤波器与一阶低通滤波器，将边带模拟信号滤波成上边带与下边带，并输出将上边带信号的相位所定程度延迟的模拟信号与下边带模拟信号。在实施例中，即使将一阶高通滤波器与相位延迟电路调换顺序进行运行，延迟的模拟上边带的输出也会同样出现。
在实施例中，上边带模拟信号的相位比下边带模拟信号要快载波频率的π/2即1/4周期，但是将相位再延迟载波频率的π/2即1/4周期的上边带模拟信号与下边带信号的相位差被调节成0°，从而能够找出相位变化部分。
在步骤320，由于在步骤310延迟的上边带模拟信号与下边带模拟信号的相位差已调整成0°，产生由于该模拟信号之间差异而在相位变化部分出现的正脉冲与负脉冲而成的模拟脉冲信号，
将上述模拟脉冲信号通过具迟滞特征的施密特触发器(Schmitte-Trigger)进行锁存(Latch)，而能够解调成数字数据。
最后，在步骤330将在步骤310中输出的信号中，下边带模拟信号利用比较器进行数字化，将该数字化信号与步骤330中解调的数字数据通过同或门(Exclusive NOR Gate)进行数字时钟恢复。
通过如上所述本发明实施例，可提供传送宽带数字数据且超低功耗，同时电路简单的异步二进制相移键控解调电路及其方法。
进而提供一种可应用于需超低功耗的元件的数字通讯且可适用于移动通信器械的解调方式，并且适合实现系统芯片(System on Chip)，且方便、经济。
根据实施例的异步二进制相移键控解调方法，以能够通过多种多样电脑软件运行的程序命令方式实行，从而可记录在电脑可读媒体上。上述电脑可读媒体包括单独或组合的数据结构、数据文件、程序命令等。在上述媒体上记录的程序命令，可以是为了实施例特别设计而成的，或可以是对于电脑软件领域工作者来说公知且通常使用的。作为电脑可读记录媒体的例，包括软盘、硬盘以及磁盘等磁性媒体(Magnetic media)、DVD、CD-ROM等光学媒体(Optical media)、光磁碟(Floptical disk)等磁光媒介(Magneto-optical media)、以及随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器等为了保存并运行程序命令而特别制成的硬件装置。作为程序命令的例，不仅有通过编译器制作的机械语言编码，还包括使用直译器等且可利用电脑运行的高级语言编码。上述硬件装置为了实行实施例的操作可将一个以上软件组合成模块运作，也可相反。
如上通过有限的实施例与附图说明了实施例，然而具备本技术领域通常知识者可基于上述记载进行多种多样修正及变形。例如，所说明的技术可按如上所说明方法不同顺序进行，或/并且可将所说明系统、结构、装置、电路等构件按照与如上所说明方法不同方式进行结合或组合，或者用其他构件或等同构件进行替代或更换，也可取得适当的结果。
因此，其他体现、其他实施例、及与权利要求范围等同的均包含在后述的权利要求范围内。

Claims (5)

1.一种超低功耗宽带的异步二进制相移键控解调电路，将相位调整成零度的，利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路结构，其特征在于，
包括：
边带滤波及上边带信号延迟部，将调制的信号通过其截止频率为载波频率的一阶滤波器滤波成下边带与上边带，并输出将上边带模拟信号延迟所定相位的模拟信号与下边带模拟信号；
数据解调部，由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，将由于该模拟信号的差异而产生的信号即在二进制相移键控调制信号的相位变化部分出现的模拟脉冲信号，通过具迟滞特征的电路进行锁存(Latch)而解调成数字数据；以及
数据时钟恢复部，利用将上述下边带模拟信号进行数字化的信号与将上述解调的数字数据信号而恢复数据时钟，
上述边带滤波及上边带信号延迟部包括：
一阶低通滤波器(1st Order LPF)，将上述已调制的信号滤波成下边带且其截止频率是载波频率；
一阶高通滤波器(1st Order HPF)，将上述已调制的信号滤波成上边带且其截止频率是载波频率；以及
延迟电路，将上述一阶高通滤波器输出的上边带模拟信号延迟所定相位，
上述数据解调部包括：
减法器，由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，其产生由于该模拟信号的差异而产生的信号即在调制信号的相位变化部分产生的模拟脉冲信号；以及
具迟滞特征的电路即施密特触发器(Schmitt-Trigger)，将上述模拟脉冲信号进行锁存(Latch)而解调成数字数据，
上述数据时钟恢复部包括：
比较器，将上述下边带模拟信号进行数字化；以及
同或门(Exclusive-NOR)，将上述下边带数字信号与上述已解调的数字数据信号进行比较，
通过上述一阶高通滤波器滤波的上边带模拟信号比通过上述一阶低通滤波器滤波的下边带模拟信号会快载波频率的1/4周期，通过延迟电路将上边带模拟信号延迟载波频率的1/4周期，并将调整成0°的上述下边带模拟信号与上述被延迟的上边带模拟信号的差异而产生的包括正脉冲与负脉冲的模拟脉冲信号，通过具迟滞特征的电路进行锁存(Latch)从而能够异步简易进行数据解调。
2.根据权利要求1所述的超低功耗宽带的异步二进制相移键控解调电路，其特征在于，
上述边带滤波及上边带信号延迟部，包括将上边带进行滤波的一阶高通滤波器与将下边带进行滤波的一阶低通滤波器与延迟电路，
将由于其截止频率为载波频率的一阶高通滤波器的输出而比上述已调制的二进制相移键控信号会快载波频率的π/4即1/8周期的上边带模拟信号，通过上述延迟电路而再延迟载波频率的π/2即1/4周期，从而产生比上述已调制的信号延迟载波频率的π/4即1/8周期的上边带模拟信号，
并且通过其截止频率为载波频率的一阶低通滤波器的输出，而产生比上述已调制的二进制相移键控信号快载波频率的π/4即1/8周期的下边带模拟信号，
上述一阶高通滤波器的输出信号与上述一阶低通滤波器的输出信号的相位差，以载波频率为中心从上边带到下边带均为π/2十分一致，从而上述下边带模拟信号与上述已延迟的上边带模拟信号的相位差被调整成0°，从而能够稳定找出上述已调制的二进制相移键控信号的相位变化起点。
3.根据权利要求1所述的超低功耗宽带的异步二进制相移键控解调电路，其特征在于，
上述数据解调部包括减法器与具迟滞特征的电路即施密特触发器(Schmitt＝Trigger)电路，
将由于调整成0°的上述上边带模拟信号与上述被延迟的上边带模拟信号的差异而在相位变化部分出现的包括正脉冲与负脉冲的模拟脉冲信号，通过施密特触发器进行锁存(Latch)而解调成数字数据。
4.根据权利要求1所述的超低功耗宽带的异步二进制相移键控解调方法，其特征在于，
上述数据时钟恢复部包含比较器与同或门(Exclusive-NOR)而成，
将上述数字数据信号与通过上述比较器自上述下边带模拟信号而成的数字信号，用上述同或门进行计算而恢复数据时钟。
5.一种超低功耗宽带的异步二进制相移键控解调方法，将相位调整成零度的，利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调方法，其特征在于，
包括：
将调制的信号通过其截止频率为载波频率的一阶低通滤波器与一阶高通滤波器滤波成下边带与上边带，并输出将上边带信号延迟所定相位的模拟信号与下边带模拟信号的边带滤波及上边带信号延迟的步骤；
由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，将由于该模拟信号的差异而产生的信号即在二进制相移键控调制信号的相位变化部分出现的模拟脉冲信号，通过具迟滞特征的电路进行锁存(Latch)而解调成数字数据的步骤；以及
利用将上述下边带模拟信号进行数字化的信号与上述解调的数字数据信号，而恢复数据时钟的步骤，
上述边带滤波及上边带信号延迟的步骤包括：
将上述调制的信号通过其截止频率为载波频率的一阶低通滤波器(1st Order LPF)滤波成下边带模拟信号的步骤；
将上述调制的信号通过其截止频率为载波频率的一阶高通滤波器(1st Order HPF)滤波成上边带模拟信号的步骤；以及
将上述上边带模拟信号延迟所定相位的步骤，
上述解调成数字数据的步骤包括：
由于上述延迟的上边带模拟信号与上述下边带模拟信号的相位差调整成0°，通过减法器产生在二进制相移键控调制信号的相位变化部分出现的模拟脉冲信号的步骤；以及
通过上述具迟滞特征的电路即施密特触发器(Schmitt-Trigger)，将上述模拟脉冲信号进行锁存而解调成数字数据的步骤，
上述恢复数据时钟的步骤包括：
通过比较器将上述下边带模拟信号转变成数字信号，
通过同或门将上述下边带数字信号与上述已解调的数字数据信号进行比较而恢复数据时钟的步骤，
通过上述一阶高通滤波器滤波的上边带模拟信号比通过上述一阶低通滤波器滤波的下边带模拟信号会快载波频率的1/4周期，通过延迟电路将上边带模拟信号再延迟载波频率的1/4周期，并将调整成0°的上述下边带模拟信号与上述被延迟的上边带模拟信号的差异而产生的包括正脉冲与负脉冲的模拟脉冲信号，通过具迟滞特征的电路进行锁存(Latch)从而能够异步简易进行数据解调。
CN201580045999.4A 2014-08-25 2015-08-24 相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路 Pending CN106797360A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0110741 2014-08-25
KR1020140110741A KR101578303B1 (ko) 2014-08-25 2014-08-25 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
PCT/KR2015/008835 WO2016032191A2 (ko) 2014-08-25 2015-08-24 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로

Publications (1)

Publication Number Publication Date
CN106797360A true CN106797360A (zh) 2017-05-31

Family

ID=55081082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045999.4A Pending CN106797360A (zh) 2014-08-25 2015-08-24 相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路

Country Status (6)

Country Link
US (1) US9860098B2 (zh)
EP (1) EP3188428A4 (zh)
JP (1) JP2017529775A (zh)
KR (1) KR101578303B1 (zh)
CN (1) CN106797360A (zh)
WO (1) WO2016032191A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204948A (zh) * 2020-09-18 2022-03-18 深圳市荣睿和芯科技有限公司 高频电子标签接收信号处理方法和装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897705B2 (en) 2018-07-19 2021-01-19 Tectus Corporation Secure communication between a contact lens and an accessory device
US10602513B2 (en) 2018-07-27 2020-03-24 Tectus Corporation Wireless communication between a contact lens and an accessory device
US10288909B1 (en) * 2018-10-26 2019-05-14 Spy Eye, Llc Contact lens data transceiver
CN110518616B (zh) * 2019-07-03 2021-09-14 东南大学溧阳研究院 基于一阶电路响应的交直流系统换相电压预测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931454B2 (ja) * 1991-09-24 1999-08-09 ユニデン株式会社 ディジタル位相変調信号復調回路
KR101414342B1 (ko) * 2013-01-24 2014-07-28 인하대학교 산학협력단 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101414289B1 (ko) * 2013-01-21 2014-07-28 인하대학교 산학협력단 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
KR101414288B1 (ko) * 2013-01-28 2014-07-28 인하대학교 산학협력단 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365982B1 (ko) 1997-09-19 2003-02-07 마쯔시다덴기산교 가부시키가이샤 변조·복조장치 및 방법
WO2008106512A1 (en) * 2007-02-28 2008-09-04 Tufts University Low power bpsk demodulator
US7911266B2 (en) * 2009-01-19 2011-03-22 National Central University Low complexity and low power phase shift keying demodulator structure
KR101167023B1 (ko) 2011-12-30 2012-07-24 인하대학교 산학협력단 저전력용 비동기식 고속 위상 편이 복조 방법
KR101316966B1 (ko) * 2012-01-25 2013-10-11 인하대학교 산학협력단 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931454B2 (ja) * 1991-09-24 1999-08-09 ユニデン株式会社 ディジタル位相変調信号復調回路
KR101414289B1 (ko) * 2013-01-21 2014-07-28 인하대학교 산학협력단 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
KR101414342B1 (ko) * 2013-01-24 2014-07-28 인하대학교 산학협력단 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101414288B1 (ko) * 2013-01-28 2014-07-28 인하대학교 산학협력단 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BENJAMIN P.WILKERSON等: "《A Non-coherent BPSK Receiver with Dual Band》", 《IEEE INTERNATIONAL CONFERENCE ON》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204948A (zh) * 2020-09-18 2022-03-18 深圳市荣睿和芯科技有限公司 高频电子标签接收信号处理方法和装置

Also Published As

Publication number Publication date
EP3188428A2 (en) 2017-07-05
US9860098B2 (en) 2018-01-02
JP2017529775A (ja) 2017-10-05
WO2016032191A2 (ko) 2016-03-03
US20170171007A1 (en) 2017-06-15
WO2016032191A3 (ko) 2016-04-14
KR101578303B1 (ko) 2015-12-17
EP3188428A4 (en) 2017-09-06

Similar Documents

Publication Publication Date Title
CN106797360A (zh) 相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路
CN107078983A (zh) 相位以180度对齐的一阶边带滤波器，校准边带差动输出比较器的相位以减少抖动的低功率用宽带异步式二进制相移解调电路
KR101167023B1 (ko) 저전력용 비동기식 고속 위상 편이 복조 방법
KR101414289B1 (ko) 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
KR101414288B1 (ko) 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101414342B1 (ko) 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
CN107148770A (zh) 利用相位以180度对齐的一阶边带滤波器的超低功率用宽带异步式二进制相移解调电路
KR101316966B1 (ko) 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101415497B1 (ko) 양측파 대역으로 2쌍의 비교기의 상보적 신호들을 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
KR101417593B1 (ko) 양측파 대역을 차동 출력 비교기로서 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
KR101624738B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
CN108471392A (zh) 一种基于预判决的msk信号解调方法及系统
KR101638187B1 (ko) 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
JP4551180B2 (ja) Ａｓｋ復調装置およびそれを用いた無線装置
KR101665125B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들을 이용한 측파대 비교기들에 의해 2쌍의 상보위상들을 맞춘 초저전력 광대역 비동기식 이산 위상 편이 복조 회로
KR101665303B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들로 처리한 초저전력 고속 광대역 비동기식 이산 위상 편이 복조 회로
KR101332161B1 (ko) 디지털 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101629382B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 초저전력 광대역 비동기식 이산 위상 편이 복조 회로
KR101638185B1 (ko) 위상 영도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
JP2004531167A (ja) 時間ドメインの重ね合わせおよび畳み込みに基づくサイクル単位同期波形整形回路
GB2213663A (en) Data demodulator carrier phase locking
Maharatha et al. A New Digital Modulation Technique: Two Messages in One Carrier
KR101269749B1 (ko) 양측파 대역에서 2쌍의 비교기의 상보적 신호를 이용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
JPH0591150A (ja) Ｍｓｋ信号復調回路
JPH0250548A (ja) 符号再生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication