KR101638187B1 - 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 - Google Patents

위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 Download PDF

Info

Publication number
KR101638187B1
KR101638187B1 KR1020140169165A KR20140169165A KR101638187B1 KR 101638187 B1 KR101638187 B1 KR 101638187B1 KR 1020140169165 A KR1020140169165 A KR 1020140169165A KR 20140169165 A KR20140169165 A KR 20140169165A KR 101638187 B1 KR101638187 B1 KR 101638187B1
Authority
KR
South Korea
Prior art keywords
signal
sideband
phase
digital
digital signal
Prior art date
Application number
KR1020140169165A
Other languages
English (en)
Other versions
KR20160064892A (ko
Inventor
윌커슨벤자민
Original Assignee
윌커슨벤자민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌커슨벤자민 filed Critical 윌커슨벤자민
Priority to KR1020140169165A priority Critical patent/KR101638187B1/ko
Publication of KR20160064892A publication Critical patent/KR20160064892A/ko
Application granted granted Critical
Publication of KR101638187B1 publication Critical patent/KR101638187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명의 실시예는 저전력용 광대역 비동기식 BPSK 복조 방법과 그 회로의 구성에 관한 것이다. BPSK 복조 회로의 구성에 있어서, 변조된 신호를 차단 주파수가 캐리어 주파수인 1차 고역 필터와 1차 저역 필터를 통하여 상측파대와 하측파대로 분리하여 정위상과 부위상으로 디지털화하는데 하측파대 비교기의 디지털 출력을 상측파대 비교기의 디지털 출력과 같은 위상인 2쌍의 신호로 지터를 최소화하여 수율을 높이면서 하측파대 디지털 신호들을 캐리어 주파수의 ¼ 주기만큼 지연시킨 하측파대 디지털 신호들과 상측파대 디지털 신호들을 출력하는 측파대 분리 및 상측파대 신호지연부; 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬됨과 동시에 같은 상승엣지와 같은 하강엣지에서 각각 비교되게 함으로써, 글리치를 줄인 제1 심볼엣지 신호를 생성하고, 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬됨과 동시에 같은 상승엣지와 같은 하강엣지에서 각각 비교되게 함으로써, 글리치를 줄인 제2 심볼엣지 신호를 생성하여, AND 게이트를 통해 제1 심볼엣지 신호와 제2 심볼엣지 신호를 겹치게 함으로써 글리치를 더 줄이고 디글리치 필터를 통해 글리치 없는 심볼엣지 클럭을 생성하고, 상기 하측파대 정위상 디지털 신호를 상기 심볼엣지 신호의 상승 엣지에 동기함으로써 데이터를 복조하는 데이터 복조부; 및 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 이용하여 데이터 클럭을 발생하는 데이터 클럭 복원부를 포함하는 저전력용 광대역 비동기식 이산 위상 편이 복조 회로가 제공될 수 있다.

Description

위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로{Low Power Wideband Non-Coherent BPSK Demodulator to Align the Phase of Sideband Differential Output Comparators for Reducing Jitter, using 1st Order Sideband Filters with Phase 0 Degree Alignment}
본 발명의 실시예는 BPSK 변조신호의 상측파대를 통과한 1차 측파대 필터의 출력을 차동출력 비교기로 디지털화 하고, 이를 캐리어 주파수의 π/2만큼 지연시킨 신호와 하측파대를 통과한 1차 측파대 필터의 출력을 차동출력 비교기로 디지털화 한 신호를 위상 0o로 정렬하면서, 글리치가 최소화 되게 측파대 차동출력 비교기들의 위상을 맞추는 하측파대 정위상과 상측파대 정위상인 한 쌍의 디지털 신호와 하측파대 부위상과 상측파대 부위상인 또 다른 한 쌍의 디지털 신호를 이용하여 데이터를 복조하는 저전력용 광대역 비동기식 BPSK 복조 방법과 그 회로의 구성에 관한 것이다.
BPSK(Binary Phase Shift Keying, 이산 위상 편이) 신호는 캐리어를 억압한 양측파대 신호로써 캐리어 신호를 자체신호로 추출할 수 없는 문제로 내부 발진기로 캐리어를 만들어 동기화 시키는 동기식 BPSK 복조 방법을 사용한다.
BPSK의 복조는 기본적 방식으로 COSTAS loop가 있는데 회로가 복잡하고 내부 발진기를 포함한 귀환루프를 사용함으로써 전력소모가 많고 전송속도에 한계가 있다. Analog Integrator와 Switched-Capacitor Units을 사용한 비동기식 DPSK 복조 회로는 내부 발진회로와 Analog integrator로 인해 전력소모가 많고 회로가 복잡하며 회로를 포함하는 칩의 면적이 커지며 패킷(Packet)중에 오류 한 개만 생겨도 전체를 버리는 문제가 있다. 또한, 반도체 제조공정에 따른 CMOS FET의 특성 차이와 비교기 입력 옵셋(Off-set)에 의한 신호 왜곡 문제로 수율(Yield) 감소가 생기고 있다.
BPSK 복조 회로와 관련하여 한국등록특허 제10-0365982호에서는 복조 장치에서의 동기 신호 생성부를 통해 안정적으로 실시하는 변조 및 복조 회로 장치에 대해서 기재하고 있다. PSK 복조 회로와 관련하여 한국등록특허 제10-1326439호에서는 내부 발진기 없이 비동기식으로 실시하는 복조 방법에 대해서 기재하고 있다.
본 발명의 실시예는 기존 BPSK 신호의 복조 방식에 있어서, 전송 속도와 회로의 복잡도, 또한 전력소모에 대한 문제점을 해결하기 위해 1차 측파대 필터들의 위상차이를 0o로 정렬시킴과 동시에 심볼엣지 신호의 글리치가 최소화 되도록 측파대 차동출력 비교기들의 신호 위상을 맞춰 지터를 줄임으로써 회로의 안정성을 높여 집적회로의 수율을 높인 BPSK 복조 회로와 그 방법을 제공하고자 한다.
광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공하는데, 측파대 차동출력 비교기들의 출력 듀티사이클이 반도체 제조공정에 따른 CMOS FET의 특성의 차이와 비교기 입력 옵셋문제로 인해 변화하는데, 지터를 줄여 글리치가 최소화 되도록 상측파대 차동출력 비교기와 하측파대 차동출력 비교기의 위상을 맞춘 상보적 회로로 보완하여 회로의 안정성을 높여 수율을 개선하는 회로로 구현하고자 한다.
BPSK 복조 회로의 구성에 있어서, 변조된 신호를 차단 주파수가 캐리어 주파수인 1차 고역 필터와 1차 저역 필터를 통하여 상측파대 아날로그 신호와 하측파대 아날로그 신호로 분리하면 측파대 차동출력 비교기들의 위상차이가 캐리어 주파수의 π/2, 즉 ¼ 주기로 맞춘 디지털 신호들이 나타나는데, 상측파대 디지털 신호와 하측파대 디지털 신호가 같은 위상으로 되는 정위상 신호의 한 쌍과 부위상 신호의 다른 한 쌍으로 변환하여, 하측파대 디지털 신호들을 직접 출력하고 상측파대 디지털 신호들을 캐리어 주파수의 π/2, 즉 ¼ 주기만큼 각각 지연시켜 출력하는 측파대 분리 및 상측파대 신호지연부; 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로 위상 변화부분에서 신호들의 차이에 의하여 발생하는 글리치를 줄인 제1 심볼엣지 신호와 상기 지연된 상측파대 부위상 디지털 신호와 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로 위상 변화부분에서 신호들의 차이에 의하여 발생하는 글리치를 줄인 제2 심볼엣지 신호를 AND 게이트를 통해 겹치게 함으로써 글리치를 더 줄이고 디글리치 필터에 의해 글리치가 제거된 심볼엣지 신호를 생성하여 D-플립플롭의 클럭(C)으로 가하고 상기 하측파대 정위상 디지털 신호를 데이터(D) 입력으로 가하여 데이터를 복조하는 데이터 복조부; 하측파대 디지털 신호와 상기 복조된 디지털 데이터 신호를 이용하여 데이터 클럭을 발생하는 데이터 클럭 복원부를 포함하는 저전력용 광대역 비동기식 위상 편이 복조 회로가 제공될 수 있다.
일측에 있어서, 측파대 분리 및 상측파대 신호지연부는 BPSK로 변조된 차동 신호에서 하측파대 신호를 억제하는 1차 고역 필터 (1st Order HPF)와 상측파대 신호를 억제하는 1차 저역 필터(1st Order LPF); 및 하측파대와 상측파대를 0o로 정렬 시킬 때에 글리치가 최소화 되는 위상, 즉 상측파대 정위상과 하측파대 정위상인 한 쌍의 디지털 신호와 상측파대 부위상과 하측파대 부위상인 또 다른 한 쌍의 디지털 신호로 변환하는 차동출력 비교기(Comparator)를 포함할 수 있고, 상측파대 정위상 디지털 신호와 상측파대 부위상 디지털 신호를 기설정된 위상만큼 지연시키는 각각의 지연회로들을 포함할 수 있다.
또 다른 측면에 있어서, 데이터 복조부는 상기 지연된 상측파대 정위상 디지털 신호와 하측파대 정위상 디지털 신호의 위상차이를 0o로 정렬 되었으므로, 이 디지털 신호들의 차이에 의한 위상 변화부분을 감지하는 제1 Exclusive-OR 게이트를 포함할 수 있고, 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호의 위상차이를 0o로 정렬 되었으므로, 이 디지털 신호들의 차이에 의한 위상 변화부분을 감지하는 제2 Exclusive-OR 게이트를 포함할 수 있고,
상기 제1 심볼엣지 신호와 상기 제2 심볼엣지 신호를 겹쳐서 지터를 줄인 제3 심볼엣지 신호를 생성하는 AND 게이트를 포함할 수 있고, 상기 제3 심볼엣지 신호의 글리치를 제거하여 상기 심볼엣지 신호를 생성하는 디글리치(Deglitch) 필터, 및 D-플립플롭을 더 포함할 수 있는데,
상기 D-플립플롭의 데이터(D) 입력에 상기 하측파대 정위상 디지털 신호를 입력하고, 클럭(C)에 글리치가 제거된 심볼엣지 신호를 입력함으로써 복조된 데이터 신호가 생성될 수 있다.
또 다른 측면에 있어서, 데이터 클럭 복원부는 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호가 입력인 Exclusive-NOR를 통해 데이터 클럭 신호를 복원하여 동기화할 수 있다.
BPSK 복조 방법에 있어서, 변조된 차동 신호를 차단 주파수가 캐리어 주파수인 1차 고역 필터와 1차 저역 필터로 상측파대 아날로그 신호와 하측파대 아날로그 신호로 분리함과 동시에 글리치가 최소화 되도록 측파대 차동출력 비교기들의 위상을 맞추어 상측파대 정위상과 하측파대 정위상인 한 쌍의 디지털 신호와 상측파대 부위상과 하측파대 부위상인 또 다른 한 쌍의 디지털 신호로 변환하여, 하측파대 디지털 신호들을 직접 출력하고 상측파대 디지털 신호들을 캐리어 주파수의 π/2, 즉 ¼ 주기만큼 각각 지연시켜 출력하는 측파대 분리 및 상측파대 신호지연 단계; 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로 위상 변화부분에서 신호들의 차이에 의하여 발생하는 글리치를 줄인 제1 심볼엣지 신호와 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로 위상 변화부분에서 신호들의 차이에 의하여 발생하는 글리치를 줄인 제2 심볼엣지 신호를 AND 게이트를 통해 겹침으로써 글리치를 더 줄이고 디글리치 필터로 글리치가 완전히 제거된 심볼엣지 신호를 클럭(C) 입력으로 하고, 상기 하측파대 정위상 디지털 신호를 데이터(D) 입력으로 하는 D-플립플롭을 통하여 데이터를 복조하는 단계; 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호가 입력인 Exclusive-NOR(배타적 부정 논리합)를 통해 데이터 클럭을 복원하는 데이터 클럭 복원 단계를 포함하는 저전력용 광대역 비동기식 위상 편이 복조 방법이 제공될 수 있다.
본 발명의 실시예를 통해서, 광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공할 수 있다.
또한, 측파대 차동출력 비교기들의 출력 듀티사이클이 반도체 제조공정에 따른 CMOS FET의 특성의 차이와 비교기 입력 옵셋문제로 인해 변화하는데, 지터를 줄여 글리치가 최소화 되도록 하측파대 차동출력 비교기와 상측파대 차동출력 비교기의 위상을 맞춘 상보적 회로로 보완하여 회로의 안정성을 높여 수율을 높일 수 있다.
더불어, 저전력 소모가 필요한 고속 디지털 통신기기와 모바일 통신기기에도 적용할 수 있는 복조방식을 제공하며, System on Chip(SoC)을 구현하기에 적합하여 편리함과 경제성이 높다.
도 1은 본 발명의 일실시예에 있어서, 저전력용 광대역 비동기식 BPSK 복조 회로 구성을 설명하기 위한 회로도이다.
도 2는 본 발명의 일실시예에 있어서, 램덤 데이터(Random data)를 32MHz 주파수의 캐리어로 BPSK 변조한 송신측의 신호와 수신측의 복조 과정에서 나타나는 신호들, 및 디글리치 회로 입력인 글리치가 적은 위상감지 신호를 도시한 그래프이다.
도 3는 본 발명의 일실시예에 있어서, 도 2 그래프의 신호를 확대한 신호들을 도시한 그래프이다.
도 4는 본 발명의 일실시예에 있어서, 저전력용 광대역 비동기식 BPSK 복조 회로에서 수행되는 복조 방식을 설명하기 위한 흐름도이다.
이하, BPSK 복조 회로의 구성과 복조 방법에 대해서 첨부된 도면을 참조하여 자세히 설명한다.
도 1은 본 발명의 일실시예에 있어서, 저전력용 광대역 비동기식 BPSK 복조 회로의 구성을 설명하기 위한 회로도를 도시한 것이다. 도 1과 같은 회로의 구성에 대해 설명하면, 상기 BPSK 복조 회로는 측파대 분리 및 상측파대 신호지연부(110), 데이터 복조부(120), 그리고 데이터 클럭 복원부(130)를 포함하여 구성될 수 있다.
먼저, 측파대 분리 및 상측파대 신호지연부(110) 는 도시한 바와 같이 하측파대 아날로그 신호를 억제하는 1차 고역 필터(1st order HPF), 상측파대 아날로그 신호를 억제하는 1차 저역 필터(1st order LPF), 상측파대와 하측파대를 0o로 정렬 시킬 때에 글리치가 최소화 되는 위상, 즉 상측파대가 정위상이고 하측파대도 정위상인 한 쌍의 디지털 신호들과 상측파대가 부위상이고 하측파대도 부위상인 또 다른 한 쌍의 디지털 신호들로 변환하는 차동출력 비교기들(Differential Output Comparators), 및 상측파대 디지털 신호들을 기설정된 위상만큼 지연시키는 지연회로들을 포함할 수 있고, 복조를 위해 회로에 입력되는 신호, 즉 변조된 신호를 상측파대(USB) 1차 고역 필터와 하측파대(LSB) 1차 저역 필터를 통하여 각각 측파대로 분리하는데 비교기들을 통해 변환한 디지털 신호들중에서 하측파대 디지털 신호들은 직접 출력하고, 상측파대 디지털 신호들은 각각의 지연회로들을 통해 지연된 상측파대 디지털 신호들을 출력한다. 이 측파대의 분리는 차단 주파수가 캐리어 주파수인 1차 필터를 통해 이루어지는데, 상측파대는 1차 고역통과 필터(1st order high-pass filter)로 하측파대는 1차 저역통과 필터(1st order low-pass filter)로 분리될 수 있다.
이중, 비교기의 출력으로부터 나온 상측파대 디지털 신호는 하측파대 디지털 신호보다 그 위상이 캐리어 주파수의 π/2, 즉 ¼ 주기만큼 빨리 나타나는데, 상기 상측파대 디지털 신호를 상기 지연회로에 통해 위상을 π/2, 즉 ¼ 주기만큼 다시 늦추어 상측파대 디지털 신호와 하측파대 디지털 신호의 위상차이가 0o가 되도록 정렬 시킬 때에 글리치가 최소화 되는 위상, 즉 지연된 상측파대 정위상 신호와 하측파대 정위상 신호가 한 쌍인 신호와 지연된 상측파대 부위상 신호와 하측파대 부위상 신호가 다른 한 쌍인 신호로 지터를 최소화 함으로써 회로를 안정하게 하여 집적회로의 수율을 높이게 한다.
데이터 복조부(120) 는 도시한 바와 같이 제1 Exclusive-OR 게이트, 제2 Exclusive-OR 게이트, AND 게이트, 및 디글리치 필터, 및 D-플립플롭(Flip-Flop)을 포함하여 구성될 수 있고, 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호를 제1 Exclusive-OR로 비교하여 글리치를 줄이고, 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호를 제2 Exclusive-OR로 비교하여 글리치를 줄임으로써, 데이터를 검출하기 위한 위상 변화에 따라 발생하는 펄스 신호인 제1 심볼엣지 신호와 제2 심볼엣지 신호를 AND 게이트로 겹쳐서 글리치를 더 줄이고 디글리치 필터를 통해 글리치를 완전히 없앤 심볼엣지 신호를 생성할 수 있다.
상기 지연된 상측파대 디지털 차동출력 신호와 하측파대 디지털 차동출력 신호의 위상차이가 0o로 정렬 되었으므로, 이 신호들 각각의 Exclusive-OR들로 비교함으로써, 데이터를 검출하기 위한 위상 변화에 따라 발생하는 펄스 신호인 제1 심볼엣지 신호와 제2 심볼엣지 신호가 지터에 의해 발생된 글리치를 포함해서 생성될 수 있다.
상기 Exclusive-OR들을 통해 변조 신호의 위상이 변화한 각각의 시점에서 π/2 이하의 펄스 신호가 발생하는데, 상기 측파대 분리 및 상측파대 신호지연부의 비교기에서 입력 오프셋과 출력 드라이버의 상승지연(tPLH)와 하강지연(tPHL)의 차이에 의해 생긴 약 π/36 정도의 지터를 비교기 위상을 맞추어 제거 하였으므로, 남은 약 π/36 정도 위상 변화인 지터(Jitter) 때문에 생긴 글리치(Glitch)가 섞인 제1 심볼엣지 신호와 제2 심볼엣지 신호를 생성할 수 있다. 이 제1 심볼엣지 신호와 제2 심볼엣지 신호의 글리치는 겹치는 부분이 적거나 없을 수 있으므로 AND 게이트로 글리치(Glitch)가 최소화 된 펄스 신호를 생성할 수 있다.
상기 디글리치 필터를 통해서 상기 글리치가 최소화 된 펄스 신호로부터 글리치 없는 신호, 즉 심볼엣지 신호를 생성할 수 있다.
상기 하측파대 디지털 신호는 상기 D-플립플롭의 데이터 입력으로 사용될 수 있고, 상기 글리치 없는 심볼엣지 신호는 데이터 복조를 위한 클럭으로 사용될 수 있는데, 이 클럭의 상승 엣지에 동기된 데이터를 복조할 수 있다.
여기서, D-플립플롭의 데이터(D) 입력에 상기 하측파대 정위상 디지털 신호를 입력하고, 설명한 바와 같이 심볼엣지 신호를 검출 클럭(C)에 입력하게 되면, D-플립플롭을 통해 복조된 데이터 신호가 생성될 수 있다.
데이터 클럭 복원부(130)는 도시한 바와 같이 Exclusive-NOR(배타적 부정 논리합) 게이트를 포함하여 구성될 수 있다.
여기서, 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호에 대해서 Exclusive-NOR 계산함으로써 데이터 클럭을 복원할 수 있다.
도 2는 본 발명의 일실시예에 있어서, 32Mbps 전송속도의 램덤 데이터(Random data) 신호와 이 램덤 데이터를 32MHz 주파수의 캐리어로 BPSK 변조한 송신측의 신호, 및 수신측의 BPSK 복조 과정에서 나타나는 신호들을 도시한 그래프이다.
그래프에 대해서 위로부터 아래의 방향으로 설명하면, 그래프 (a)는 송신측에서 변조할 램덤 데이터(Random data) 신호의 실시예를 도시한 것이고, 그래프 (b)는 송신측에서 측정되는 위상 편이 변조 신호를 도시한 것이며, 그래프 (c)는 수신측 공진회로를 통과하여 대역이 제한된 BPSK 신호를 도시한 것이다.
또한, 그래프 (d)는 1차 저역통과 필터(1st Order LPF)를 통과한 정위상 신호를 도시한 것이고, 그래프 (e)는 1차 고역통과 필터(1st Order HPF)를 통과한 정위상 신호를 도시한 것이며, 1차 저역통과 필터(1st Order LPF)의 디지털 신호 중에서 정위상 디지털 신호를 그래프 (f)에 도시한 것이며 부위상 디지털 신호를 그래프 (h)에 도시한 것이고, 1차 고역통과 필터(1st Order HPF)의 디지털 신호를 캐리어(Carrier) 주파수의 1/4주기, 즉 π/2 만큼 지연 시킨 신호 중에서 정위상 신호를 그래프 (g)에 도시한 것이며 부위상 신호를 그래프 (i)에 도시한 것이다.
또한, 그래프 (j)는 하측파대 정위상 디지털 신호와 지연된 상측파대 정위상 디지털 신호를 제1 Exclusive-OR로 계산한 적은 글리치(Glitch)가 포함된 제1 심볼엣지 신호를 도시한 것이며 그래프 (k)는 하측파대 부위상 디지털 신호와 지연된 상측파대 부위상 디지털 신호를 제2 Exclusive-OR로 계산한 적은 글리치가 포함된 제2 심볼엣지 신호를 도시한 것이고, 그래프 (l)는 AND 게이트로 글리치를 더 줄인 제3 심볼엣지 신호를 도시한 것이다.
그리고, 그래프 (m)는 디글리치 필터를 통과한 심볼엣지 신호를 나타낸 것이며, 그래프 (n)는 D-플립플롭을 통해서 복조된 데이터 신호를 도시하고, 마지막으로 그래프 (o)는 복원된 데이터 클럭 신호를 도시한 것이다.
도 3는 본 발명의 일실시예에 있어서, 도 2 그래프의 신호를 확대한 신호들을 같은 순서대로 도시한 그래프이다.
도시된 각 신호는 대체적으로 깨끗한 신호로 나타나며, 복조 신호는 명확한 신호로 복조됨을 확인할 수 있다. 이와 같은 기술은 0.18μm 기술로서, 예컨대 1Gbps 이상의 고속동작에도 실현될 수 있으며, 그 이상에서도 동작할 수 있는 복조 방식이다.
도 4은 본 발명의 일실시예에 있어서, 저전력용 광대역 비동기식 BPSK 복조 회로에서 수행되는 복조 방식을 설명하기 위한 흐름도를 도시한 것으로서, 도 1을 통해 설명한 BPSK 복조 회로의 구성을 통해서 각 단계가 수행될 수 있다.
단계(310)에서는 변조된 신호를 상측파대와 하측파대로 분리되어 디지털 신호로 각각 변환될 수 있으며, 이때 차단 주파수가 캐리어 주파수인 1차 HPF와 1차 LPF를 통하여 상측파대와 하측파대로 분리되며 각각의 차동출력 비교기를 통해서 디지털 신호로 변환될 수 있고, 지연회로를 통해 상측파대 디지털 신호를 캐리어 주파수의 π/2만큼 지연시켜 지연된 상측파대 디지털 신호를 출력하는데, 지연된 상측파대 정위상 디지털 신호와 하측파대 정위상 디지털 신호가 한 쌍인 신호와, 지연된 상측파대 부위상 신호와 하측파대 부위상 신호가 한 쌍인 신호로 출력될 수 있다.
단계(320)에서는 단계(310)에서 출력된 디지털 신호들인 지연된 상측파대 디지털 신호와 하측파대 디지털 신호의 위상차이를 0o로 정렬시켜 위상 변화부분을 찾을 수 있도록 하기 위함이다. 단계(310)에서 출력된 신호 중, 지연된 상측파대 정위상 디지털 신호와 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로, 이 신호들을 비교함으로써 제1 Exclusive-OR를 통해서 제1 심볼엣지 신호가 생성될 수 있다.
단계(310)에서 출력된 디지털 신호 중, 지연된 상측파대 부위상 디지털 신호와 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬 되었으므로, 이 신호들을 비교함으로써 제2 Exclusive-OR를 통해서 제2 심볼엣지 신호가 생성될 수 있고, AND 게이트를 통해 제1 심볼엣지 신호와 제2 심볼엣지 신호를 겹치게 함으로써 차동출력 비교기의 출력이 반도체 공정에 따른 변화로 생긴 지터를 줄여 제3 심볼엣지 신호가 생성될 수 있고, 이 신호를 디글리치 필터로 완전히 글리치가 제거된 심볼엣지 신호가 생성될 수 있고,
상기 하측파대 정위상 디지털 신호를 데이터(D)에 입력하고, 상기 심볼엣지 신호를 클럭(C)에 입력한 D-플립플롭(D-Flip-Flop)을 통해서 데이터를 복조 시킬 수 있다.
마지막으로 단계(330)에서 단계(310)에서 출력된 신호중, 하측파대 정위상 디지털 신호와 단계(320)의 복조된 데이터가 입력인 Exclusive-NOR 게이트를 통해서 디지털 클럭을 복원할 수 있다.
이와 같은 본 발명의 실시예를 통해서, 광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공할 수 있다. 이에 더불어 저전력 소모가 필요한 소자의 디지털 통신에도 사용할 수 있고, 모바일 통신기기에도 적용할 수 있는 복조방식을 제공하며, System on Chip(SoC)을 구현하기에 적합하여 편리함과 경제성이 높다.
실시예에 따른 비동기식의 BPSK 복조 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 데이터 구조, 데이터 파일, 프로그램 명령 등을 조합하여 또는 단독으로 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 플로피 디스크, 하드 디스크 및 자기 테이프와 같은 자기 매체(Magnetic media), DVD, CD-ROM와 같은 광기록 매체(Optical media), 플롭티컬 디스크(Floptical disk)와 같은 자기-광 매체(Magneto-optical media), 및 램(RAM), 롬(ROM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등한 것들에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 측파대 분리 및 상측파대 신호지연부
120: 데이터 복조부
130: 데이터 클럭 복원부
310: 측파대 분리 및 상측파대 신호지연 단계
320: 데이터 복조 단계
330: 데이터 클럭 복원 단계

Claims (6)

  1. 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 BPSK 복조 회로 구성에 있어서,
    변조된 차동 신호를 차단 주파수가 캐리어 주파수인 1차 필터들로 상측파대와 하측파대로 분리한 아날로그 신호들을 각각 차동출력 비교기를 통해서 정위상 신호와 부위상 신호를 디지털화하고, 상측파대 디지털 신호들을 기설정된 위상만큼 지연시킨 디지털 신호들과 하측파대 디지털 신호들을 출력하는 측파대 분리 및 상측파대 신호지연부;
    지연된 상측파대 정위상 디지털 신호와 하측파대 정위상 디지털 신호를 이용하여 데이터 복조를 위한 클럭으로 사용할 글리치를 줄인 제1 심볼엣지 신호를 생성하고, 지연된 상측파대 부위상 디지털 신호와 하측파대 부위상 디지털 신호를 이용하여 데이터 복조를 위한 클럭으로 사용할 글리치를 줄인 제2 심볼엣지 신호를 생성하여, 이 제1 심볼엣지 신호와 제2 심볼엣지 신호를 겹치게 함으로써 글리치를 더 줄인 제3 심볼엣지 신호를 생성하고, 이 신호로부터 디글리치 필터를 통해 완전히 글리치를 없앤 심볼엣지 신호를 생성하여, 상기 심볼엣지 신호와 상기 하측파대 정위상 디지털 신호를 이용하여 데이터 복조하는 데이터 복조부; 및
    상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 이용하여 데이터 클럭을 복원하는 데이터 클럭 복원부
    를 포함하고,
    상기 측파대 분리 및 상측파대 신호지연부는,
    상기 변조된 차동 신호를 하측파대로 분리하는 차단 주파수가 캐리어 주파수인 1차 저역통과 필터(1st Order LPF);
    상기 1차 LPF로 분리된 하측파대 아날로그 신호를 정위상과 부위상의 하측파대 디지털 신호들로 변환하는 제1 차동출력 비교기(Differential Output Comparator);
    상기 변조된 차동 신호를 상측파대로 분리하는 차단 주파수가 캐리어 주파수인 1차 고역통과 필터(1st Order HPF);
    상기 1차 HPF로 분리된 상측파대 아날로그 신호를 정위상과 부위상의 상측파대 디지털 신호들로 변환하는 제2 차동출력 비교기(Differential Output Comparator);
    상기 상측파대 정위상 디지털 신호를 기설정된 위상만큼 지연시키는 제1 지연회로; 및
    상기 상측파대 부위상 디지털 신호를 기설정된 위상만큼 지연시키는 제2 지연회로
    를 포함하고,
    상기 데이터 복조부는,
    상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬이 되었으므로, 이 디지털 신호들의 차이에 의한 신호, 즉 변조신호의 위상 변화부분에서 나타나며 글리치를 줄인 제1 심볼엣지 신호를 생성하는 제1 Exclusive-OR 게이트;
    상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬이 되었으므로, 이 디지털 신호들의 차이에 의한 신호, 즉 변조신호의 위상 변화부분에서 나타나며 글리치를 줄인 제2 심볼엣지 신호를 생성하는 제2 Exclusive-OR 게이트;
    상기 제1 심볼엣지 신호와 상기 제2 심볼엣지 신호가 겹치는 부분이며 글리치를 더 줄인 제3 심볼엣지 신호를 생성하는 AND 게이트;
    상기 제3 심볼엣지 신호의 글리치가 제거된 심볼엣지 신호를 생성하는 글리치 제거회로, 즉 글리치를 제거하는 아날로그 또는 디지털 방식의 디글리치 필터(Deglitch Filter); 및
    상기 심볼엣지 신호를 클럭(C)으로 하고 상기 하측파대 정위상 디지털 신호를 데이터(D) 입력으로 하는 D-플립플롭(D-Flip-Flop)
    을 포함하고,
    상기 데이터 클럭 복원부는,
    상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 비교하는 Exclusive-NOR 게이트
    를 포함하고,
    상기 1차 HPF와 제2 차동출력 비교기로 분리된 상측파대 디지털 신호가 상기 1차 LPF와 제1 차동출력 비교기로 분리된 하측파대 디지털 신호보다 캐리어 주파수의 ¼ 주기만큼 빨라 지는데, 지연회로로 캐리어 주파수의 ¼ 주기만큼 다시 늦게 하여 위상차이를 0o로 정렬한 두 쌍의 신호들을 이용하는데, 상기 제1 Exclusive-OR 게이트를 통해 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호들의 차이에 의해 나타나는 상기 제1 심볼엣지 신호와, 상기 제2 Exclusive-OR 게이트를 통해 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호들의 차이에 의해 나타나는 상기 제2 심볼엣지 신호를 안정적으로 생성되게 함으로써 데이터 복조를 저전력용 비동기식으로 용이하게 하고,
    상기 지연된 상측파대 디지털 신호와 상기 하측파대 디지털 신호의 위상을 0o로 정렬 시킬 때에 글리치가 최소화 되는 위상, 즉 지연된 상측파대는 정위상이고 하측파대도 정위상인 디지털 신호들과 지연된 상측파대는 부위상이고 하측파대도 부위상인 디지털 신호들의 두 쌍이 각각 같은 위상이 되게 하여 심볼엣지와 심볼엣지 사이에서 두 디지털 신호들이 같은 상승엣지와 같은 하강엣지에서 각각 비교되게 함으로써 최대로 지터를 줄여 글리치를 줄이며,
    상기 제1 심볼엣지 신호와, 상기 제2 심볼엣지 신호를 겹쳐서 생성된 글리치가 최소화 된 상기 제3 심볼엣지 신호를 생성함으로써 글리치를 더 줄이는 동시에, 반도체 제조공정에 따른 CMOS FET의 특성의 차이와 비교기 입력 옵셋문제로 인해 변하는 것을 상보적 회로로 보완하여 회로의 안정성을 높여 수율을 향상 시키는 것
    을 특징으로 하는 저전력용 광대역 비동기식 이산 위상 편이 복조 회로.
  2. 제1항에 있어서,
    상기 측파대 분리 및 상측파대 신호지연부는 상측파대를 억제하는 1차 LPF; 하측파대를 억제하는 1차 HPF; 및 각각 분리된 측파대를 디지털화 하는 각각의 차동출력 비교기들과 지연회로들을 포함하며,
    캐리어 주파수가 차단 주파수인 상기 1차 LPF의 아날로그 출력이 변조된 BPSK 신호보다 캐리어 주파수의 π/4, 즉 1/8 주기만큼 늦어지는 하측파대 아날로그 신호를 제1 차동출력 비교기로 디지털화한 하측파대 디지털 신호들을 생성하고,
    캐리어 주파수가 차단 주파수인 상기 1차 HPF의 아날로그 출력이 변조된 BPSK 신호보다 캐리어 주파수의 π/4, 즉 1/8 주기만큼 빨라지는 상측파대 아날로그 신호를 제2 차동출력 비교기로 디지털화한 상측파대 디지털 신호들을 생성하고,
    상기 1차 LPF 출력 신호와 상기 1차 HPF 출력 신호의 위상차이는 캐리어 주파수를 중심으로 하측파대부터 상측파대까지 π/2로 일정하게 되어 변조된 BPSK 신호의 위상 변환시점을 안정적으로 찾게 하며,
    상기 하측파대 아날로그 신호를 상기 제1 차동출력 비교기로 디지털화한 하측파대 디지털 신호들과 상기 상측파대 아날로그 신호를 상기 제2 차동출력 비교기로 디지털화한 상측파대 디지털 신호들을 상기 지연회로들로 의해 지연된 상측파대 디지털 신호들의 위상이 같은 위상이 되게 하여, 상기 하측파대 디지털 신호와 상기 지연된 상측파대 디지털 신호들이 같은 상승엣지와 같은 하강엣지에서 각각 비교되게 함으로써 최대로 지터를 줄여 글리치가 최소화 되게 하는 것
    을 특징으로 하는 저전력용 광대역 비동기식 이산 위상 편이 복조 회로.
  3. 삭제
  4. 제1항에 있어서,
    상기 데이터 복조부는 제1 Exclusive-OR 게이트; 제2 Exclusive-OR 게이트; AND 게이트; 디글리치 필터(Deglitch Filter); 및 D-플립플롭을 포함하며,
    상기 하측파대 정위상 디지털 신호와 상기 지연된 상측파대 정위상 디지털 신호의 위상차이가 0o로 정렬됨과 동시에 같은 상승엣지와 같은 하강엣지에서 비교되게 함으로써, 최대로 지터를 줄여 글리치가 적게 포함된 제1 심볼엣지 펄스신호를 발생하고, 상기 하측파대 부위상 디지털 신호와 상기 지연된 상측파대 부위상 디지털 신호의 위상차이가 0o로 정렬됨과 동시에 같은 상승엣지와 같은 하강엣지에서 비교되게 함으로써, 최대로 지터를 줄여 글리치가 적게 포함된 제2 심볼엣지 펄스신호를 발생한 후, 상기 제1 심볼엣지 펄스신호와 상기 제2 심볼엣지 펄스신호들의 공통된 부분만 살린 제3 심볼엣지 펄스신호로 글리치를 최소화 하고, 아날로그 또는 디지털 방식의 디글리치 필터(Deglitch Filter)를 통해서 상기 제3 심볼엣지 펄스신호의 글리치를 완전히 없앤 심볼엣지 신호를 클럭(C)에 입력한 D-플립플롭(D-Flip-Flop)을 통해서 데이터(D) 입력인 상기 하측파대 정위상 디지털 신호가 클럭의 상승 엣지에 동기되어 데이터를 복조하는 것
    을 특징으로 하는 저전력용 광대역 비동기식 이산 위상 편이 복조 회로.
  5. 제1항에 있어서,
    상기 데이터 클럭 복원부는 배타적 부정 논리합(Exclusive-NOR) 게이트를 포함하며,
    상기 Exclusive-NOR 게이트의 입력으로 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 사용하여,
    상기 Exclusive-NOR 게이트의 출력을 통해 데이터 클럭 신호를 복원 하는 것
    을 특징으로 하는 저전력용 광대역 비동기식 이산 위상 편이 복조 회로.
  6. 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 BPSK 복조 방법에 있어서,
    변조된 차동 신호를 차단 주파수가 캐리어 주파수인 1차 필터들과 차동출력 비교기들로 상측파대와 하측파대의 정위상 및 부위상 디지털 신호들을 생성하고, 상측파대의 정위상 및 부위상 디지털 신호들을 기설정된 위상만큼 지연시킨 디지털 신호들과 하측파대의 정위상 및 부위상 디지털 신호들을 출력하는 측파대 분리 및 상측파대 신호지연 단계;
    지연된 상측파대 정위상 디지털 신호와 하측파대 정위상 디지털 신호를 이용하여 데이터 복조를 위한 클럭으로 사용되는 글리치가 포함된 제1 심볼엣지 신호를 생성하고, 지연된 상측파대 부위상 디지털 신호와 하측파대 부위상 디지털 신호를 이용하여 데이터 복조를 위한 클럭으로 사용되는 글리치가 포함된 제2 심볼엣지 신호를 생성하여, 이 제1 심볼엣지 신호와 제2 심볼엣지 신호를 겹치게 함으로써 글리치를 줄인 제3 심볼엣지 신호를 생성하고, 이 신호로부터 글리치 제거회로를 통해 완전히 글리치를 없앤 심볼엣지 신호를 생성하여, 상기 심볼엣지 신호와 상기 하측파대 정위상 디지털 신호를 이용하여 데이터 복조하는 단계; 및
    상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 이용하여 데이터 클럭을 복원하는 단계
    를 포함하고,
    상기 측파대 분리 및 상측파대 신호지연 단계는,
    상기 변조된 차동 신호를 차단 주파수가 캐리어 주파수인 1차 저역 통과 필터(1st Order LPF)에 의해 하측파대로 분리하는 단계;
    상기 1차 LPF로 분리된 하측파대 아날로그 신호를 제1 차동출력 비교기에 의해 정위상과 부위상의 하측파대 디지털 차동신호들로 변환하는 단계;
    상기 변조된 차동 신호를 차단 주파수가 캐리어 주파수인 1차 고역 통과 필터(1st Order HPF)에 의해 상측파대로 분리하는 단계;
    상기 1차 HPF로 분리된 상측파대 아날로그 신호를 제2 차동출력 비교기에 의해 정위상과 부위상의 상측파대 디지털 차동신호들로 변환하는 단계;
    상기 상측파대 정위상 디지털 신호를 기설정된 위상만큼 지연시키는 제1 지연 단계; 및
    상기 상측파대 부위상 디지털 신호를 기설정된 위상만큼 지연시키는 제2 지연 단계
    를 포함하고,
    상기 데이터 복조하는 단계는,
    제1 Exclusive-OR 게이트에 의해 상기 지연된 상측파대 정위상 디지털 신호와 상기 하측파대 정위상 디지털 신호의 위상차이가 0o로 정렬이 되었으므로, 이 디지털 신호들의 차이에 의한 신호, 즉 변조신호의 위상 변화부분에서 나타나는 펄스신호를 생성하는 단계;
    제2 Exclusive-OR 게이트에 의해 상기 지연된 상측파대 부위상 디지털 신호와 상기 하측파대 부위상 디지털 신호의 위상차이가 0o로 정렬이 되었으므로, 이 디지털 신호들의 차이에 의한 신호, 즉 변조신호의 위상 변화부분에서 나타나는 펄스신호를 생성하는 단계;
    AND 게이트에 의해 상기 제1 심볼엣지 신호와 상기 제2 심볼엣지 신호의 겹치는 부분인 제3 심볼엣지 신호를 생성하는 단계;
    상기 제3 심볼엣지 신호로부터 상기 글리치 제거회로, 즉 아날로그 또는 디지털 방식의 디글리치 필터(Deglitch Filter)를 통해 글리치 없는 심볼엣지 신호를 생성하는 단계; 및
    D-플립플롭을 통해서 상기 글리치가 없어진 심볼엣지 신호를 클럭(C)로 하고 상기 하측파대 정위상 디지털 신호를 데이터(D) 입력으로 하여 데이터 복조하는 단계
    를 포함하고,
    상기 데이터 클럭을 복원하는 단계는,
    Exclusive-NOR 게이트에 의해 상기 하측파대 정위상 디지털 신호와 상기 복조된 데이터 신호를 비교하여 데이터 클럭을 복원하는 단계
    를 포함하고,
    상기 1차 HPF와 상기 제2 차동출력 비교기로 분리된 상측파대 디지털 신호가 상기 1차 LPF와 상기 제1 차동출력 비교기로 분리된 하측파대 디지털 신호보다 캐리어 주파수의 ¼ 주기만큼 빨라 지는데, 지연회로로 캐리어 주파수의 ¼ 주기만큼 다시 늦게 하여 0o로 정렬한 두 쌍의 신호들을 이용하는데, 상기 제1 Exclusive-OR 게이트를 통해 상기 하측파대 정위상 디지털 신호와 상기 지연된 상측파대 정위상 디지털 신호들의 차이에 의해 나타나며 글리치를 줄인 상기 제1 심볼엣지 신호와, 상기 제2 Exclusive-OR 게이트를 통해 상기 하측파대 부위상 디지털 신호와 상기 지연된 상측파대 부위상 디지털 신호들의 차이에 의해 나타나며 글리치를 줄인 상기 제2 심볼엣지 신호를 안정적으로 생성되게 함으로써 데이터 복조를 저전력용 비동기식으로 용이하게 하고,
    상기 지연된 상측파대 디지털 신호와 상기 하측파대 디지털 신호의 위상을 0o로 정렬 시킬 때에 글리치가 최소화 되는 위상, 즉 지연된 상측파대는 정위상이고 하측파대도 정위상인 디지털 신호들과 지연된 상측파대는 부위상이고 하측파대도 부위상인 디지털 신호들의 두 쌍이 각각 같은 위상이 되게 함으로써, 심볼엣지와 심볼엣지 사이에서 하측파대와 지연된 상측파대 디지털 신호들이 같은 상승엣지와 같은 하강엣지에서 각각 비교되게 함으로써 최대로 지터를 줄여 글리치를 줄이며,
    상기 제1 심볼엣지 신호와, 상기 제2 심볼엣지 신호를 겹쳐서 생성된 글리치가 최소화 된 상기 제3 심볼엣지 신호를 생성함으로써 글리치를 더 줄이는 동시에, 반도체 제조공정에 따른 CMOS FET의 특성의 차이와 비교기 입력 옵셋문제로 인해 변하는 것을 상보적 회로로 보완하여 회로의 안정성을 높여 수율을 향상 시키는 것
    을 특징으로 하는 저전력용 광대역 비동기식 이산 위상 편이 복조 방법.
KR1020140169165A 2014-11-28 2014-11-28 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 KR101638187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140169165A KR101638187B1 (ko) 2014-11-28 2014-11-28 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140169165A KR101638187B1 (ko) 2014-11-28 2014-11-28 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로

Publications (2)

Publication Number Publication Date
KR20160064892A KR20160064892A (ko) 2016-06-08
KR101638187B1 true KR101638187B1 (ko) 2016-07-11

Family

ID=56193833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140169165A KR101638187B1 (ko) 2014-11-28 2014-11-28 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로

Country Status (1)

Country Link
KR (1) KR101638187B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102121219B1 (ko) * 2019-01-04 2020-06-11 윌커슨벤자민 저전력용 광대역 전치증폭 이진 위상 편이 변복조 통신 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306489B1 (ko) * 2012-03-26 2013-09-09 인하대학교 산학협력단 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리하고 ｒｓ 래치로 복구할 클럭의 지터를 제거하는 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101415497B1 (ko) * 2013-02-08 2014-07-28 인하대학교 산학협력단 양측파 대역으로 2쌍의 비교기의 상보적 신호들을 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
KR101414288B1 (ko) * 2013-01-28 2014-07-28 인하대학교 산학협력단 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306489B1 (ko) * 2012-03-26 2013-09-09 인하대학교 산학협력단 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리하고 ｒｓ 래치로 복구할 클럭의 지터를 제거하는 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101414288B1 (ko) * 2013-01-28 2014-07-28 인하대학교 산학협력단 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101415497B1 (ko) * 2013-02-08 2014-07-28 인하대학교 산학협력단 양측파 대역으로 2쌍의 비교기의 상보적 신호들을 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법

Also Published As

Publication number Publication date
KR20160064892A (ko) 2016-06-08

Similar Documents

Publication Publication Date Title
KR101624739B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101578303B1 (ko) 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101167023B1 (ko) 저전력용 비동기식 고속 위상 편이 복조 방법
KR101414289B1 (ko) 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
KR101414288B1 (ko) 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101414342B1 (ko) 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
US8125258B2 (en) Phase synchronization device and phase synchronization method
KR101623275B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101638187B1 (ko) 위상 0도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101415497B1 (ko) 양측파 대역으로 2쌍의 비교기의 상보적 신호들을 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
KR101316966B1 (ko) 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101624738B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101665125B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들을 이용한 측파대 비교기들에 의해 2쌍의 상보위상들을 맞춘 초저전력 광대역 비동기식 이산 위상 편이 복조 회로
KR101306489B1 (ko) 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리하고 ｒｓ 래치로 복구할 클럭의 지터를 제거하는 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101638185B1 (ko) 위상 영도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
KR101417593B1 (ko) 양측파 대역을 차동 출력 비교기로서 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
KR101414285B1 (ko) 양측파 대역을 차동 출력 비교기를 통해 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 래치로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 및 그 방법
KR101629382B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 초저전력 광대역 비동기식 이산 위상 편이 복조 회로
KR101665303B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들로 처리한 초저전력 고속 광대역 비동기식 이산 위상 편이 복조 회로
KR101332161B1 (ko) 디지털 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101326439B1 (ko) 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리 및 결합을 이용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
KR101269749B1 (ko) 양측파 대역에서 2쌍의 비교기의 상보적 신호를 이용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
JP2003188931A (ja) クロック再生装置及びクロック再生方法
JPH09153921A (ja) シンボルクロック再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant