JP3885909B2 - 電力検出装置 - Google Patents

電力検出装置 Download PDF

Info

Publication number
JP3885909B2
JP3885909B2 JP20024797A JP20024797A JP3885909B2 JP 3885909 B2 JP3885909 B2 JP 3885909B2 JP 20024797 A JP20024797 A JP 20024797A JP 20024797 A JP20024797 A JP 20024797A JP 3885909 B2 JP3885909 B2 JP 3885909B2
Authority
JP
Japan
Prior art keywords
data
clock
power
timing
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20024797A
Other languages
English (en)
Other versions
JPH1144716A (ja
Inventor
登 佐生
潤 岩崎
悟司 紺谷
智也 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20024797A priority Critical patent/JP3885909B2/ja
Priority to US09/120,318 priority patent/US6259997B1/en
Priority to KR1019980029747A priority patent/KR100585482B1/ko
Priority to CNB981167101A priority patent/CN1145036C/zh
Publication of JPH1144716A publication Critical patent/JPH1144716A/ja
Application granted granted Critical
Publication of JP3885909B2 publication Critical patent/JP3885909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/30Monitoring; Testing of propagation channels
    • H04B17/309Measuring or estimating channel quality parameters
    • H04B17/318Received signal strength
    • H04B17/327Received signal code power [RSCP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/20Monitoring; Testing of receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【0001】
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図7)
発明が解決しようとする課題(図8)
課題を解決するための手段
発明の実施の形態
(1)第1の実施の形態
(1−1)受信装置の全体構成(図1)
(1−2)受信電力検波回路の構成(図2〜図4)
(1−3)動作及び効果
(2)他の実施の形態(図5及び図6)
発明の効果
【0003】
【発明の属する技術分野】
本発明は電力検出装置に関し、例えば携帯電話機に搭載される受信電力検波回路に適用して好適なものである。
【0004】
【従来の技術】
従来、携帯電話機においては、受信電力検波回路を用いて受信電力を検出し、その検出結果に基づいて可変利得増幅器の利得を制御することにより受信信号を所望電力に調整するようになされている。これにより携帯電話機においては、伝送路上でフエージング等の影響を受けた場合でも、受信信号の信号レベルを一定にして復調処理を行うことができる。
【0005】
ここでこの受信電力検波回路について、図7を用いて以下に具体的に説明する。但し、以降の説明では、受信信号にQPSK変調(Quadrature Phase Shift Keying :4相位相変調)が施されているものとして説明する。まず図7に示すように、受信電力検波回路1においては、受信信号から復調した同相信号のデータDI(以下、これを単にIデータと呼ぶ)及び直交信号のデータDQ(以下、これを単にQデータと呼ぶ)をそれぞれラツチ回路2、3に入力するようになされている。因みに、このIデータDI及びQデータDQは、受信信号に対して直交復調処理を施すことにより取り出された同相信号及び直交信号にアナログデイジタル変換処理を施すことにより生成されたデータである。
【0006】
ラツチ回路2、3のクロツク入力端CLKには携帯電話機のマスタークロツクCK1又は当該マスタークロツクCK1を分周器4によつて分周したクロツクCK2が入力されている。ラツチ回路2、3は、それぞれこのクロツクCK1又はCK2をサンプリングクロツクとして使用し、当該クロツクCK1又はCK2に基づいて、データ入力端INに入力されたIデータDI又はQデータDQをサンプリングして取り込み、これをラツチ出力DI1、DQ1としてデータ出力端OUTを介して二乗回路5、6に出力する。
【0007】
二乗回路5は、ラツチ出力DI1の電圧値を二乗することによりIデータDIの電力PI1を算出し、これを加算器7に出力する。同様に、二乗回路6は、ラツチ出力DQ1の電圧値を二乗することによりQデータDQの電力PQ1を算出し、これを加算器7に出力する。加算器7はこれらの電力PI1及びPQ1を加算することにより合成電力P1を算出し、これを乗算器8に出力する。乗算器8は後段の回路がオーバーフローしないようにするために合成電力P1に所定係数kを乗算し、その結果得られる受信電力P2を出力用のラツチ回路9に出力する。
【0008】
ラツチ回路9のクロツク入力端CLKには同様にマスタークロツクCK1又はクロツクCK2が入力されており、当該ラツチ回路9は、このクロツクCK1又はCK2に基づいて、データ入力端INに入力された受信電力P2を取り込み、これを受信電力値P3としてデータ出力端OUTから出力する。このようにしてこの受信電力検波回路1では、入力されるIデータDI及びQデータDQを所定のクロツクCK1又はCK2に基づいて取り込み、その電圧値をそれぞれ二乗することにより各データの電力PI1、PQ1を算出した後、これを加算することにより、受信電力値P3を算出するようになされている。
【0009】
【発明が解決しようとする課題】
ところでかかる従来の受信電力検波回路1においては、低消費電力で高精度の電力検出が行えないといつた問題がある。この点について、以下に具体例を上げて説明する。まず例えばマスタークロツクCK1のクロツク周波数がIデータDI及びQデータDQのシンボル周波数の4倍であるとし、このようなマスタークロツクCK1を分周せずにそのままサンプリングクロツクとして使用したとすると、IデータDI又はQデータDQに対するサンプリングタイミングとしては、図8(A)及び(D)に示すような関係になる。すなわちこの場合には、1シンボル周期で4回サンプリングすることになり、シンボル周期に対して比較的小さい間隔でサンプリングするために正確な受信電力値P3を得ることができる。しかしながらこの場合には、サンプリングクロツクの周波数が高いことにより、CMOS系の回路構成を有するラツチ回路2、3、9や二乗回路5、6等が高速に動作しなければならず、その結果、受信電力検波回路1の消費電力が全体として大きくなるといつた問題がある。
【0010】
これに対してマスタークロツクCK1を1/4分周することによりシンボル周期と等しいクロツクCK2をサンプリングクロツクとして使用した場合には、サンプリングタイミングとしては図8(A)及び(B)に示すような関係になる。すなわちこの場合には、1シンボル周期で1回サンプリングすることになり、ラツチ回路2、3、9及び二乗回路5、6等の動作速度が遅くなるので、マスタークロツクCK1をサンプリングクロツクとして使用した場合に比べて消費電力を低減することが可能となる。
【0011】
またマスタークロツクCK1を1/8分周することによりシンボル周期の2倍の周期を有するクロツクCK2をサンプリングクロツクとして使用した場合には、サンプリングタイミングとしては図8(A)及び(C)に示すような関係になる。すなわちこの場合には、2シンボル周期で1回サンプリングすることになり、ラツチ回路2、3、9及び二乗回路5、6等の動作速度がさらに遅くなるので、消費電力をさらに低減することが可能となる。
【0012】
ところでマスタークロツクCK1を分周したクロツクCK2をサンプリングクロツクとして使用した場合には消費電力を低減し得るが、その反面、受信電力値P3を正確に算出し得ないといつた不都合が生じる。この受信電力値P3の不正確さはシンボルとサンプリングクロツクの位相関係によつて生じる。例えば図8(B)に示すように、シンボル周期と等しいクロツクCK2を発生したとしても、シンボルとクロツクCK2との位相関係は必ずしも毎回同じになるのではなく、クロツクCK2を発生したタイミングに依存してその位相関係はランダムになる。図8(B)に示すように、クロツクCK2の立ち上がりタイミングがシンボル周期と一致することもあるし、或いは図8(E)に示すように、クロツクCK2の立ち上がりタイミングがシンボル周期に対して半周期ずれることもある。
【0013】
この場合、図8(B)に示すような位相関係が生じた場合には、基本的に以降この位相関係が維持され、クロツクCK2の立ち上がりタイミングは常にシンボル周期と一致することになる。ここでクロツクCK2の立ち上がりタイミングでサンプリングするものとすると、アイパターンのくびれ位相のところ(すなわち電圧振幅が小さいところ)を毎回サンプリングすることになり、その結果、実際の受信電力値に比して比較的小さな受信電力値P3が算出される。
【0014】
これに対して図8(E)に示すような位相関係が生じた場合には、クロツクCK2の立ち上がりタイミングは常にシンボルの中心と一致することなるので、アイパターンの膨らみ位相のところ(すなわち電圧振幅が大きいところ)を毎回サンプリングすることになり、その結果、実際の受信電力値に比して比較的大きな受信電力値P3が算出される。
【0015】
このようにしてマスタークロツクCK1を1/4分周することにより生成されたクロツクCK2をサンプリングクロツクとして使用した場合には、受信電力値P3を正確に算出し得ないといつた問題がある。なお、この問題は、図8(C)に示すように、マスタークロツクCK1を1/8分周することにより生成されたクロツクCK2をサンプリングクロツクとして使用した場合にも、同様にして起こり得る。
【0016】
またマスタークロツクCK1を分周してシンボル周期と等しいクロツクCK2を生成し、これをサンプリングクロツクとして使用した場合、マスタークロツクCK1を発生する発振器の周波数ずれ等により僅かながらシンボル周波数とサンプリングクロツクの周波数がずれていると、位相関係が徐々にずれて行くので、実際には受信電力値に変化が無いような状態でも、うねりの周期で受信電力値P3が変化するといつた不都合も生じる。例えば周波数に1[Hz]のずれがあると、1秒の周期で受信電力値P3にうねりが生じることになる。
【0017】
このようにして従来の受信電力検波回路1では、高精度に受信電力値P3を得ようとするとクロツク周波数を上げなければならないので消費電力が増加するといつた問題があり、逆に消費電力を低減しようとするとクロツクと入力データの位相関係により受信電力値P3がばらついて高精度に受信電力値P3を得られないといつた問題があり、電力検出装置として未だ不十分なところがある。
【0018】
本発明は以上の点を考慮してなされたもので、低消費電力で高精度に電力値を検出し得る電力検出装置を提案しようとするものである。
【0019】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力データの電力値を検出する電力検出装置において、入力データに対して順次位相がシフトするタイミングクロツクを生成するクロツク生成手段と、タイミングクロツクに基づいて入力データを取り込み、当該入力データの電圧値を二乗することにより入力データの電力値を算出する電力演算手段と、算出された入力データの電力値を平均化する平均化手段とを設けるようにした。
【0020】
このようにして入力データに対して順次位相がシフトするタイミングクロツクを生成し、当該タイミングクロツクに基づいて入力データを取り込んで電力値を算出すると共に、当該電力値を平均化するようにしたことにより、入力データの取り込みタイミングが順次シフトして行くので従来のように入力データの電圧が小さいところを常に取り込んだり、入力データの電圧値が大きいところを常に取り込んだりすることを回避して入力データの各部分から電力値を算出し得ると共に、算出した電力値を平均化し得ることから正確な電力値を算出し得る。従つてこの電力検出装置の場合には、従来のように高速なタイミングクロツクを使用しなくても正確に電力を検出することができると共に、高速なタイミングクロツクを使用しないので動作速度が遅くなり、消費電力を低減することができる。
【0021】
また本発明においては、位相が一致した第1及び第2の入力データから合成電力値を検出する電力検出装置において、位相がずれた第1及び第2のタイミングクロツクを生成するクロツク生成手段と、第1のタイミングクロツクに基づいて第1の入力データを取り込み、当該第1の入力データの電圧値を二乗することにより第1の入力データの電力値を算出すると共に、第2のタイミングクロツクに基づいて第2の入力データを取り込み、当該第2の入力データの電圧値を二乗することにより第2の入力データの電力値を算出し、算出した第1の入力データの電力値と第2の入力データの電力値とを加算することにより合成電力値を算出する電力演算手段と、算出された合成電力値を平均化する平均化手段とを設けるようにした。
【0022】
このようにして位相がずれた第1及び第2のタイミングクロツクを生成し、当該第1及び第2のタイミングクロツクに基づいてそれぞれ第1及び第2の入力データを取り込んで各電力値を算出して加算することにより合成電力値を算出すると共に、当該合成電力値を平均化するようにしたことにより、第1の入力データと第2の入力データとでデータの取り込みタイミングがずれるので、従来のように同時に電圧値が小さいところを取り込んだり、或いは同時に電圧値が大きいところを取り込んだりすることを回避し得、従来のように高速なタイミングクロツクを使用しなくても正確に電力を検出することができる。また高速なタイミングクロツクを使用しないので動作速度が遅くなり、消費電力を低減することができる。
【0023】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0024】
(1)第1の実施の形態
(1−1)受信装置の全体構成
図1において、10は全体として本発明を適用した受信装置を示し、例えば携帯電話機等の無線通信端末装置の受信装置として用いられる。この受信装置10においては、アンテナ11によつて受信した受信信号S1をまず高周波増幅器12に入力するようになされている。この高周波増幅器12は入力される受信信号S1を所定電力に増幅し、その結果得られる受信信号S2を周波数変換回路を構成する乗算器13に出力する。乗算器13は局部発振器14によつて発生したクロツク信号S3を受信信号S2に対して乗算することにより当該受信信号S2に周波数変換(いわゆるダウンコンバート)を施し、その結果得られるベースバンド信号S4を可変利得増幅器15に出力する。
【0025】
可変利得増幅器15は受信電力検波回路16から供給される利得制御信号S5に基づいてベースバンド信号S4の電力を調整する増幅器であり、当該利得制御信号S5に基づいた利得でベースバンド信号S4を増幅し、その結果得られるベースバンド信号S6を直交復調器17に出力する。
【0026】
直交復調器17においては、まずベースバンド信号S6を乗算器17A、17Bに入力する。乗算器17Aは発振器17Cによつて生成したクロツク信号S7をベースバンド信号S6に乗算することにより当該ベースバンド信号S6からI信号S8を取り出し、これを後段のアナログデイジタル変換器18に出力する。一方、乗算器17Bは、移相器17Dによつてクロツク信号S7の位相を90°位相シフトすることにより生成されたクロツク信号S9を受け、これをベースバンド信号S6に乗算することによりQ信号S10を取り出し、これを後段のアナログデイジタル変換器19に出力する。
【0027】
アナログデイジタル変換器18はI信号S8に対してアナログデイジタル変換処理を施すことによりIデータDIを生成し、これを復調部20及び受信電力検波回路16に出力する。同様に、アナログデイジタル変換器19はQ信号S10に対してアナログデイジタル変換処理を施すことによりQデータDQを生成し、これを復調部20及び受信電力検波回路16に出力する。
【0028】
復調部20は、IデータDI及びQデータDQによつて示されるデータを取り出し、これを受信データS11として出力する。これによりこの受信装置10では、通信相手から送信されたデータを復元し得、受信データS11として出力し得る。
【0029】
一方、受信電力検波回路16は、入力されるIデータDI及びQデータDQを基に受信電力値を算出し、当該受信電力値に基づいた利得制御信号S5を生成し、これを可変利得増幅器15に出力する。これによりこの受信装置10では、可変利得増幅器15の利得を制御してベースバンド信号S4を所望電力に調整し得、伝送路上でフエージング等の影響を受けた場合でも、ベースバンド信号の信号レベルを一定にして復調処理を行うことができる。また受信電力検波回路16は、算出した受信電力値を示す電力値データS12を例えば液晶デイスプレイ等の表示器21に出力する。これによりこの受信装置10では、算出した受信電力値を表示器21に表示して、ユーザにその受信電力値を知らせることができる。
【0030】
なお、ここでは特に図示していないが、アナログデイジタル変換器18、19、復調部20及び受信電力検波回路16等のデイジタル回路にはマスタークロツクが供給されており、これらのデイジタル回路はこのマスタークロツク又は当該マスタークロツクを分周したクロツクに基づいて動作するようになされている。
【0031】
(1−2)受信電力検波回路の構成
ここで図2を用いて受信電力検波回路16の構成を具体的に説明する。図7との対応部分に同一符号を付した図2に示すように、受信電力検波回路16は、大きく分けて電力検出のタイミングクロツクCK3を生成するタイミングジエネレータ部30と、当該タイミングクロツクCK3に基づいて入力データ(すなわちIデータDI及びQデータDQ)を取り込んで電力データP6を算出する電力演算部31と、当該電力データP6の値を平均化して受信電力値P7を算出する積分回路部32とによつて構成される。
【0032】
タイミングジエネレータ部30においては、まず受信装置10の各デイジタル回路の基準動作クロツクとなるマスタークロツクCK1を受け、これを4パターンマスキング回路30A及び分周器30Bに入力するようになされている。なお、以降の説明では、マスタークロツクCK1がIデータDI及びQデータDQのシンボル周波数に対して4倍の周波数を有しているものとして説明する。
【0033】
分周器30BはこのマスタークロツクCK1を1/4分周することによりシンボル周波数に等しいクロツクCK4を生成し、これを4進カウンタ回路30C、4パターンマスキング回路30A及び後述する積分回路部32に出力する。4進カウンタ回路30Cは、クロツクCK4に基づいて「1」〜「4」までの値を循環的にカウントし、そのカウント値を示すカウントデータS20を4パターンマスキング回路30Aに出力する。
【0034】
4パターンマスキング回路30Aは内部に例えばROMからなるメモリを有しており、当該メモリに位相の異なる第1から第4までの4種類のマスクパターンを記憶している。4パターンマスキング回路30Aは、クロツクCK4をこのメモリの読出クロツクとして使用し、カウントデータS20の値に基づいてこの4種類のマスクパターンのうち対応するマスクパターンをそのメモリから読み出す。例えばカウントデータS20の値が「1」であれば第1のマスクパターンを読み出し、カウントデータS20の値が「2」であれば第2のマスクパターンを読み出し、カウントデータS20の値が「3」であれば第3のマスクパターンを読み出し、カウントデータS20の値が「4」であれば第4のマスクパターンを読み出す。
【0035】
そして4パターンマスキング回路30Aは、この読み出したマスクパターンとマスタークロツクCK1との論理積を求めることにより、クロツクCK4に同期して位相が順次シフトして行くタイミングクロツクCK3を生成し、これを電力演算部31に出力する。この場合、クロツクCK4の周波数がIデータDI及びQデータDQのシンボル周波数と等しいことから、タイミングクロツクCK3としてはIデータDI及びQデータDQのシンボル毎に位相が順次シフトして行くクロツクとなつている。
【0036】
このようにしてタイミングジエネレータ部30では、予め位相の異なる第1から第4のマスクパターンを用意しておき、4進カウンタ回路30CのカウントデータS20の値に基づいて対応するマスクパターンを読み出し、これとマスタークロツクCK1との論理積を求めてタイミングクロツクCK3を生成するようにしたことにより、簡易な構成で、位相が順次シフトして行くタイミングクロツクCK3を容易に生成することができる。
【0037】
電力演算部31においては、タイミングジエネレータ部30から供給されるこのタイミングクロツクCK3をサンプリングクロツクとしてそれぞれラツチ回路2、3のクロツク入力端CLKに入力する。ラツチ回路2のデータ入力端INにはIデータDIが入力されており、当該ラツチ回路2はこのIデータDIをタイミングクロツクCK3の例えば立ち上がりタイミングで取り込み、これをラツチ出力DI2としてデータ出力端OUTを介して二乗回路5に出力する。同様に、ラツチ回路3のデータ入力端INにはQデータDQが入力されており、当該ラツチ回路3はこのQデータDQをタイミングクロツクCK3の例えば立ち上がりタイミングで取り込み、これをラツチ出力DQ2としてデータ出力端OUTを介して二乗回路6に出力する。
【0038】
二乗回路5は、ラツチ出力DI2の電圧値を二乗することによりIデータDIの電力PI2を算出し、これを加算器7に出力する。同様に、二乗回路6は、ラツチ出力DQ2の電圧値を二乗することによりQデータDQの電力PQ2を算出し、これを加算器7に出力する。加算器7はこれらの電力PI2及びPQ2を加算することにより合成電力P4を算出し、これを減算器31Aに出力する。因みに、この図2と図7との比較から分かるように、合成電力P4を得るまでの電力演算部31の回路構成は従来のものとほぼ同じであるが、データ取り込みのためのタイミングクロツクCK3が異なつていることから算出される合成電力P4の値は従来の合成電力P1と異なつている。
【0039】
減算器31Aには合成電力P4の他にも所定の閾値Dthが入力されており、当該減算器31Aは合成電力P4から閾値Dthを減算し、その減算結果P5を乗算器8に出力する。なお、この減算結果P5は、合成電力P4から閾値Dthを減算した結果であることから、合成電力P4が閾値Dthよりも大きければ正の値となり、合成電力P4が閾値Dthよりも小さければ負の値となる。乗算器8は減算結果P5に所定係数kを乗算し、その結果得られる電力データP6を続く積分回路部32に出力する。
【0040】
積分回路部32においては、電力演算部31から供給される電力データP6をまず加算器32Aに入力する。この加算器32Aには1シンボル前に算出された受信電力値P7に乗算器32Bを介して所定係数mを乗算した電力データP8が入力されており、当該加算器32Aはこの電力データP8と電力データP6とを加算することにより平均化電力データP9を算出し、これをラツチ回路32Cのデータ入力端INに出力する。
【0041】
ラツチ回路32Cのクロツク入力端CLKにはタイミングジエネレータ部30の分周器30Bで分周したクロツクCK4が入力されており、当該ラツチ回路32CはこのクロツクCK4に基づいて平均化電力データP9をラツチし、これを受信電力値P7としてデータ出力端OUTから出力する。
【0042】
このようにして積分回路部32においては、現シンボルまでに算出した電力データP8に対して現シンボルから算出した電力データP6を加算するいわゆる積分処理により平均化電力データP9を算出し、これをラツチして受信電力値P7として出力している。因みに、電力データP6が閾値Dthとの差分データであることから、実際の電力値としてはこの受信電力値P7に閾値Dthを加算した値となる。
【0043】
なお、ここでは特に図示していなが、受信電力検波回路16においては信号生成手段を有しており、この信号生成手段によつてこの受信電力値P7に基づいて上述した利得制御信号S5及び電力値データS12を生成し、これをそれぞれ可変利得増幅器15及び表示器21に出力するようになされている。
【0044】
ここでタイミングジエネレータ部30におけるタイミングクロツクCK3の生成方法について、図3及び図4を用いて説明する。まず4パターンマスキング回路30Aのメモリには、図3(B)〜(E)に示すような4種類のマスクパターンMP1〜MP4が格納されており、4パターンマスキング回路30Aは4進カウンタ回路30Cから出力されるカウントデータS20の値に基づいてこれら4種類のマスクパターンMP1〜MP4の中から対応するマスクパターンを読み出す。
【0045】
すなわち4パターンマスキング回路30Aは、カウントデータS20の値が「1」であれば第1のマスクパターンMP1を読み出し、カウントデータS20の値が「2」であれば第2のマスクパターンMP2を読み出すといつた具合に対応するマスクパターンを読み出す。この場合、カウントデータS20としては「1」〜「4」までの値が循環的に出力されるので、マスクパターンとしてもMP1、MP2、MP3、MP4、MP1、……といつた具合に順番に読み出されることになる。
【0046】
なお、この図3から分かるように、各マスクパターンMP1〜MP4においては論理レベル「H」の区間がそれぞれマスタークロツクCK1の1周期分になつている。また各マスクパターンMP1〜MP4においては、論理レベル「H」の区間がマスタークロツクCK1の1周期分ずつシフトしており、シンボル周期を基準にして考えれば位相が90°ずつシフトしている。
【0047】
4パターンマスキング回路30Aはこのようにして読み出したマスクパターンMP1、MP2、MP3又はMP4と入力されるマスタークロツクCK1との論理積を順に求めることによりタイミングクロツクCK3を生成する。すなわち図4に示すように、4パターンマスキング回路30Aは、時点t1においてカウントデータS20の値が「1」になるとマスクパターンMP1を読み出し、このマスクパターンMP1とマスタークロツクCK1との論理積を求め、これをタイミングクロツクCK3として出力する。続いて4パターンマスキング回路30Aは、時点t2においてカウントデータS20の値が「2」になるとマスクパターンMP2を読み出し、このマスクパターンMP2とマスタークロツクCK1との論理積を求め、これをタイミングクロツクCK3として出力する。
【0048】
続いて4パターンマスキング回路30Aは、時点t3においてカウントデータS20の値が「3」になるとマスクパターンMP3を読み出し、このマスクパターンMP3とマスタークロツクCK1との論理積を求め、これをタイミングクロツクCK3として出力する。続いて4パターンマスキング回路30Aは、時点t4においてカウントデータS20の値が「4」になるとマスクパターンMP4を読み出し、このマスクパターンMP4とマスタークロツクCK1との論理積を求め、これをタイミングクロツクCK3として出力する。
【0049】
以下、同様に、4パターンマスキング回路30Aは、カウントデータS20の値が変わる度にマスクパターンMP1、MP2、MP3又はMP4を読み出してマスタークロツクCK1との論理積を求め、その演算結果をタイミングクロツクCK3として出力する。これにより4パターンマスキング回路30Aは、図4(F)に示すように、IデータDI及びQデータDQのシンボル毎に論理レベル「H」の区間がマスタークロツクCK1の1周期分ずつシフトして行く、いわゆるシンボル毎に位相が順次シフトして行くようなタイミングクロツクCK3を生成する。
【0050】
(1−3)動作及び効果
以上の構成において、この受信電力検波回路16の場合には、IデータDI及びQデータDQを取り込むためのタイミングクロツクとして、図4(F)に示すように、シンボル毎に位相が順次シフトして行くようなタイミングクロツクCK3を生成する。受信電力検波回路16では、このタイミングクロツクCK3の例えば立ち上がりタイミングでIデータDI及びQデータDQを取り込み、その取り込んだIデータ(DI2)及びQデータ(DQ2)の電圧値に基づいて電力データP6を算出し、これを積分回路部32によつて平均化して受信電力値P7を生成する。
【0051】
これにより例えば図4(F)及び(H)に示すように、タイミングクロツクCK3の最初のタイミングがシンボルエツジに一致していたとしても、次のシンボルのときにはタイミングクロツクCK3のタイミングはシンボルの先頭から1/4付近となり、さらに次のシンボルのときにはタイミングクロツクCK3のタイミングはシンボルの先頭から2/4付近となり、さらに次のシンボルのときにはタイミングクロツクCK3のタイミングはシンボルの先頭から3/4付近となる。このようにしてIデータDI及びQデータDQの取り込みタイミングがずれて行くことにより、従来のようにシンボルエツジ付近(すなわち電圧値が小さいところ)を常に取り込むことによつて受信電力値P7が実際の値よりも小さくなるといつたことや、シンボルの中心付近(すなわち電圧値が大きいところ)を常に取り込むことによつて受信電力値P7が実際の値よりも大きくなるといつたことを未然に回避し得る。
【0052】
因みに、この受信電力検波回路16の場合には、IデータDI及びQデータDQの取り込みタイミングが毎回シフトして行くので一見すると受信電力値P7の値がばらつくように見えるが、この受信電力検波回路16の場合には、取り込んだIデータ(DI2)及びQデータ(DQ2)に基づいて電力データP6を算出し、これを積分回路部32によつて平均化することにより平均化電力データP9を生成し、この平均化電力データP9を受信電力値P7として出力しているので受信電力値P7がばらつくようなことはなく、あたかもマスタークロツクCK1のタイミングでデータ取り込みを行つて算出したかのように正確な受信電力値P7を算出し得る。
【0053】
また積分回路部32によつて電力データP6を平均化していることにより、従来のようにシンボル周波数に対してマスタークロツクCK1の周波数が僅かながらずれていたとしても、従来のように受信電力値P7の値がうねりの周期で変化するといつたことも未然に回避し得る。
【0054】
さらにこの受信電力検波回路16の場合には、データの取り込みタイミングとしては1シンボルに1回となるので、ラツチ回路2、3及び32Cや二乗回路5及び6等の各デイジタル回路はシンボル周波数で動作することになり、マスタークロツクCK1で動作する場合に比して動作速度が遅くなる。従つてこの受信電力検波回路16の場合には、消費電力が少ないにも係わらず、マスタークロツクCK1でサンプリングしたかのように正確な受信電力値P7を得ることができる。
【0055】
かくするにつき以上の構成によれば、IデータDI及びQデータDQのシンボルに対して位相が順次シフトして行くタイミングクロツクCK3を生成し、当該タイミングクロツクCK3に基づいてIデータDI及びQデータDQを取り込んで電力データP6を生成し、当該電力データP6を平均化して受信電力値P7を求めるようにしたことにより、低消費電力でありながら正確に受信電力値P7を算出することができ、かくして低消費電力で高精度に受信電力値P7を検出し得る受信電力検波回路16を実現し得る。
【0056】
(2)他の実施の形態
(2−1)なお上述の実施の形態においては、4種類のマスクパターンMP1〜MP4を用意しておき、当該マスクパターンMP1〜MP4を使用して位相が4通りに変化するタイミングクロツクCK3を生成した場合について述べたが、本発明はこれに限らず、例えば2種類又は6種類のマスクパターンを用意しておき、当該2種類又は6種類のマスクパターンを使用して位相が2通り又は6通りに変化するタイミングクロツクを生成するようにしても良い。ここでマスクパターンの種類を変えたときの受信電力値P7の精度を図5に示す。この図5においては、横軸にマスクパターンの種類すなわちパターン数を示し、縦軸に受信電力値P7の精度を示す分散値σ2 (分散値は一般的にばらつきを示す)を示している。この図5から分かるように、パターン数が多ければ多い程、分散値σ2 が小さくなり、受信電力値P7の精度が高くなることが分かる。因みに、この図5において、パターン数が「1」というのはタイミングクロツクの位相がシフトしないこと、すなわち従来方式を示しており、極端に精度が悪くなつていることが分かる。従つてこの図5から分かるように、少なくともパターン数として2種類以上用意してタイミングクロツクの位相を2通り以上に変化させるようにすれば、ほぼ上述の場合と同様の効果を得ることができる。なお、パターン数を変更する場合には、少なくともマスタークロツクCK1の速度とシンボル速度の比(すなわち周波数比)がパターン数よりも大きくなるように設定すれば良い。
【0057】
(2−2)また上述の実施の形態においては、マスタークロツクCK1を1/4分周し、1シンボルにつき1回の割合でIデータDI及びQデータDQを取り込むようなタイミングクロツクCK3を生成した場合について述べたが、本発明はこれに限らず、マスタークロツクの分周比をさらに大きくして所定シンボル毎にIデータ及びQデータを取り込むようにしても良い。要は、Iデータ及びQデータの取り込みタイミングがシンボル毎にずれて行くように、位相が順次シフトして行くようなタイミングクロツクを生成するようにすれば、マスタークロツクに対する分周比としてはその他の値でも良い。
【0058】
(2−3)また上述の実施の形態においては、受信信号S1がQPSK変調されているものとして電力検出の対象となる入力データがIデータDI及びQデータDQの2種類ある場合について述べたが、本発明はこれに限らず、受信信号S1がBPSK変調(Binary Phase Shift Keying :2相位相変調)されているときのように、電力検出の対象となるデータが1種類であつても、上述の場合と同様に本発明を適用して同様の効果を得ることができる。要は、電力検出の対象となる入力データの数は限定されるものではない。
【0059】
(2−4)また上述の実施の形態においては、積分回路部32によつて電力データP6を平均化した場合について述べたが、本発明はこれに限らず、その他の構成の平均化手段を設けるようにしても良い。要は、算出した電力を平均化するようにすれば、上述の場合と同様の効果を得ることができる。
【0060】
(2−5)また上述の実施の形態においては、マスクパターンMP1、MP2、MP3及びMP4とマスタークロツクCK1との論理積によつて位相が順次シフトするタイミングクロツクCK3を生成した場合について述べたが、本発明はこれに限らず、2通りのパターンで位相をシフトするような場合には、単にクロツクの反転処理によりクロツク生成するようにしても良い。この点について、図6を用いて説明する。
【0061】
図2との対応部分に同一符号を付して示す図6において、40は他の実施の形態による受信電力検波回路を示し、タイミングジエネレータ部41の構成を除いて図2に示した受信電力検波回路16とほぼ同様に構成される。この受信電力検波回路40のタイミングジエネレータ部41においては、まず受信装置10の各デイジタル回路の基準動作クロツクとなるマスタークロツクCK1を分周器41Aに入力するようになさている。なお、この場合も、マスタークロツクCK1としてはIデータDI及びQデータDQのシンボル周波数に対して4倍の周波数を有しているものとする。
【0062】
分周器41Aも、分周器30Bと同様に、入力されるマスタークロツクCK1を1/4分周してIデータDI及びQデータDQのシンボル周波数と等しいタイミングクロツクCK6を生成し、これを反転回路であるインバータ41Bに出力する。インバータ41Bは入力されるタイミングクロツクCK6の論理レベルを反転することにより当該タイミングクロツクCK6に対して位相が 180°シフトしたタイミングクロツクCK7を生成する。
【0063】
タイミングジエネレータ部41は、このようにして生成したタイミングクロツクCK6を電力演算部31のラツチ回路2に供給し、タイミングクロツクCK7を電力演算部31のラツチ回路3に供給する。ラツチ回路2は入力されるこのタイミングクロツクCK6に基づいてIデータDIを取り込み、ラツチ回路3は入力されるこのタイミングクロツクCK7に基づいてQデータDQを取り込む。この場合、タイミングクロツクCK6とタイミングクロツクCK7は互いに位相が 180°シフトしていることにより、IデータDIとQデータDQの取り込みタイミングとしても丁度 180°ずれることになる。
【0064】
ところでIデータDIとQデータDQは位相が一致している。このためタイミングクロツクCK6の位相がIデータDIのシンボルエツジに一致していることにより当該IデータDIをシンボルエツジのタイミングで取り込んだときには、シンボルの中心付近でQデータDQを取り込むことになる。またこれとは逆にタイミングクロツクCK6の位相がシンボルの中心付近に一致していることにより当該IデータDIをシンボルの中心付近のタイミングで取り込んだときには、QデータDQをシンボルエツジのタイミングで取り込むことになる。
【0065】
ところでこの受信電力検波回路40においても、このようにして取り込んだIデータDI2及びQデータDQ2をそれぞれ二乗して加算することにより電力データP6を求め、この電力データP6を最終的に平均化することにより受信電力値P7を求めている。このためこのようにして位相が 180°シフトした2つのタイミングクロツクCK6及びCK7を使用して受信電力値P7を算出した場合と、第1の実施の形態のようにしてシンボル毎に位相がシフトして行く1つのタイミングクロツクCK3を使用して受信電力値P7を算出した場合とでは、算出される受信電力値P7は上述したような平均化処理によりほぼ等しくなる。
【0066】
このようにして位相変化のパターンを2通りとする場合には、2つの入力データ(DI及びDQ)の位相が一致していれば、所定のタイミングクロツクとそれを反転したタイミングクロツクを用いて受信電力値P7を算出するようにしても、上述の第1の実施の形態と同様の効果を得ることができる。またタイミングジエネレータ部41としては単にタイミングクロツクの反転処理を行えば良いので、当該タイミングジエネレータ部41の構成を簡易化することができる。
【0067】
なお、この例では、タイミングジエネレータ部41においてタイミングクロツクCK6を反転させることにより位相が 180°シフトしたタイミングクロツクCK7を生成した場合について述べたが、位相シフト量としては例えば90°程度であつても良い。なぜなら一方の入力データを電圧振幅が小さいところで取り込んだときに、他方の入力データを電圧振幅が大きいところで取り込めば同様の効果を得ることができるので、少なくとも一方の入力データと他方の入力データとの取り込みタイミングがずれていれば良い。
【0068】
要は、位相が一致した第1及び第2の入力データから合成電力値を検出する電力検出装置において、位相がずれた第1及び第2のタイミングクロツクを生成するクロツク生成手段と、第1のタイミングクロツクに基づいて第1の入力データを取り込み、当該第1の入力データの電圧値を二乗することにより第1の入力データの電力値を算出すると共に、第2のタイミングクロツクに基づいて第2の入力データを取り込み、当該第2の入力データの電圧値を二乗することにより第2の入力データの電力値を算出し、算出した第1の入力データの電力値と第2の入力データの電力値とを加算することにより合成電力値を算出する電力演算手段と、算出された合成電力値を平均化する平均化手段とを設けるようにすれば、第1の入力データと第2の入力データとでデータの取り込みタイミングがずれるので、従来のように同時に電圧値が小さいところを取り込んだり、或いは同時に電圧値が大きいところを取り込んだりすることを回避し得、従来のように高速なタイミングクロツクを使用しなくても正確に電力を検出することができる。また高速なタイミングクロツクを使用しないので動作速度が遅くなり、消費電力を低減することができる。
【0069】
(2−6)また上述の実施の形態においては、位相が順次シフトするタイミングクロツクCK3を生成するタイミングジエネレータ部30と、当該タイミングクロツクCK3に基づいてIデータDI及びQデータDQを取り込んで電力データP6を算出する電力演算部31と、当該電力データP6を平均化して受信電力値P7を算出する積分回路部32とを設けることにより、低消費電力でありながら正確に受信電力値P7を算出し得る受信電力検波回路16を実現するようにした場合について述べたが、本発明はこれに限らず、回路的にはその他の構成であつても良い。要は、入力データの電力値を検出する電力検出装置において、入力データに対して順次位相がシフトするタイミングクロツクを生成するクロツク生成手段と、タイミングクロツクに基づいて入力データを取り込み、当該入力データの電圧値を二乗することにより入力データの電力値を算出する電力演算手段と、算出された入力データの電力値を平均化する平均化手段とを設けるようにすれば、入力データの取り込みタイミングが順次シフトして行くので従来のように入力データの電圧が小さいところを常に取り込んだり、入力データの電圧値が大きいところを常に取り込んだりすることを回避して入力データの各部分から電力値を算出し得ると共に、算出した電力値を平均化し得ることから正確な電力値を算出し得る。従つて、従来のように高速なタイミングクロツクを使用しなくても正確に電力を検出することができると共に、高速なタイミングクロツクを使用しないので動作速度が遅くなり、消費電力を低減することができる。
【0070】
【発明の効果】
上述のように本発明によれば、入力データに対して順次位相がシフトするタイミングクロツクを生成し、当該タイミングクロツクに基づいて入力データを取り込んで電力値を算出すると共に、当該電力値を平均化するようにしたことにより、従来のように高速なタイミングクロツクを使用しなくても正確に電力を検出することができ、かくして低消費電力でありながら高精度に電力値を検出し得る。
【0071】
また位相がずれた第1及び第2のタイミングクロツクを生成し、当該第1及び第2のタイミングクロツクに基づいてそれぞれ第1及び第2の入力データを取り込んで各電力値を算出して加算することにより合成電力値を算出すると共に、当該合成電力値を平均化するようにしたことにより、従来のように高速なタイミングクロツクを使用しなくても正確に電力値を検出することができ、かくして低消費電力でありながら高精度に電力値を検出し得る。
【図面の簡単な説明】
【図1】本発明による受信電力検波回路を適用した受信装置の構成を示すブロツク図である。
【図2】第1の実施の形態による受信電力検波回路の構成を示すブロツク図である。
【図3】4パターンマスキング回路が有するマスクパターンを示す信号波形図である。
【図4】マスクパターンとタイミングクロツクとのタイミング関係を示すタイミングチヤートである。
【図5】マスクパターンのパターン数と受信電力値の精度との関係を示す特性曲線図である。
【図6】他の実施の形態による受信電力検波回路を示すブロツク図である。
【図7】従来の受信電力検波回路の構成を示すブロツク図である。
【図8】従来の受信電力検波回路においてIデータ及びQデータを取り込むときのタイミングを示すタイミングチヤートである。
【符号の説明】
1、16、40……受信電力検波回路、2、3、9、32C……ラツチ回路、4、30B、41A……分周器、5、6……二乗回路、7、32A……加算器、8、13、32B……乗算器、10……受信装置、11……アンテナ、12……高周波増幅器、14……局部発振器、15……可変利得増幅器、17……直交復調器、18、19……アナログデイジタル変換器、20……復調部、21……表示器、30、41……タイミングジエネレータ部、31……電力演算部、32……積分回路部、30A……4パターンマスキング回路、30C……4進カウンタ回路、31A……減算器、41B……インバータ。

Claims (3)

  1. 入力データの電力値を検出する電力検出装置において、
    上記入力データに対して順次位相がシフトするタイミングクロツクを生成するクロツク生成手段と、
    上記タイミングクロツクに基づいて上記入力データを取り込み、当該入力データの電圧値を二乗することにより上記入力データの電力値を算出する電力演算手段と、
    算出された上記入力データの電力値を平均化する平均化手段と
    を具えることを特徴とする電力検出装置。
  2. 上記クロツク生成手段は、
    位相が互いに異なる少なくとも2つ以上のマスクパターンを有し、当該マスクパターンと所定のクロツクとの論理積により上記タイミングクロツクを生成する
    ことを特徴とする請求項1に記載の電力検出装置。
  3. 位相が一致した第1及び第2の入力データから合成電力値を検出する電力検出装置において、
    位相がずれた第1及び第2のタイミングクロツクを生成するクロツク生成手段と、
    上記第1のタイミングクロツクに基づいて上記第1の入力データを取り込み、当該第1の入力データの電圧値を二乗することにより上記第1の入力データの電力値を算出すると共に、上記第2のタイミングクロツクに基づいて上記第2の入力データを取り込み、当該第2の入力データの電圧値を二乗することにより上記第2の入力データの電力値を算出し、算出した上記第1の入力データの電力値と上記第2の入力データの電力値とを加算することにより上記合成電力値を算出する電力演算手段と、
    算出された上記合成電力値を平均化する平均化手段と
    を具えることを特徴とする電力検出装置。
JP20024797A 1997-07-25 1997-07-25 電力検出装置 Expired - Fee Related JP3885909B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20024797A JP3885909B2 (ja) 1997-07-25 1997-07-25 電力検出装置
US09/120,318 US6259997B1 (en) 1997-07-25 1998-07-22 Signal power detection apparatus
KR1019980029747A KR100585482B1 (ko) 1997-07-25 1998-07-23 신호전력검출장치
CNB981167101A CN1145036C (zh) 1997-07-25 1998-07-25 信号功率检测设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20024797A JP3885909B2 (ja) 1997-07-25 1997-07-25 電力検出装置

Publications (2)

Publication Number Publication Date
JPH1144716A JPH1144716A (ja) 1999-02-16
JP3885909B2 true JP3885909B2 (ja) 2007-02-28

Family

ID=16421234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20024797A Expired - Fee Related JP3885909B2 (ja) 1997-07-25 1997-07-25 電力検出装置

Country Status (4)

Country Link
US (1) US6259997B1 (ja)
JP (1) JP3885909B2 (ja)
KR (1) KR100585482B1 (ja)
CN (1) CN1145036C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
US7333567B2 (en) * 2003-12-23 2008-02-19 Lucent Technologies Inc. Digital detector utilizable in providing closed-loop gain control in a transmitter
EP2147322B1 (en) * 2007-05-14 2013-03-06 Hittite Microwave Corporation Rf detector with crest factor measurement
CN101247185B (zh) * 2008-03-05 2011-06-22 中兴通讯股份有限公司 一种用于检测信号高低功率变化的装置及方法
US8891713B2 (en) * 2011-04-06 2014-11-18 Siemens Medical Solutions Usa, Inc. System for adaptive sampled medical signal interpolative reconstruction for use in patient monitoring
KR101251794B1 (ko) * 2011-09-30 2013-04-08 삼성전기주식회사 전력 측정 시스템
US8803546B2 (en) * 2011-11-27 2014-08-12 Mediatek Singapore Pte. Ltd. Method for performing power detection, and associated apparatus
JP6267852B2 (ja) * 2012-02-03 2018-01-24 サターン ライセンシング エルエルシーSaturn Licensing LLC 情報処理装置及び情報処理方法
CN105403765A (zh) * 2014-12-30 2016-03-16 北京无线电计量测试研究所 一种用于脉冲功率测量的稳幅环路装置
EP3376666A1 (fr) * 2017-03-14 2018-09-19 STMicroelectronics (ALPS) SAS Dispositif d'oscillateur local à faible consommation
JP2021106077A (ja) * 2019-12-26 2021-07-26 株式会社ダイヘン 高周波電源装置
CN113848380B (zh) * 2021-10-22 2023-10-20 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3222454A (en) * 1962-06-18 1965-12-07 Hughes Aircraft Co Digital comparison circuits
US3439283A (en) * 1966-02-04 1969-04-15 Gen Electric Frequency shift keyed discriminating circuits
US4589019A (en) * 1983-04-22 1986-05-13 Rca Corporation Digital adder including counter coupled to individual bits of the input
JPS63244941A (ja) * 1987-03-30 1988-10-12 Nec Corp 信号電力検出回路
JPH01143428A (ja) * 1987-11-30 1989-06-06 Nec Corp 信号電力検出回路
US5323329A (en) * 1991-12-23 1994-06-21 Eni, Div. Of Astec America, Inc. Digitally assisted power levelling circuit for rf power generator
US5530922A (en) * 1993-11-09 1996-06-25 Motorola, Inc. Power detector with matching impedance for radio frequency signal amplifiers
US5621766A (en) * 1994-10-31 1997-04-15 Motorola, Inc. Method and apparatus for burst detecting
US6173160B1 (en) * 1996-11-18 2001-01-09 Nokia Mobile Phones Limited Mobile station having drift-free pulsed power detection method and apparatus

Also Published As

Publication number Publication date
US6259997B1 (en) 2001-07-10
KR100585482B1 (ko) 2006-10-31
CN1145036C (zh) 2004-04-07
KR19990014123A (ko) 1999-02-25
CN1206835A (zh) 1999-02-03
JPH1144716A (ja) 1999-02-16

Similar Documents

Publication Publication Date Title
JP3885909B2 (ja) 電力検出装置
JP2008543119A (ja) 改良型精密座標回転による数値計算(cordic)プロセッサ
US7492836B2 (en) Wireless data communication demodulation device and demodulation method
JP2000049882A (ja) クロック同期回路
JP2000022772A (ja) 搬送波再生回路並びに搬送波再生方法
JP3792098B2 (ja) タイミング再生装置、これを用いた復調装置およびタイミング再生方法
JP3348660B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP2837982B2 (ja) 遅延検波復調装置
JP2931454B2 (ja) ディジタル位相変調信号復調回路
JP4277090B2 (ja) キャリア周波数検出方法
JP2000115269A (ja) キャリア位相追従装置および周波数ホッピング受信装置
CN105072070A (zh) 一种数字宽带无线信号同步算法
JP3413359B2 (ja) Qpsk復調装置
JP4463063B2 (ja) 復調回路及び復調方法
JP5213769B2 (ja) 受信機
JP2000049877A (ja) クロックタイミング再生回路
JP3660930B2 (ja) 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法
JP3735619B2 (ja) プリアンブルパターン識別方法
JP2009100298A (ja) 受信装置および受信方法
JP2004343166A (ja) Ask復調回路
JP2000341354A (ja) 発振器制御回路及び発振器制御方法
JPH1028149A (ja) クロック再生回路
JP4594713B2 (ja) シンボルタイミング発生回路
JP3134410B2 (ja) ディジタル同期復調回路
JP2000188620A (ja) 同期検波装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees