WO2010046957A1

WO2010046957A1 - 直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置

Info

Publication number: WO2010046957A1
Application number: PCT/JP2008/003036
Authority: WO
Inventors: 小島昭二
Original assignee: 株式会社アドバンテスト
Priority date: 2008-10-24
Filing date: 2008-10-24
Publication date: 2010-04-29
Also published as: JPWO2010046957A1; US20110018626A1

Abstract

　直交振幅復調器２００は、直交振幅変調が施された被変調信号Ｒを復調する。発振器４０ｉ、４０ｑは、矩形波、台形波もしくはこれらに類する波形の同相キャリア信号ＲｅｃＳｉｎと、同相キャリア信号ＲｅｃＳｉｎに対して位相が１／４周期シフトした直交キャリア信号ＲｅｃＣｏｓと、を生成する。第１、第２ミキサ４２ｉ、４２ｑは、被変調信号Ｒに、同相キャリア信号ＲｅｃＳｉｎ、直交キャリア信号ＲｅｃＣｏｓをそれぞれミキシングする。第１、第２積分器４４ｉ、４４ｑは、第１、第２ミキサ４２ｉ、４２ｑの出力信号ＲＩ、ＲＱをそれぞれ、同相キャリア信号、直交キャリア信号の周期に応じた所定期間、積分する。第１、第２Ａ／Ｄコンバータ４８ｉ、４８ｑは、第１、第２積分器４４ｉ、４４ｑの出力をそれぞれ、デジタル値に変換する。

Description

直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置

　本発明は、デジタルデータ伝送技術に関する。

　デジタル有線通信は従来、時間分割多重（ＴＤＭ）方式による２値伝送が主流であり、大容量伝送を行う場合は、パラレル伝送、高速伝送によって実現してきた。パラレル伝送の物理的な限界に直面すると、シリアル伝送つまり、高速インタフェース（Ｉ／Ｆ）回路による数Ｇｂｐｓ～１０Ｇｂｐｓ以上のデータレートでの高速伝送が行われる。しかしながら、データレートの高速化にも限界があり、伝送線路の高周波損失や反射によるＢＥＲ（Bit Error Rate）の劣化が問題となる。

　一方、デジタル無線通信方式は、キャリア信号に多ビットの情報をのせて送受信する。つまり、データレートはキャリア周波数に直接的に制限されない。例えば、最も基本的な直交変復調方式であるＱＡＭ（Quadrature Amplitude Modulation）伝送方式は４値伝送を一つのチャネルで実現することが出来る。６４ＱＡＭにいたっては、６４値伝送がワンキャリアで実現できる。つまり、キャリア周波数を高めなくてもこのような多値変調方式によって、転送容量を向上させることが出来る。

　このような変復調方式は、無線通信に限らず有線通信でも可能であり、ＰＡＭ（Pulse Amplitude Modulation）やＱＰＳＫ(Quadrature Phase Shift Keying)あるいはＤＱＰＳＫ（Differential QPSK）方式として既に適用され始めている。特に、光通信分野においては、１本の光ファイバにどれだけ多くの情報をのせられるかがコスト的にも重要であり、２値ＴＤＭからこれらのデジタル変調を利用した伝送へと技術トレンドがシフトしている。近い将来、このようなデジタル多値変復調方式が、メモリやＳｏＣ（System On a Chip）をはじめとするデバイス間の有線インタフェースに適用される可能性がある。
米国特許第５，６５２，５５２号明細書

　従来の直交振幅変復調器は高速なデバイスを用いて構成する必要があったため、設計が容易でなく、あるいは高周波バイポーラプロセスあるいはＢｉ－ＣＭＯＳプロセスが必要となるため、デバイスの製造コストが高くなるという問題があった。

　本発明はかかる状況に鑑みてなされたものであり、その例示的な目的のひとつは、簡易にインプリメント可能な直交振幅復調器の提供にある。

　本発明のある態様は、直交振幅変調が施された被変調信号を復調する直交振幅復調器に関する。直交振幅復調器は、矩形波、台形波もしくはこれらに類する波形の同相キャリア信号と、同相キャリア信号に対して位相が１／４周期シフトした直交キャリア信号と、を生成する発振器と、被変調信号に、同相キャリア信号、直交キャリア信号をそれぞれミキシングする第１、第２ミキサと、第１、第２ミキサの出力信号をそれぞれ、同相キャリア信号、直交キャリア信号の周期に応じた所定期間、積分する第１、第２積分器と、第１、第２積分器の出力をそれぞれ、デジタル値に変換する第１、第２Ａ／Ｄコンバータと、を備える。

　「矩形波、台形波もしくはこれらに類する波形」とは、周期のピークおよびボトムにおいて、一定値をとる信号とも解される。この態様では、復調用のキャリア信号（ＲＦ信号ともいう）として、正弦波（余弦波）の代わりに矩形波や台形波を用い、ミキシング（ダウンコンバージョン）された信号を、シンボル期間、もしくはキャリア周期にわたり積分することにより、ベースバンド成分を抽出できる。この態様には、従来の復調器で必要であったローパスフィルタが不要となるという利点がある。

　ある態様の直交振幅復調器は、第１、第２積分器の出力信号をそれぞれ、時間的に隣接するシンボル間の区切れ目ごとにサンプリングして保持する第１、第２サンプルホールド回路をさらに備えてもよい。第１、第２Ａ／Ｄコンバータはそれぞれ、第１、第２サンプルホールド回路の出力信号をデジタル値に変換してもよい。

　被変調信号、同相キャリア信号、直交キャリア信号はそれぞれ差動形式であり、第１、第２ミキサはそれぞれ、被変調信号と、対応するキャリア信号とをミキシングするギルバートセルミキサであってもよい。この形態はＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスに適合している。

　第１、第２積分器はそれぞれ、第１、第２ミキサの出力信号が伝搬するラインと固定電圧端子間に設けられた第１キャパシタと、時間的に隣接するシンボル間の区切れ目ごとに、第１キャパシタの電荷を初期化する第１スイッチと、を含んでもよい。この形態はＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスに適合している。

　第１、第２ミキサそれぞれの出力信号は差動形式であってもよい。第１積分器と第１サンプルホールド回路のペア、第２積分器と第２サンプルホールド回路のペアはそれぞれ、対応するミキサの差動出力信号の第１極性の信号が入力される第１入力端子と、対応するミキサの差動出力信号の第２極性の信号が入力される第２入力端子と、出力端子と、第２キャパシタと、第３キャパシタと、第１、第２、第３端子を含み、第１端子が第１入力端子と接続され、第２端子に所定の固定電圧が入力され、第３端子が第２キャパシタの一端と接続された第２スイッチと、第１、第２、第３端子を含み、第２端子が第１入力端子と接続され、第１端子に所定の固定電圧が入力され、第３端子が第３キャパシタの一端に接続された第３スイッチと、第１、第２、第３端子を含み、第２端子が出力端子と接続され、第１端子が第２入力端子と接続され、第３端子が第２キャパシタの他端と接続された第４スイッチと、第１、第２、第３端子を含み、第１端子が出力端子と接続され、第２端子が第２入力端子と接続され、第３端子が第３キャパシタの他端と接続された第５スイッチと、一端が出力端子と接続され、他端に固定電位が印加された第６スイッチと、を含んでもよい。第２から第５スイッチは、時間的に隣接するシンボル間の区切れ目ごとに、第１端子と第３端子が導通する第１状態と、第２端子と第３端子間が導通する第２状態とが交互に切り換えられ、第６スイッチは、シンボルの切り換えに先立ち所定時間オンしてもよい。
　この場合、回路面積を小さくできる。

　第１、第２Ａ／Ｄコンバータはそれぞれ、対応する積分器の出力信号を、それぞれに設定されたしきい値電圧と比較する複数のコンパレータと、複数のコンパレータの出力信号を受け、エンコードするエンコーダと、複数のコンパレータの出力またはエンコーダの出力の少なくとも一方をラッチするラッチ回路と、を含んでもよい。
　この場合、Ａ／Ｄコンバータの前段にサンプルホールド回路を設けなくてよいため、回路面積を削減できる。

　第１、第２ミキサはそれぞれ、差動形式の被変調信号の第１極性の信号が入力される第１入力端子と、被変調信号の第２極性の信号が入力される第２入力端子と、第１、第２入力端子の間に直列に設けられた第１、第２ゲートと、第１、第２入力端子の間に直列に、第１、第２ゲートが成す経路と並列に設けられた第３、第４ゲートと、第１、第２ゲートの接続点の電位と、第３、第４ゲートの接続点の電位と、を差動増幅する差動増幅器と、を含んでもよい。対応するキャリア信号に応じて、第１、第３ゲートのペアと、第２、第４ゲートのペアは、相補的にオン、オフを繰り返してもよい。
　この構成も、ＣＭＯＳプロセスに適合している。

　同相キャリア信号、直交キャリア信号の周波数が、被変調信号のシンボルレートと等しいとき、第１、第２積分器はそれぞれ、キャリア信号の１周期、第１、第２ミキサの出力信号を積分してもよい。

　同相キャリア信号、直交キャリア信号の周波数が、被変調信号のシンボルレートのｎ倍であるとき、第１、第２積分器はそれぞれ、キャリア信号のｎ周期、第１、第２ミキサの出力信号を積分してもよい。

　本発明の別の態様は、被試験デバイスから出力される直交振幅変調された信号を試験する試験装置に関する。この装置は、被試験デバイスからの信号を復調する上述のいずれかの態様の直交振幅変調器と、直交振幅変調器により復調されたデータを期待値と比較する判定部と、を備える。

　本発明のさらに別の態様は、半導体装置である。この装置は、上述のいずれかの態様の直交振幅変調器を備える。

　本発明のさらに別の態様は、直交振幅変調が施された被変調信号の復調方法に関する。この方法では、以下の処理を含む。
　１．　矩形波、台形波もしくはこれらに類する波形の同相キャリア信号と、同相キャリア信号に対して位相が１／４周期シフトした直交キャリア信号と、を生成する。
　２．　被変調信号に、同相キャリア信号、直交キャリア信号をそれぞれミキシングする。
　３．　ミキシングにより得られた同相成分、直交成分をそれぞれ、同相キャリア信号、直交キャリア信号の周期に応じた所定期間、積分する。
　４．　積分により得られた同相成分、直交成分をそれぞれ、デジタル値に変換する。

　なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

　本発明のある態様の直交振幅復調器によれば、設計の難易度の高いローパスフィルタが不要となる。

実施の形態に係る直交振幅復調器を利用した伝送システムの構成を示す回路図である。図１の直交振幅復調器の動作を示すタイムチャートである。図１の直交振幅復調器の動作を示す別のタイムチャートである。図１の直交振幅復調器の動作を示すさらに別のタイムチャートである。ミキサおよび積分器の具体的な構成例を示す回路図である。図５のリセット信号ＲＳＴとサンプルホールド信号Ｓ＆Ｈを示すタイムチャートである。積分器、サンプルホールド回路の具体的な構成例を示す回路図である。図７の積分器、サンプルホールド回路の動作を示すタイムチャートである。Ａ／Ｄコンバータの具体的な構成例を示す回路図である。図９のＡ／Ｄコンバータの動作を示すタイムチャートである。ミキサの別の構成例を示す回路図である。実施の形態に係る直交振幅復調器を搭載した試験装置の構成を示すブロック図である。

符号の説明

１００…直交振幅変調器、１０２…伝送チャネル、１０４…ベースバンドデータ生成部、２００…直交振幅復調器、３００…伝送システム、４００…試験装置、１０…発振器、１２…Ｄ／Ａコンバータ、１８…ミキサ、２０…加算器、４１…アンプ、４０…発振器、４２…ミキサ、４４…積分器、４６…サンプルホールド回路、４８…Ａ／Ｄコンバータ。

　以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

　本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

　図１は、実施の形態に係る直交振幅復調器２００を利用した伝送システム３００の構成を示す回路図である。伝送システム３００は、直交振幅変調器１００、伝送チャネル１０２、ベースバンドデータ生成部１０４、復調器２００を備える。直交振幅変調器１００は、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭなどの、多値直交振幅変調された被変調信号Ｍを生成し、伝送チャネル１０２を介して復調器２００へと送信する。ここでは一般化して（２^ｍ）^２値の直交振幅変調を行うものとする。伝送システム３００は、一例として異なる半導体デバイス間のデータ伝送に利用される。この場合、ベースバンドデータ生成部１０４および直交振幅変調器１００は、送信側の半導体デバイスに搭載され、復調器２００は受信側の半導体デバイスに搭載される。

　はじめに、直交振幅変調器１００側の構成を説明する。直交振幅変調器１００の構成は一般的なものでよい。

　ベースバンドデータ生成部１０４は、（２^ｍ）値の同相ベースバンドデータと、（２^ｍ）値の直交ベースバンドデータを生成する。図１では、ｍ＝２の場合が例示されており、１６値ＱＡＭを実行する回路が示されるが、その他のｍ＝３（６４ＱＡＭ）、ｍ＝４（２５６ＱＡＭ）等にも本発明は有効である。同相ベースバンドデータおよび直交ベースバンドデータはそれぞれ、ｍビットのバイナリデータ（Ｂ０，Ｂ１）および（Ｂ２，Ｂ３）として出力される。

　直交振幅変調器１００は、（２^ｍ）値の同相ベースバンドデータ（Ｂ１，Ｂ０）と、（２^ｍ）値の直交ベースバンドデータ（Ｂ３，Ｂ２）と、を受け、（２^ｍ）^２値直交振幅変調が施された被変調信号Ｍを生成する。直交振幅変調器１００は、Ｄ／Ａコンバータ１２ｉ、１２ｑ、ローパスフィルタ１４ｉ、１４ｑ、発振器１０、移相器１５、ミキサ１８ｉ、１８ｑ、加算器２０を含む。

　発振器１０は、正弦波の同相キャリア信号ＲｅｃＳｉｎを生成する。移相器１５は、同相キャリア信号ＲｅｃＳｉｎの位相を９０度（１／４周期）シフトし、直交キャリア信号ＲｅｃＣｏｓを生成する。

　Ｄ／Ａコンバータ１２ｉ、１２ｑはそれぞれ、デジタル／アナログ変換し、ベースバンドデータ（Ｂ１，Ｂ０）、（Ｂ３、Ｂ２）をアナログベースバンド信号ＢＢＩ、ＢＢＱに変換する。

　ミキサ１８ｉ、１８ｑはそれぞれ、アナログベースバンド信号ＢＢＩ、ＢＢＱを、対応するキャリア信号ＲｅｃＳｉｎ、ＲｅｃＣｏｓと乗算する。すなわちミキサ１８は、ベースバンド信号を変調信号として、キャリア信号を振幅変調する。ミキサ１８ｉ、１８ｑからはそれぞれ、被変調信号ＭＩ、ＭＱが出力される。加算器２０は、Ｉ相側の被変調信号ＭＩと、Ｑ相側の被変調信号ＭＱを加算する。

　なお、被変調信号Ｍを生成する変調器の構成は図１のそれに限定されず、たとえばキャリア信号として矩形波や台形波、それに類似する波形が用いられてもよい。

　続いて、実施の形態に係る直交振幅復調器２００の構成を説明する。復調器２００は、アンプ４１、発振器４０ｉ、４０ｑ、ミキサ４２ｉ、４２ｑ、積分器４４ｉ、４４ｑ、サンプルホールド回路４６ｉ、４６ｑ、Ａ／Ｄコンバータ４８ｉ、４８ｑを備える。
　アンプ４１は、伝送チャネル１０２を伝搬した被変調信号ＲＲを増幅する。アンプ４１は、単なる増幅器であってもよいし、伝送チャネル１０２による減衰を補償するイコライザであってもよい。受信した被変調信号ＲＲの減衰や波形の劣化が無視しうる場合、アンプ４１は省略することもできる。

　発振器４０ｉは、矩形波、台形波もしくはこれらに類する波形の同相キャリア信号ＲｅｃＳｉｎを生成する。発振器４０ｑは、同相キャリア信号ＲｅｃＳｉｎに対して位相が１／４周期シフトした直交キャリア信号ＲｅｃＣｏｓを生成する。発振器４０ｉ、４０ｑにより生成されるキャリア信号ＲｅｃＳｉｎ、ＲｅｃＣｏｓは、受信した被変調信号Ｒのキャリア信号と同期される必要がある。キャリア信号の同期には、一般的なキャリア再生技術を利用すればよい。

　第１ミキサ４２ｉ、第２ミキサ４２ｑはそれぞれ、アンプ４１からの被変調信号Ｒに、同相キャリア信号ＲｅｃＳｉｎ、直交キャリア信号ＲｅｃＣｏｓをそれぞれミキシングし、低周波信号にダウンコンバージョンする。

　第１積分器４４ｉ、第２積分器４４ｑはそれぞれ、第１ミキサ４２ｉ、第２ミキサ４２ｑの出力信号ＲＩ、ＲＱをそれぞれ、同相キャリア信号ＲｅｃＳｉｎ、直交キャリア信号ＲｅｃＣｏｓの周期に応じた所定の積分期間、積分する。

　所定期間は以下のように設定される。
　１．　キャリア信号ＲｅｃＳｉｎ、ＲｅｃＣｏｓの周波数（キャリア周波数）が、被変調信号Ｒのシンボルレートと等しいとき、所定の積分期間は、キャリア信号の１周期、いいかえればシンボル周期となる。

　２．　キャリア信号ＲｅｃＳｉｎ、ＲｅｃＣｏｓの周波数が、被変調信号Ｒのシンボルレートのｎ倍であるとき、所定の積分期間は、
　２．１　キャリア信号のｎ周期、いいかえればシンボル周期
　２．２　キャリア信号の１周期
のいずれかに設定できる。積分期間をキャリア信号の１周期とした場合（２．２）、１シンボルの間にｎ回、積分結果が得られる。積分器４４は、ｎ個の積分結果のいずれかを出力してもよいし、それらに平均化などの統計的処理を施したデータを出力してもよい。

　積分器４４ｉ、４４ｑは、積分期間ごとにアサートされるリセット信号ＲＳＴのタイミングで、その出力の値がリセットされる。

　第１サンプルホールド回路４６ｉ、第２サンプルホールド回路４６ｑはそれぞれ、第１積分器４４ｉ、第２積分器４４ｑの出力ＵＩ、ＵＱをそれぞれ、時間的に隣接するシンボル間の区切れ目ごとに、つまりシンボル周期ごとに、サンプリングして保持する。サンプルホールド回路４６ｉ、４６ｑは、シンボル周期ごとにアサートされるサンプルホールド信号Ｓ＆Ｈのタイミングで、入力信号をサンプリングする。

　第１Ａ／Ｄコンバータ４８ｉ、第２Ａ／Ｄコンバータ４８ｑはそれぞれ、第１サンプルホールド回路４６ｉ、第２サンプルホールド回路４６ｑの出力信号ＳＩ、ＳＱをアナログ／デジタル変換し、ベースバンド信号（Ｂ１，Ｂ０）（Ｂ３，Ｂ２）を生成する。

　以上が実施の形態に係る直交振幅復調器２００の構成である。続いてその動作を説明する。図２は、直交振幅復調器２００の動作を示すタイムチャートである。図２に示される被変調信号Ｒは、直交振幅変調器１００において正弦波（余弦波）のキャリア信号を用いて生成され、無損失の伝送チャネル１０２を介して受信された信号である。また、シンボルレートとキャリア周波数が等しい場合が示される。

　矩形波状のキャリア信号ＲｅｃＳｉｎ、ＲｅｃＣｏｓを用いてダウンコンバージョンを行い、その信号をキャリア信号の１周期、積分すると、送信側のアナログベースバンド信号ＢＢＩ、ＢＢＱに相当する信号を抽出することができる。抽出された信号をアナログ／デジタル変換することにより、ベースバンドデータ（Ｂ１，Ｂ０）、（Ｂ３、Ｂ２）を再生することができる。

　図３は、直交振幅復調器２００の動作を示す別のタイムチャートである。図３の被変調信号Ｒは、直交振幅変調器１００において、矩形波のキャリア信号を用いて生成され、無損失の伝送チャネル１０２を介して受信された信号である。

　図４は、直交振幅復調器２００の動作を示すさらに別のタイムチャートである。図４の被変調信号Ｒは、直交振幅変調器１００において、矩形波のキャリア信号を用いて生成され、プリント基板上に形成された０．４ｍの有損失の伝送チャネル１０２を介して受信された信号である。

　図３、図４の被変調信号Ｒに対しても、図１の直交振幅復調器２００はベースバンド信号を復元することができる。

　図１の直交振幅復調器２００では、従来の復調器に用いられていたローパスフィルタを、積分器に置き換えることができる。ローパスフィルタは、カットオフ周波数やスロープ特性など、設計項目が多く、また実装面積も大きくなるが、積分器は設計が容易であり、また面積を削減できるという利点がある。

　図５は、ミキサ４２および積分器４４の具体的な構成例を示す回路図である。ミキサ４２ｉ、４２ｑは同じ構成であり、積分器４４ｉ、４４ｑは同じ構成であるため、ここでは同相成分を処理する回路ブロック４２ｉ、４４ｉについてのみ説明する。

　アンプ４１から出力される被変調信号Ｒは、差動形式を有する。
　第１ミキサ４２ｉは、被変調信号Ｒと、対応するキャリア信号ＲｅｃＳｉｎとをミキシングするギルバートセルミキサである。具体的には、ミキサ４２ｉは、トランジスタＭ４０～Ｍ４５、電流源ＣＳ４０～ＣＳ４２、抵抗Ｒ４０、Ｒ４１を備える。トランジスタＭ４０～Ｍ４５は、ＭＯＳＦＥＴに変えて、バイポーラトランジスタであってもよい。このギルバートセルミキサの負荷回路は、電流源ＣＳ４０、ＣＳ４１である点が特徴である。ミキシングされた信号は、差動の電流信号として後段の積分器４４ｉへと出力される。

　積分器４４ｉは、第１キャパシタＣ４１ｐ、４１ｎ、第１スイッチＳＷ４１ｐ、ＳＷ４１ｎを含む。
　第１キャパシタＣ４１ｐ、Ｃ４１ｎはそれぞれ、差動形式のミキサ４２ｉの出力信号ＲＩｐ、ＲＩｎそれぞれが伝搬するラインと固定電圧端子（接地端子）間に設けられる。第１スイッチＳＷ４１ｐ、ＳＷ４１ｎそれぞれの一端は、電圧源４５により生成される初期化電圧ＶＲが印加される。第１スイッチＳＷ４１ｐ、ＳＷ４１ｎはそれぞれ、リセット信号ＲＳＴと同期して、シンボルの区切れ目ごとにオンとなって、第１キャパシタＣ４１ｐ、Ｃ４１ｎの電荷を初期化する。初期化電圧ＶＲは、差動信号ＲＩｐ、ＲＩｎのコモン電圧であってもよい。

　図６は、リセット信号ＲＳＴとサンプルホールド信号Ｓ＆Ｈを示すタイムチャートである。キャリア周期の開始直後、リセット信号ＲＳＴがアサートされて、第１スイッチＳＷ４１ｐ、ＳＷ４１ｎがオンし、第１キャパシタＣ４１ｐ、Ｃ４１ｎの電荷が初期化される。その後、第１キャパシタＣ４１ｐ、Ｃ４１ｎは、ミキサ４２ｉの出力電流によって充電もしくは放電され、ミキサ４２ｉの出力が積分される。キャリア周期の終了直前に、サンプルホールド信号Ｓ＆Ｈがアサートされ、第１キャパシタＣ４１ｐ、Ｃ４１ｎの電位ＵＩｐ、ＵＩｎがサンプリングされる。サンプリングされた差動形式の電位ＵＩｐ、ＵＩｎは、シングルエンドの信号ＳＩとして出力される。

　図７（ａ）、（ｂ）は、積分器４４、サンプルホールド回路４６の具体的な構成例を示す回路図である。図７（ａ）の構成では、積分器４４、サンプルホールド回路４６が一体に構成される。ミキサ４２の構成は図５のそれと同様であり、差動形式の電流信号ＲＩｐ、ＲＩｎを出力する。

　第１積分器４４ｉと第１サンプルホールド回路４６ｉのペア、第２積分器４４ｑと第２サンプルホールド回路４６ｑのペアは同様に構成される。
　第１積分器４４ｉと第１サンプルホールド回路４６ｉのペアは、第１入力端子ＩＮ１、第２入力端子ＩＮ２、出力端子ＯＵＴ、第２キャパシタＣ４２、第３キャパシタＣ４３、第２スイッチＳＷ４２～第６スイッチＳＷ４６を含む。
　第１入力端子ＩＮ１には、ミキサ４２ｉの差動出力信号の第１極性の信号ＲＩｐが入力される。第２入力端子ＩＮ２には、ミキサ４２ｉの差動出力信号の第２極性の信号ＲＩｎが入力される。

　第２スイッチＳＷ４２～第５スイッチＳＷ４５はそれぞれ、第１、第２、第３端子Ｔ１～Ｔ３を備える。
　第２スイッチＳＷ４２の第１端子Ｔ１は、第１入力端子ＩＮ１と接続される。その第２端子Ｔ２には、所定のリセット電圧ＶＲが入力される。その第３端子Ｔ３は、第２キャパシタＣ４２の一端と接続される。
　第３スイッチＳＷ４３の第２端子は、第１入力端子ＩＮ１と接続される。その第１端子にはリセット電圧ＶＲが入力され、第３端子は第３キャパシタＣ４３の一端に接続される。

　第４スイッチＳＷ４４の第２端子は、出力端子ＯＵＴと接続され、その第１端子は第２入力端子ＩＮ２と接続され、その第３端子は第２キャパシタＣ４２の他端と接続される。
　第５スイッチＳＷ４５の第１端子は、出力端子ＯＵＴと接続され、その第２端子は第２入力端子ＩＮ２と接続され、その第３端子は第３キャパシタＣ４３の他端と接続される。
　第６スイッチＳＷ４６は、一端が出力端子ＯＵＴと接続され、他端にリセット電圧ＶＲが印加される。

　第２スイッチＳＷ４２から第５スイッチＳＷ４５は、キャパシタ制御部４９により生成されるキャパシタ選択信号ＣａｐＳｅｌに応じて、時間的に隣接するシンボル間の区切れ目ごとに、第１端子Ｔ１と第３端子Ｔ３が導通する第１状態と、第２端子Ｔ２と第３端子Ｔ３間が導通する第２状態とが交互に切り換えられる。

　第６スイッチＳＷ４６は、ディスチャージ制御部４７により生成される放電制御信号ＤｉｓＣｈａｒｇｅがアサートされる所定のディスチャージ期間、シンボルの切り換えに先立ってオンとなる。第６スイッチＳＷ４６がオンすると、第２キャパシタＣ４２、第３キャパシタＣ４３のいずれか一方の電荷が初期化される。

　図８は、図７の積分器４４ｉ、サンプルホールド回路４６ｉの動作を示すタイムチャートである。Ａ／Ｄコンバータ４８ｉの出力信号（Ｂ１，Ｂ０）は、図中”Ｖａｌｉｄ”で示される期間、すなわち、キャパシタ選択信号ＣａｐＳｅｌの遷移から、ディスチャージ制御信号ＤｉｓＣｈａｒｇｅがアサートされるタイミングまで期間、有効となる。

　図７の構成によれば、図１の構成のように、サンプルホールド回路を積分器と一体に構成できるため、回路面積を削減できる。

　図９は、Ａ／Ｄコンバータ４８の具体的な構成例を示す回路図である。Ａ／Ｄコンバータ４８ｉ、４８ｑは同様に構成される。

　第１Ａ／Ｄコンバータ４８ｉは、比較部５０ｉ、ラッチ部５２ｉ、エンコーダ５４ｉを含む。比較部５０ｉは、複数のコンパレータＣＭＰ１～ＣＭＰ３を含み、各コンパレータＣＭＰ１～ＣＭＰ３は、積分器４４ｉの出力信号を、それぞれに設定されたしきい値電圧Ｖｔｈ１～Ｖｔｈ３と比較する。ラッチ部５２ｉは、コンパレータＣＭＰ１～ＣＭＰ３ごとに設けられ、対応するコンパレータの出力をラッチするラッチ回路Ｌ１～Ｌ３を含む。各ラッチ回路Ｌ１～Ｌ３は、ラッチ制御部５６により生成されるラッチ信号Ｌａｔｃｈのポジティブエッジのタイミングで、対応するデータをラッチする。ラッチ信号Ｌａｔｃｈは、シンボルの切り替わりごとにアサートされる。

　エンコーダ５４ｉは、ラッチ部５２ｉによってラッチされた複数のコンパレータＣＭＰ１～ＣＭＰ３の出力信号を受け、後段の処理に最適なフォーマットにエンコードする。コンパレータＣＭＰ１～ＣＭＰ３の出力は、いわゆるサーモメータコードであるため、図９のエンコーダは、バイナリデータに変換する。具体的には、エンコーダ５４ｉは、ＡＮＤゲート５７と、ＯＲゲート５８を含む。

　図１０は、図９のＡ／Ｄコンバータ４８の動作を示すタイムチャートである。ラッチ信号Ｌａｔｃｈは、シンボル周期ごとにアサートされため、最終的に生成されるバイナリデータＢ１、Ｂ０は、１シンボル周期の間、有効となる。つまり図９のＡ／Ｄコンバータ４８を用いれば、その前段にサンプルホールド回路が不要となるため、回路面積を削減できる。

　なお、図９の構成では、ラッチ部５２ｉを比較部５０ｉの後段に配置する構成としたが、エンコーダ５４ｉの後段に配置して、最終生成されるバイナリデータＢ１、Ｂ０をラッチする構成としてもよい。

　図１１は、ミキサ４２の別の構成例を示す回路図である。その他の構成は図５と同様である。ミキサ４２ｉには、差動形式の被変調信号Ｒｐ／Ｒｎが入力される。

　第１、第２入力端子ＩＮ１、ＩＮ２にはそれぞれ、被変調信号Ｒの第１極性の信号Ｒｐ、第２極性の信号Ｒｎが入力される。
　第１ゲートＴＧ１、第２ゲートＴＧ２は、第１入力端子ＩＮ１と第２入力端子ＩＮ２の間に直列に設けられる。第３ゲートＴＧ３と第４ゲートＴＧ４は、第１入力端子ＩＮ１と第２入力端子ＩＮ２の間に、第１、第２ゲートＴＧ１、ＴＧ２が成す経路と並列に設けられる。第１ゲートＴＧ１～第４ゲートＴＧ４は、トランスファゲートやアナログスイッチが好適に利用できる。

　第１ゲートＴＧ１、第３ゲートＴＧ３のペアと、第２ゲートＴＧ２、第４ゲートＴＧ４のペアは、対応するキャリア信号ＲｅｃＳｉｎに応じて、相補的にオン、オフを繰り返す。

　差動増幅器４３は、第１ゲートＴＧ１と第２ゲートＴＧ２の接続点の電位と、第３ゲートＴＧ３と第４ゲートＴＧ４の接続点の電位と、を差動増幅する。差動増幅器４３は、差動入力対をなすトランジスタＭ５０、Ｍ５１、差動入力対に対する負荷として設けられた電流源ＣＳ５０、ＣＳ５１、トランジスタＭ５０、Ｍ５１のソース側に設けられた抵抗Ｒ５０、Ｒ５１およびテイル電流源ＣＳ５２を含む。差動増幅器４３の差動出力が、後段の積分器４４ｉへと出力される。

　図１１のミキサ４２によれば、図５のギルバートセルミキサと比べて、電源電圧と接地間に縦積みされるトランジスタの段数が減少するため、低電源電圧での動作に適している。

　続いて、実施の形態に係る直交振幅復調器２００の好適なアプリケーションを説明する。直交振幅復調器２００は、半導体デバイスの受信部に搭載できるほか、以下で説明するように、１６ＱＡＭ信号を送信可能な半導体デバイスを試験する試験装置にも利用できる。

　図１２は、実施の形態に係る直交振幅復調器２００を搭載した試験装置４００の構成を示すブロック図である。試験装置４００は、ＤＵＴのＩ／Ｏポートごとに設けられた複数のＩ／Ｏ端子４０２ａ、４０２ｂ、４０２ｃ、…を備える。Ｉ／Ｏポートの個数は任意であるが、メモリやＭＰＵの場合、数十～百個以上設けられる。複数のＩ／Ｏ端子４０２はそれぞれ、ＤＵＴ４１０の対応するＩ／Ｏポートと伝送路を介して接続されている。

　試験装置４００は、複数のＩ／Ｏ端子４０２ａ、４０２ｂ、４０２ｃ、…ごとに設けられた複数のデータ送受信部２ａ、２ｂ、２ｃ…および判定部８ａ、８ｂ、８ｃ、…を備える。複数のデータ送受信部２および判定部８は同一の構成であるため、データ送受信部２ａおよび判定部８ａの構成のみが詳細に示される。

　各データ送受信部２は、
　（１）ＤＵＴ４１０に供給すべきパターンデータ（ベースバンドデータ）を変調信号として、矩形波もしくは台形波のキャリア信号（搬送波）を多値ＱＡＭ変調し、ＤＵＴ４１０の対応するＩ／Ｏポートへと出力する機能と、
　（２）ＤＵＴ４１０から出力される被変調信号を受け、これを復調する機能と、
を備える。復調されたデータは、期待値と比較され、ＤＵＴ４１０の良否が判定される。

　データ送受信部２は、パターン発生器４、タイミング発生器６、出力バッファＢＵＦ１、入力バッファＢＵＦ２、デジタル変調器１００、デジタル復調器２００を備える。

　パターン発生器４は、ＤＵＴ４１０に対して供給すべき試験パターンを生成する。試験パターンの各データ（パターンデータともいう）は、ＤＵＴ４１０と試験装置４００の間のデータ伝送に使用されるデジタル変復調のフォーマットに応じたビット数を有している。たとえば１６ＱＡＭの場合、各データは４ビットであり、６４ＱＡＭの場合６ビットである。

　タイミング発生器６は、タイミング信号を生成し、デジタル変調器１００へと出力する。タイミング発生器６は、パターンデータのサイクルごとにタイミング信号の位相を細かく、たとえば数ｐｓ～数ｎｓのオーダーで調節可能である。タイミング発生器６およびパターン発生器４は、従来の２値伝送を行うシステムに使用される試験装置に使用される公知の回路を利用することができる。

　デジタル変調器１００は、パターンデータに応じて、直交振幅変調（たとえば１６ＱＡＭ）された被変調信号を生成し、試験信号として出力する。試験信号は、出力バッファＢＵＦ１によってＤＵＴ４１０へと出力される。

　入力バッファＢＵＦ２はＤＵＴ４１０から出力される被試験信号を受け、デジタル復調器２００へと出力する。デジタル復調器２００は被変調データを復調し、デジタルのデータを抽出する。このデジタル復調器２００は、上述した直交振幅復調器２００のアーキテクチャを利用して構成される。判定部８ａは、デジタル復調器２００により復調されたデータを、パターン発生器４から出力される期待値データと比較する。出力バッファＢＵＦ１および入力バッファＢＵＦ２は、双方向バッファとして構成されてもよい。

　以上が試験装置４００の構成である。この試験装置４００によれば、多値ＱＡＭ信号をロジック回路ベースで復調できるため、設計が容易となり、また低コスト化に資することとなる。

　実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

　本発明のある態様は、信号伝送技術に利用できる。

Claims

　直交振幅変調が施された被変調信号を復調する直交振幅復調器であって、
　矩形波、台形波もしくはこれらに類する波形の同相キャリア信号と、前記同相キャリア信号に対して位相が１／４周期シフトした直交キャリア信号と、を生成する発振器と、
　前記被変調信号に、前記同相キャリア信号、前記直交キャリア信号をそれぞれミキシングする第１、第２ミキサと、
　前記第１、第２ミキサの出力信号をそれぞれ、前記同相キャリア信号、直交キャリア信号の周期に応じた所定期間、積分する第１、第２積分器と、
　前記第１、第２積分器の出力をそれぞれ、デジタル値に変換する第１、第２Ａ／Ｄコンバータと、
　を備えることを特徴とする直交振幅復調器。
　前記第１、第２積分器の出力信号をそれぞれ、時間的に隣接するシンボル間の区切れ目ごとにサンプリングして保持する第１、第２サンプルホールド回路をさらに備え、
　前記第１、第２Ａ／Ｄコンバータはそれぞれ、前記第１、第２サンプルホールド回路の出力信号をデジタル値に変換することを特徴とする請求項１に記載の直交振幅復調器。
　前記被変調信号、前記同相キャリア信号、前記直交キャリア信号はそれぞれ差動形式であり、
　前記第１、第２ミキサはそれぞれ、前記被変調信号と、対応するキャリア信号とをミキシングするギルバートセルミキサであることを特徴とする請求項１または２に記載の直交振幅復調器。
　前記第１、第２積分器はそれぞれ、
　前記第１、第２ミキサの出力信号が伝搬するラインと固定電圧端子間に設けられた第１キャパシタと、
　時間的に隣接するシンボル間の区切れ目ごとに、前記第１キャパシタの電荷を初期化する第１スイッチと、
　を含むことを特徴とする請求項１または２に記載の直交振幅復調器。
　前記第１、第２ミキサそれぞれの出力信号は差動形式であり、
　前記第１積分器と前記第１サンプルホールド回路のペア、前記第２積分器と前記第２サンプルホールド回路のペアはそれぞれ、
　対応するミキサの差動出力信号の第１極性の信号が入力される第１入力端子と、
　前記対応するミキサの差動出力信号の第２極性の信号が入力される第２入力端子と、
　出力端子と、
　第２キャパシタと、
　第３キャパシタと、
　第１、第２、第３端子を含み、前記第１端子が前記第１入力端子と接続され、前記第２端子に所定の固定電圧が入力され、前記第３端子が前記第２キャパシタの一端と接続された第２スイッチと、
　第１、第２、第３端子を含み、前記第２端子が前記第１入力端子と接続され、前記第１端子に所定の固定電圧が入力され、前記第３端子が前記第３キャパシタの一端に接続された第３スイッチと、
　第１、第２、第３端子を含み、前記第２端子が前記出力端子と接続され、前記第１端子が前記第２入力端子と接続され、前記第３端子が前記第２キャパシタの他端と接続された第４スイッチと、
　第１、第２、第３端子を含み、前記第１端子が前記出力端子と接続され、前記第２端子が前記第２入力端子と接続され、前記第３端子が前記第３キャパシタの他端と接続された第５スイッチと、
　一端が前記出力端子と接続され、他端に固定電位が印加された第６スイッチと、
　を含み、
　前記第２から第５スイッチは、時間的に隣接するシンボル間の区切れ目ごとに、前記第１端子と前記第３端子が導通する第１状態と、前記第２端子と前記第３端子間が導通する第２状態とが交互に切り換えられ、
　前記第６スイッチは、前記シンボルの切り換えに先立ち所定時間オンすることを特徴とする請求項２に記載の直交振幅復調器。
　前記第１、第２Ａ／Ｄコンバータはそれぞれ、
　対応する前記積分器の出力信号を、それぞれに設定されたしきい値電圧と比較する複数のコンパレータと、
　前記複数のコンパレータの出力信号を受け、エンコードするエンコーダと、
　前記複数のコンパレータの出力または前記エンコーダの出力の少なくとも一方をラッチするラッチ回路と、
　を含むことを特徴とする請求項１に記載の直交振幅復調器。
　前記第１、第２ミキサはそれぞれ、
　差動形式の前記被変調信号の第１極性の信号が入力される第１入力端子と、
　前記被変調信号の第２極性の信号が入力される第２入力端子と、
　前記第１、第２入力端子の間に直列に設けられた第１、第２ゲートと、
　前記第１、第２入力端子の間に直列に、前記第１、第２ゲートが成す経路と並列に設けられた第３、第４ゲートと、
　前記第１、第２ゲートの接続点の電位と、前記第３、第４ゲートの接続点の電位と、を差動増幅する差動増幅器と、
　を含み、
　対応する前記キャリア信号に応じて、前記第１、第３ゲートのペアと、前記第２、第４ゲートのペアは、相補的にオン、オフを繰り返すことを特徴とする請求項１に記載の直交振幅復調器。
　前記同相キャリア信号、直交キャリア信号の周波数が、前記被変調信号のシンボルレートと等しいとき、前記第１、第２積分器はそれぞれ、前記キャリア信号の１周期、前記第１、第２ミキサの出力信号を積分することを特徴とする請求項１に記載の直交振幅復調器。
　前記同相キャリア信号、直交キャリア信号の周波数が、前記被変調信号のシンボルレートのｎ倍であるとき、前記第１、第２積分器はそれぞれ、前記キャリア信号のｎ周期、前記第１、第２ミキサの出力信号を積分することを特徴とする請求項１に記載の直交振幅復調器。
　被試験デバイスから出力される直交振幅変調された信号を試験する試験装置であって、
　前記信号を復調する請求項１から９のいずれかに記載の直交振幅変調器と、
　前記直交振幅変調器により復調されたデータを期待値と比較する判定部と、
　を備えることを特徴とする試験装置。
　請求項１から９のいずれかに記載の直交振幅変調器を備えることを特徴とする半導体装置。
　直交振幅変調が施された被変調信号の復調方法であって、
　矩形波、台形波もしくはこれらに類する波形の同相キャリア信号と、前記同相キャリア信号に対して位相が１／４周期シフトした直交キャリア信号と、を生成するステップと、
　前記被変調信号に、前記同相キャリア信号、前記直交キャリア信号をそれぞれミキシングするステップと、
　ミキシングにより得られた同相成分、直交成分をそれぞれ、前記同相キャリア信号、直交キャリア信号の周期に応じた所定期間、積分するステップと、
　積分により得られた同相成分、直交成分をそれぞれ、デジタル値に変換するステップと、
　を備えることを特徴とする方法。