KR0137529B1

KR0137529B1 - 4상 위상 변조기

Info

Publication number: KR0137529B1
Application number: KR1019950005760A
Authority: KR
Inventors: 정찬형
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-03-20
Filing date: 1995-03-20
Publication date: 1998-07-01
Also published as: KR960036465A; US5652552A

Abstract

본 발명은 위성 등 무선 통신에 사용하는 4위상 변조기에 관한 것으로, 카운터와 가산기를 사용하여 입력되는 데이타에 따라 4가지 위상을 갖는 간단한 구조의 4상 위상 변조기를 제공하기 위하여, 클럭속도(clk)로 입력되는 직렬 데이타(din)를 속도를 반감시키는 동시에 병렬 데이타(I_out, Q_out)로 전환시키는 직병렬 데이타 변환 수단(31); 및 상기 직병렬 데이타 변환 수단(31)으로 부터 병렬 데이타 (I, Q)를 입력받고 외부로 부터 주파수를 입력받아 카운터와 가산기를 이용하여 한 주기의 캐리어 주파수 동안 위상 신호를 디지탈적으로 생성하는 디지탈 위상 신호 생성 수단(32)을 구비하여 구조가 매우 간단하고, 동작 속도를 높일 수 있는 효과가 있다.

Description

4상 위상 변조기

제1도는 4상 위상 변조기의 일반적인 구성도,

제2도는 종래의 4상 위상 변조기의 구성도,

제3도는 본 발명에 따른 4상 위상 변조기의 구성도,

제4도는 본 발명에 따른 4상 위상 변조기의 타이밍,

제5도는 본 발명에 따른 직병렬 데이타 변환기의 상세 구성도,

제6도는 본 발명에 따른 직병렬 데이타 변환기의 타이밍도,

제7도는 본 발명에 따른 디지탈 4위상 신호 생성기의 상세 구성도,

제8도는 일반적인 연산증폭기의 구성도.

*도면의 주요 부분에 대한 부호의 설명

31:직병렬 데이타 변환기32:디지탈 4위상 신호 생성기

33:증폭기34,35:인버터

본 발명은 카운터와 가산기를 이용하여 디지탈 형태의 4위상 변조된 신호를 생성하는 4위상 변조기에 관한 것이다.

근래 위성 방송의 등장으로 위성과 수신국간의 데이타 송수신이 중요한 문제로 대두되고 있는 상황이다.

일반적으로 송신단과 수신단에서 데이타를 주고 받기 위해서는 송신단에서 데이타를 변조하여 유,무선 채널을 이용하여 전송하게 된다. 이때, 디지탈 통신은 외부 잡음의 영향을 적게받아 깨끗한 신호의 복원이 용이하기 때문에 많이 이용되고 있으며, 디지탈 데이타를 변조하는 방법에는 ASK(Amplitude Shift Keying), PSK(Phase Shift Keying), FSK(Frequuency Shift Keying) 등이 이용되고 있다.

PSK는 위상 변화를 디지탈 데이타에 대응시켜 변조하는 기술로 송신단에서 저전변으로도 송신이 가능하므로 위성과 같이 전력 소비를 최소화하는 무선 통신에 주로 이용된다.

4위상 변조(QPSK)는 하나의 사인(Sine)파형으로 두 비트(bit)씩의 데이타를 전송할 수 있으므로 전송 채널의 대역폭도 줄일 수 있는 장점이 있어 실제적으로 위성 방송에 많이 이용되고 있다.

제 1 도는 4상 위상 변조기의 일반적인 구성도로서, 입력되는 디지탈 데이타와 거기에 대응되어 90°씩 위상 천이된 변조 신호를 보여준다. 즉, 4상 위상 변조는 입력되는 2비트의 데이타마다 1개씩 사인 파형을 대응시키는 변조 방식이라 할 수 있다.

제 2 도는 종래의 4상 위상 변조기의 구성도로서, 직병렬 데이타 변환기, 지연기, 2개의 저역 통과 필터, 오실에이터, 3개의 증폭기, 곱셈기, 합산기 및 대역 통과 필터로 구성되어 있다.

동작을 살펴보면, 직렬 입력 디지탈 데이타는 직병렬 데이타 변환기에 의하여 I와 Q의 병렬 데이타로 바뀌고, I와 Q 각각의 데이타는 저역 통과 필터아ㅗ 증폭기를 지나면서 사인파 형태값을 갖는다. I와 Q 각각의 데이타는 저역 통과 필터와 증폭기를 지나면서 사인파 형태값을 갖는다. I와 Q 는 오실레이터에서 발생되어 90°위상 천이된 신호들과 각각 곱해지고 I와 Q 값은 다시 합해져서 대역 통과 필터에서 채널 대역폭에 따라 파형을 필터링하여 증폭기를 통하여 사인파 형태로 채널로 전송된다.

상기와 같은 종래의 4상 위상 변조기는 저역 통과 필터와 대역 통과 필터의 구현시 칩 사이즈가 크고, 합산기의 동작 속도가 느린 문제점이 있었다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 카운터와 가산기를 사용하여 입력되는 데이타에 따라 4가지 위상을 갖는 간단한 구조의 4상 위상 변조기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 클럭 속도(clk)로 입력되는 직렬 데이타(din)를 속도를 반감시키는 동시에 병렬 데이타(I_out, Q_out)로 전환시키는 직병렬 데이타 변환 수단; 및 상기 직병렬 데이타 변환 수단(31)으로 부터 병렬 데이타(I,Q)를 입력받고 외부로 부터 주파수를 입력받아 카운터와 가산기를 이용하여 한 주기의 캐리어 주파수 동안 위상 신호를 디지탈적으로 생성하는 디지탈 위상 신호 생성 수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.

제 3 도는 본 발명에 따른 4상 위상 변조기의 구성도로서, 31은 직렬 데이타 변화기, 32는 디지탈 4위상 신호 생성기, 33은 증폭기, 34,35는 인버터를 각각 나타낸다.

제 4 도는 본 발명에 따른 4상 위상 변조기를 타이밍도를 통하여 동작을 살표보면, 직병렬 데이타 변환기(31)는 직렬로 clk의 클럭 속도로 입력되는 데이타(din)를 clk/2의 속도로 반감시키는 동시에 병렬로 데이타를 전환시켜 준다.

디지탈 4위상 신호 생성기(32)는 직병렬 데이타 변환기(31)로 부터 입력되는 2개의 병렬 데이타(I,Q)에 따라 한 주기의 캐리어 주파수 동안 형태를 달리하는 4가지 형태의 신호를 디지탈적으로 생성할 수 있다.

증폭기(33)는 디지탈 4위상 신호 생성기(32)의 출력을 증폭하여 사인파 형태의 4상 위상 변조 신호를 생성할 수 있다. 인버터(34,35)는 디지탈 4위상 신호 생성기(32)로 입력되는 4배 주파수(4_fs)를 지연시켜 동기될 수 있도록 한다.

제 5 도는 본 발명에 따른 직병렬 데이타 변환기의 상세 구성도이다.

입력 데이타(din)가 클럭 속도(clk)로 입력된 D 플립플롭(52)에서 래치(Latch)가 되는데, 이때 D 플립플롭(52)을 구동하는 클럭은 입력 클럭(clk)을 토글(Toggle)플립플롭(51)에 인가하여 얻어지는 클럭(I-fs)을 사용한다.

토글 플립플롭(51)의 출력(I_fs)과 반전 출력(Q_fs)은 입력 클럭을 2분주하여 얻는다.

D 플립플롭(53)은 D 플립플롭(52)의 출력을 입력받아 D 플립플롭(53)의 출력(Q_fs)과 동기를 위하여 데이타를 지연한 후에 출력(I_fs)한다.

상기 모든 플립플롭의 클리어 단자로는 클리어 신호(clr)가 입력된다.

제 6 도는 본 발명에 따른 직병렬 데이타 변환기의 타이밍도이다.

클럭(clk)의 속도로 직렬로 입력된 데이타(din)의 clk/2의 속도로 반감된 두 개의 병렬 데이타(I_out, Q_out)를 생성하여 출력한다. 이렇게 생성된 2개의 병렬 데이타는 다음단인 디지탈 4위상 신호 생성기(32)로 입력된다.

제 7 도는 본 발명에 따른 디지탈 4위상 신호 생성기의 상세 구성도이다.

2 비트 카운터(71)의 동작 속도는 2 분주된 클럭의 4 배로 한다.

앞단에서 2 분주된 주파수는 캐리어 주파수로 생각할 수 있으며, 캐리어 주파수의 4 배 주파수로 2 비트 카운터를 구동시켜 0,1,2,3 값을 생성시켜 전 가산기(72)로 입력한다.

전 가산기(72)는 앞단에서 생성된 두 개의 병렬 데이타(I, Q)값과 상기 2 비트 카운터(71)의 출력을 더하여 얻어지는 2 비트 값중 최상위 비트(MBS)를 취함으로써 원하는 디지탈화된 4상 위상 변조 신호를 얻을 수 있다. 즉, 입력 데이타에 따라 한 주기의 캐리어 주파수 동안 형태를 달리하는 4가진 형태의 신호를 디지탈적으로 생성할수 있다.

제 8 도는 일반적인 연산증폭기의 구성도로서, 디지탈 4위상 신호 생성기(32)의 출력을 증폭하여 출력함으로써 원하는 최종의 사인파 형태의 4위상 변조 신호를 생성할 수 있다.

상기와 같은 본 발명은 2 비트 전 가산기와 2 비트 카운터 등 만을 사용하여 구성함으로써 그 구조가 매우 간단하고, 동작 속도를 높일 수 있는 효과가 있다.

Claims

클럭 속도(clk)로 입력되는 직병렬 데이타(din)를 속도를 반감시키는 동시에 병렬 데이타로 전환시키는 직병렬 데이타 변환기(31); 및 상기 직병렬 데이타 변환기(31)으로 부터 병렬 데이타를 입력 받고 외부로 부터 주파수를 입력받아 카운터와 가산기를 이용하여 한주기의 캐리어 주파수 동안 위상 신호를 디지탈적으로 생성하는 디지탈 위상 신호 생성 수단(32)을 구비하는 것을 특징으로 하는 4상 위상 변조기.
제 1 항에 있어서, 상기 디지탈 위상 신호 생성 수단(32)의 출력을 증폭하여 사인파 형태의 위상 변조 신호를 출력하는 증폭 수단(33)을 더 구비하는 것을 특징으로 하는 4상 위상 변조기.
제 2 항에 있어서, 상기 증폭 수단(33)은, 연산 증폭기인 것을 특징으로 하는 4상 위상 변조기.
제 1 항에 있어서, 상기 디지탈 위상 신호 생성 수단(32)으로 입력되는 주파수(4_fs)를 지연시켜 상기 디지탈 위상 생성 수단(32)과 동기되도록 하는 제1지연 수단(34,35)을 더 구비하는 것을 특징으로 하는 4상 위상 변조기.
제 4 항에 있어서, 상기 제 1 지연 수단(34,35)은, 인버터로 구성한 것임을 특징으로 하는 4상 위상 변조기.
제 1 항 또는 제 2 항 또는 제 4 항중 어느 한 항에 있어서, 상기 직병렬 데이타 변환 수단(31)은, 입력 클럭(clk)을 분주하여 출력하는 분주 수단(51); 클럭 속도(clk)로 입력 되는 입력 데이타(din)를 상기 분주 수단(51)의 정출력(I_fs)에 따라 래치하는 제1 래치 수단(52); 클럭 속도(clk)로 입력되는 입력 데이타(din)를 상기 분주 수단(51)의 반전출력(Q_fs)에 따라 래치하여 상기 디지탈 위상 신호 생성 수단(32)으로 출력하는 제2 래치 수단(53); 및 상기 제1 래치 수단(52)의 출력을 입력받아 상기 제2 래치 수단(53)의 출력(Q_fs)과 동기를 위하여 데이타를 지연한 후에 상기 디지탈 위상 신호 생성 수단(32)으로 출력(I_fs)하는 제2 지연 수단(54)을 구비하는 것을 특징으로 하는 4상 위상 변조기.
제 1 항 또는 제 2 항 또는 제 4 항중 어느 한 항에 있어서, 상기 디지탈 위상 신호 생성 수단(32)은, 2분주된 클럭의 4 배 주파수에 따라 구동되는 카운팅 수단(71); 및 상기 직병렬 데이타 변환기(31)과 카운팅 수단(71)의 출력을 입력받아 더한 후에 최상위 비트(MSB)를 선택하여 디지탈화된 위상 신호를 출력하는 전 가산 수단(72)을 구비하는 것을 특징으로 하는 4상 위상 변조기.
제 7 항에 있어서, 상기 카운팅 수단(71)은, 2비트 카운터인 것을 특징으로 하는 4상 위상 변조기.
상기 제 8 항에 있어서, 상기 2비트 카운터는, 두개의 D플립플롭으로 구성한 것을 특징으로 하는 4상 위상 변조기.
제 1 항에 있어서, 상기 직병렬 데이타 변환기(31)은, 상기 클럭 속도(clk)를 1/2로 반감시키는 것을 특징으로 하는 4상 위상 변조기.
제 1 항에 있어서, 상기 외부로 부터 입력되는 주파수는, 상기 클럭 속도(clk)의 2배인 것을 특징으로 하는 4상 위상 변조기.