JPH0779325B2

JPH0779325B2 - 同期位相検波回路

Info

Publication number: JPH0779325B2
Application number: JP61208248A
Authority: JP
Inventors: 石川　　達也
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-04
Filing date: 1986-09-04
Publication date: 1995-08-23
Anticipated expiration: 2010-08-23
Also published as: JPS6363229A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、４相位相変調信号，アナログ位相変調信号
（又はｍ相位相変調信号）が時分割伝送されてくるの同
期検波する同期検波回路に関する。

（従来の技術）４相位相変調信号，アナログ位相変調信号を時分割で伝
送しこれを同期検波するシステムは、特公昭60−500192
号公報に開示されている。このシステムを簡単に説明す
る。先ず、第８図において、A,B,C,Dは、４相位相変調
の４つの位相を示しており、A,B,C,Dを含む円周は、ア
ナログ位相変調またはｍ相位相変調（ｍ＞４）のとりう
る位相軌跡を示している。またＩ軸は基準位相と同相の
搬送波位相を示し、Ｑ軸はＩ軸と直交する搬送波位相を
示している。

第９図は上記４相位相変調およびアナログ位相変調また
はｍ相位相変調（ｍ＞４）の時分割信号の同期検波回路
のブロック図を示す。中間周波入力端子１に供給された
時分解位相変調信号は、帯域フィルタ２にて帯域制限さ
れた後、第８図のＩ軸およびＱ軸に相当する位相を有す
る再生搬送波CW1,CW2にて同期検波される。各検波器３
及び４の出力は、アナログデジタル変換器５、６にそれ
ぞれ供給され、ｎビットにそれぞれ量子化される。

アナログデジタル変換器５、６のMSB（最上位ビット）
は、通常の比較器を用いた４相信号の識別出力と同じで
あり、４相検出器11において、その内容から、象限情報
を得ることができる。また、この識別出力から特定の同
期パターンを検出することもできる。一方、アナログデ
ジタル変換器８、９の出力は、変調位相θに関してCOS
θ、SIN θなる値であるから、これらをtan ^-1特性を有
する回路、つまりアークタンジェント回路（以下tan ^-1
回路と記す）12を通すことにより、上記θ（０＜90
゜）なる値を得ることができる。

搬送波の再生に関しては、例えば４相位相信号のとりう
る値が、90゜の間隔で固定されていることを利用して、
４相位相変調信号の区間では、tan ^-1回路12の出力が４
相位相変調信号のとるべき所定位相となるように、位相
制御ループが動作される。即ち、タイミング検出器29か
らのタイミング信号により、tan ^-1回路12の出力をゲー
ト回路15に入力する。タイミング信号は４相位相変調信
号が存在すべき時点に発生するので、ゲート回路15には
実際に伝送されてきた４相位相変調信号が取込まれる。
ここでゲート回路12においては、伝送されてきた４相位
相変調信号と予め決められた理想の４相位相変調信号と
の誤差を検出することができる。この誤差信号は、アナ
ログデジタル変換器17でアナログ信号に変換され、再生
搬送波を発生している電圧制御発振器18の発振周波数制
御端子に供給される。これにより前記誤差が零となるよ
うに再生搬送周波数が修正される。尚、図中19は90゜移
相器であり、Ｑ軸の検波用搬送波を得るためのものであ
る。

（発明が解決しようとする問題点）上記した同期検波回路によると、Ｉ軸、Ｑ軸の位相差が
正確に90゜になっていない場合、再生された搬送波は、
第８図のＩ′軸、Ｑ′軸のようになる。つまり、検波軸
の直交ずれが生じる。

このように直交ずれの生じた回路により同期検波を行な
った場合、アナログ位相変調信号の検波出力は、第10図
に破線で示すように直線性が劣化する。図において直線
は理想的な検波特性を示している。またアナログ位相変
調のかわりにｍ相位相変調の場合（ｍ＞４）にも、わず
かな直交ずれは符号識別誤りの増大となりやすい。これ
を無くすには、極めて正確かつ安定な90゜移相器19を要
するが、これは経時変化、伝送路の影響による直交ずれ
を考えると不可能である。

そこでこの発明は、上記のようなアナログ位相変調信号
の直線性改善、またはｍ相位相変調信号の符号識別誤り
改善を簡単な手段により自動的に行ない得る同期位相検
波回路を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明は、４相位相変調信号中の特定の位相情報（45
゜,135゜,225゜および315゜）を誤りなく識別するため
に、位相検波出力が所定の位相範囲内（許容誤差内）に
あることを検出する手段と、この検出出力があるときの
み同期検波用再生搬送波の位相軸補正信号を得る手段と
を備えるものである。

（作用）上記の手段により、再生搬送波の直交ずれが修正され直
線性のよい検波特性を得るとともに、直交ずれを検出す
るのに誤った検出がなく信頼性を向上できるものであ
る。

（実施例）以下この発明の一実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、中間周波数入力端
子１に供給された位相変調波は、帯域フィルタ２を介し
て位相検波器３および４に供給される。位相検波器3,4
はＩ軸,Q軸に相当する位相を有した再生搬送波CW1,CW2
により入力信号ｗ同期検波する。位相検波器3,4の出力
はそれぞれ直交する同期検波軸を再生搬送波CW1,CW2で
検波されているから、cos θ、SIN θの関係にある。位
相検波器3,4の各出力はアナログデジタル変換器5,6にそ
れぞれ供給され、ｍビットのデジタル信号DS1,DS2とな
る。

デジタル化された信号DS1,DS2は、アークタンジェント
（TAN ^-1θ）の特性を有する回路８（以下TAN ^-1回路と
記す）に供給され、θ成分が位相復調される。この回路
としては例えばROMが用いられる。一方アナログデジタ
ル変換器5,6の出力の最上位ビット（MSB）は、４相位相
変調信号の２値化出力と同じである。従って、アナログ
デジタル変換器5,6のMSBの組合わせを見ることで、４相
状態の識別を行なうことができる。この識別は、タイミ
ング検出器９でおこなわれ、この検出器９は、４相変調
信号の特定のパターンを検出し、これに同期してシステ
ムで使用する各種のタイミング信号を発生する。

前記４相検出器７およびTAN ^-1回路８の出力は、出力端
子10、11にそれぞれ導かれ、この後は、象限情報と０゜
〜90゜とθ情報とを加算し元の信号を再生するための回
路に供給される。

破線でかこむブロックは、この発明の特徴部であり、以
下この再生搬送波補正部100について説明する。

まずTAN ^-1回路８の出力は、ゲート回路107とθ制限回
路101に供給される。ゲート回路107には、前記タイミン
グ検出器９からのタイミング信号が供給される。このタ
イミングは、TAN ^-1回路８から例えば０゜位相情報また
は180゜位相情報が得られるときであり、ゲート回路107
は、この情報を用いて所定の値とのずれを検出する。こ
の検出出力はデジタルアナログ変換器108でアナログ信
号に変換され、電圧制御発振器109の発振周波数制御端
子に供給される。電圧制御発振器109は、先の再生搬送
波CW1,CW2を得るのに供する発振器であり、その出力を
再生搬送波CW1として移相検波器３に供給し、また90゜
移相器110に供給し再生搬送波CW2を得る。

さらにこの発明では、90゜移相器110の移相量を制御す
るための手段が設けられる。この移相器の移相量を制御
することは,I−Ｑ同期検波軸の直交ずれを修正すること
になる。以下この手段を説明する。

TAN ^-1回路８の出力は、θ制限回路101にも供給され
る。このθ制限回路101は、TAN ^-1回路８の出力が第２
図に示すように、所定の位相範囲内（図示の斜線部）に
あるときのみ、検出信号01aを出力する回路である。こ
のθ制限回路101は例えばROMで構成される。その検出信
号01aは、ゲート回路102に供給される。さらにこのゲー
ト回路102には、先のタイミング検出器９からのタイミ
ング信号と、４相位相検出器７からの出力も供給されて
いる。

即ち、ゲート回路102は、第３図に示すように構成され
る。アンド回路111の一方の入力端子a1には、タイミン
グ検出器９からのタイミング信号が供給され、他方の入
力端子a2には、θ制限回路101からの検出信号01aが供給
される。更に、ゲート回路102は、デコーダ112を有し、
このデコーダ112にはアナログデジタル変換器５からの
信号DS1が供給される。デコーダ112は、例えば45゜情報
と、135゜情報とをデコードするもので、45゜情報を検
出したときは出力端子b1にゲート信号を出力し、135゜
情報を検出したときは出力端子b2にゲート信号を出力す
る。

今、タイミング検出器９から４相位相変調信号の特定の
タイミングを示すタイミング信号が得られ、かつθ制限
回路101からは、検波出力が所定の位相範囲内であるこ
とを示すゲート信号が得られたとする。またこのときは
45゜情報が伝送されているものとする。この条件では、
ゲート回路102は、アンド回路113からラッチパルスPL1
を発生する。一方、135゜情報が伝送されているときは
アンド回路114からラッチパルスLP2を発生する。

ラッチパルスLP1,LP2は、積分回路116,118にそれぞれ供
給される。積分回路103,104は、例えばアナログデジタ
ル変換器５からのデータを積分するもので、各積分回路
103,104の加算器115,117の各一方の入力端子にに前記ア
ナログデジタル変換器５の出力が供給される。そしてこ
の加算器115,117の他方の入力端子にはラッチ回路116,1
18の各出力がそれぞれ供給される。加算器115,117の各
出力は、ラッチ回路116,118に供給される。よって、積
分回路103,104からは、45゜情報と135゜情報の積分出力
がそれぞれ得られる。

積分回路103,104は、第２図のデータａと、データを積
分したことになる。このデータa,bは加算器105に供給さ
れ、両者の差が演算される。ここでデータa,bの間に差
がなければ、Ｉ−Ｑ軸の直交ずれはないことになる。逆
に差があれば、Ｉ−Ｑ軸間に直交ずれがあることであ
る。この直交ずれ検出出力は、デジタルアナログ変換器
106でアナログ信号に変換され、90゜移相器110の移相量
制御端子に供給される。これにより、Ｉ−Ｑ軸の直交ず
れが修正される。

上記の例は、第２図の45゜情報と135゜情報の値を一致
させる制御方法であったが、45゜と315゜情報の値を一
致させるように制御してもよい。また315゜情報と225゜
情報の値を一致させてもよく、225゜情報と135゜情報の
値を一致させるようにしても同じである。

上記のようにこの発明では、特定の位相情報を用いて再
生搬送波CW1,CW2間の直交ずれを修正することができる
が、特にこの発明では、その修正データを得るときに、
θ制限を行ない（S/Nの良い情報を用い）適確な修正情
報を得るようにしている。このため、雑音の多い受信状
況にあっても修正動作の信頼性が高く再生出力の安定度
も高く再生出力のリニアリティーも良好となる。

この発明は上記の実施例に限定されるものではない。θ
制限回路は、TAN ^-1回路８の出力とゲート回路102の間
に設けたが、TAN ^-1回路８の出力とゲート路107の間に
設けて、再生搬送波発生ループも雑音の影響を受けずに
安定した誤差情報を得るようにしてもよい。

さらに、θ制限回路としては、ROMあるいはデジタル比
較器が用いられるが、制限範囲を可変できるようにし、
雑音が多い場合には許容位相範囲を拡大し、雑音が少な
い場合には許容位相範囲を狭くし、軸ずれの修正動作に
柔軟性を持たせてもよい。

第４図は４相位相変調信号に雑音が付加された場合の位
相ベクトルを示している。Ｎは雑音電力、Ｃは信号電力
である。第５図は第４図の４つの信号位相の１つの拡大
をしたものであり、Φは雑音による実効位相偏移（r.m.
s.phase deviation）であり、であらわされる。ここでΦはガウス雑音であり、正規分
布に従うと仮定すると、例えば４σ（σは標準偏差）で
規定しておけば、確立0.99994で誤りは生じないことに
なる。即ち、第６図に示すように、０゜，＋90゜，−90
゜は第４図における４位相のうちのある３つを示してい
るものとすると、図中に示すように４σの範囲が重なっ
ている部分は誤りが生じているところであり、それ以外
のところでは前述したように誤りは非常にすくない。故
に４σの重なっている部分を図中に示したようにθ制限
範囲とし、ここの範囲のデータは用いないようにすれば
よい。

結果として、σにΦを代入して、制限範囲θをC/Nに応
じてとなるように決めればよい。

第７図は、第１図のタイミング検出器９およびθ制限回
路101に相当するブロックを示すもので、C/Nに応じてθ
制限範囲を可変できるようにしたものである。４相検出
器７からの出力は、同期ワード検出器201に供給され
る。同期ワード検出器201は、入力信号の中からパター
ンマッチングなどにより、所定の同期ワードを検出す
る。この検出出力は同期保護回路203によりヒシテリシ
ス特性を作用させられる。同期保護回路203は、同期確
立が達成されたことを示す同期フラッグを発生し、タイ
ミング発生器204に供給する。これによりタイミング発
生器204は、同期ワードが受信された時点から、予め定
められたタイミングで各種のシステムタイミング信号を
発生することができる。

一方、同期ワード検出器201の出力は、誤りカウンタ202
にも供給される。この誤りカウンタ202は、同期フラッ
グを基準にして、次の同期ワードが送られてくるタイミ
ングに、同期ワード検出器201から同期ワード検出出力
が得られたか否かを計数する。

つまり、本来ならば同期ワードが送られているのにこれ
を検出できない場合に、これを第１種誤りとして計数
し、第１種誤り率を得るように成されている。第１種誤
り率ＰはＰ＝１−（１−Pe）^ｍmPe ただしPeはビット誤り、ｍは同期ワードのビット数であ
る。故に前記第１種誤り率からビット誤り率を得ること
ができる。もし、ｍ＝2ⁿ（ｎは正の整数）であればPeは
近似式から、簡単なビットシフトで得ることができる。

ビット誤り率PeとC/Nの関係は、から明らかであるから、この結果得られたC/Nを前述の
制限範囲を与える式に与えてやればよい。このθ制限範
囲を得る回路が第７図のθ値発生器205であり、この回
路で得られれたθ制限は、例えばROMで構成されたθ制
限回路101に供給される。これによりθ制限範囲は、雑
音成分の大小に応じて可変されることになる。つまり第
２図の斜線部分のエリアを可変することができる。

［発明の効果］以上説明したようにこの発明によれば、特に入力信号の
中に直交ずれ補正用の信号が用意されていなくても、４
相位相の識別範囲に対してθ制限回路により制限を与
え、直交ずれを修正するための信号を適確な情報を用い
て作るようにしている。しかもその直交ずれを比較的簡
単な演算回路に得ることができる。よって、90゜移相器
も高価なものを必要とせずに、アナログ位相変調信号の
直線性改善、またはｍ相位相変調信号の符号識別誤り改
善を簡単な手段により自動的に行ない得る同期位相検波
回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の動作を説明するのに示した位相範囲説明
図、第３図は第１図のθ制限回路を示す回路図、第４図
は４相位相変調信号に雑音が付加された場合の位相ベク
トル説明図、第５図は第４図の一部を拡大して示す図、
第６図は４相位相変調信号の誤り発生位相を説明するた
めの説明図、第７図はθ制限回路の制限範囲制御回路を
示す図、第８図はアナログ位相変調信号またはｍ相位相
変調信号のとる位相軌跡を示す図、第９図は従来の同期
位相検波回路を示す図、第10図は位相検波特性を示す図
である。２……帯域フィルタ、3,4……位相検波器、5,6……アナ
ログデジタル変換器、７……４相検出器、８……アーク
タンジェント回路、９……タイミング検出器、101……
θ制限回路、102,107……ゲート回路、103,104……積分
器、105……加算器、106、108……アナログデジタル変
換器、109……電圧制御発振器、110……90度移相器。

Claims

【特許請求の範囲】

【請求項１】４相位相変調信号およびアナログ位相変調
信号（又はｍ相位相変調信号,m４）が時分割で伝送さ
れてくる伝送信号を同期検波する回路において、前記伝送信号を同期検波するために再生搬送波を発生す
る手段と、前記伝送信号と前記再生搬送波発生手段から
の第１の再生搬送波とが供給され第１の同期検波軸を中
心にして前記伝送信号を同期検波する第１の位相検波手
段と、前記伝送信号と前記再生搬送波発生手段からの第
２の再生搬送波（第１の再生搬送波からπ/2移相されて
いる）とが供給され第２の同期検波軸を中心にして前記
伝送信号を同期検波する第２の位相検波手段と、前記第
1,第２の位相検波手段の出力をそれぞれアナログデジタ
ル変換する第1,第２のアナログデジタル変換回路と、前
記第1,第２のアナログデジタル変換回路の最上位ビット
が供給され前記４相位相変調された信号を検出する４相
検出回路と、前記第1,第２のアナログデジタル変換回路
の残りの下位ビットが供給され、前記アナログ位相変調
信号（又はｍ相位相変調信号）を検出するアークタンジ
ェント回路と、前記アークタンジェント回路の出力が予
め決められた所定の位相範囲にあることを示す制限出力
を得る位相制限回路と、前記第４相検出回路の出力を用
いて前記第1,第２の同期検波軸の中間を示す所定の位相
情報が伝送されてくる標準信号区間にタイミング信号を
発生するタイミング検出回路と、前記制限出力とタイミ
ング信号の双方が存在するときのみ、前記第1,第２の同
期検波軸の直交位相関係制御信号を出力する制御手段と
を具備したことを特徴とする同期位相検波回路。
【請求項２】前記制御手段は、前記制限出力とタイミン
グ信号の双方が存在するとき、前記アナログデジタル変
換器の出力の少なく共２つの異なる位相に設定された各
位相情報を別々に積分し、各積分値の差情報を得てこれ
を前記第１の再生搬送を移相して前記第２の再生搬送波
を導出している90゜移相器に移相量制御信号として供給
する手段であることを特徴とする特許請求の範囲第１項
記載の同期位相検波回路。
【請求項３】前記位相制限回路は、前記第１の再生搬送
波を発生している電圧制御発振器の発振周波数制御出力
を得る位相制御ループに、前記アークタンジェント回路
の出力を導入する経路に設けたことを特徴とする特許請
求の範囲第１項記載の同期位相検波回路。
【請求項４】前記位相制限回路に対しては、前記アーク
タンジェント回路と前記タイミング検出回路の出力を用
いて、前記アークタンジェンント回路の出力である所定
位相情報の誤り率を計算し、誤り率の大きいときに前記
位相制限回路の許容位相範囲を拡大する手段を接続した
ことを特徴とする特許請求の範囲第１項記載の同期位相
検波回路。