JPH02146844A - 直交位相誤差検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＰＳＫ復調回路やＱＡＭ復調回路等のディジ
タル復調回路において生成される２系列の直交復調信号
から直交位相誤差を検出する直交位相誤差検出回路に関
する。

（従来の技術） ディジタル変調方式の１つであるＰＳＫ　（位相シフト
キーイング）方式は、例えばＦＤＭＡ　（周波数分割多
元接続）　−Ｓ　ＣＰ　Ｃ（Ｓｉｎｇｌｅ　Ｃｈａｎｎ
ｅｌＰｅｒ　Ｃａｒｒｉｅｒ）システムにおいて採用さ
れているが、そのＰＳＫ信号として例えば４−ＰＳＫ信
号は第５図に示すようになっている。即ち、４−ＰＳＫ
信号は、基準搬送波をディジタル信号で２相位相変調し
たＰチャネルの信号と、基準搬送波と直交関係にある直
交搬送波をディジタル信号で２相位相変調したＱチャネ
ルの信号とを合成したものである。つまり、第５図にお
いて、４−ＰＳＫ信号は互いに直交するＰ軸とＱ軸に対
し４５°傾斜した信号ベクトルで示され、この信号ベク
トルのＱ軸への投影点Ｅ、同ＦがＱチャネルの信号を与
える。

このようなＰＳＫ信号の復調方式には、遅延検波方式等
もあるが、第６図（ａ　）（ｂ　）に概略示すような方
式が知られている。第６図（ａ）に示す同期検波方式は
、ＰＳＫ信号を一方の入力とする２つの乗算回路６１．
同６２において、その一方の乗算回路６１では他方の入
力に基準搬送波の再生搬送波信号を与えて前記Ｐチャネ
ルの復調信号を得、他方の乗算回路では他方の入力に再
生搬送波信号の位相をπ／２移相器６３でπ／２宛移相
した信号を与えて前記Ｑチャネルの復調信号を得る方式
である。また、第６図（ｂ）に示す方式は、いわゆる準
同期検波方式と呼ばれるもので、前記再生搬送波信号の
代わりに発振器６６の出力信号を用いる点が異なる。即
ち、発振器６６の出力信号はＰＳＫ信号の搬送波と同期
関係になくそれに近いものであるから、２つの乗算回路
６４．同６５から準同期直交復調信号（Ｐ’　、Ｑ’　
）が得られ、後段の位相同期回路６７にて位相同期処理
が行われ本来の直交復調信号（Ｐ、Ｑ）が得られる。

ここに、２つの乗算回路（直交乗算回路）の他方の入力
信号の周波数の位相差が正しくπ／２であれば、例えば
Ｑ軸上のアイパターンは第８図（ａ）に示す如くアイが
最も開いたものとなり、２値の信号（Ｅ、Ｆ）が符号量
干渉なく正しく復調される。逆に、位相差がπ／２から
ずれて例えばＱ軸が第７図にＱ′軸として示すように第
■−■象限側に傾くと、この傾いたＱ′軸に投影される
信号点はＡ、Ｂ、Ｃ，Ｄの４つとなり、このときのアイ
パターンは第８図（ｂ）に示す如くアイの開きが小さく
なる。これは符号量干渉が生じ正しく復調されないこと
を示すものである。

ところで、例えばＦＤＭＡ−ＳＣＰＣシステムでは、複
数の回線があり、それぞれ異なる搬送波である。そして
、通信は常に特定の回線を使用するとは限らずシステム
内の任意の回線が選択使用される。従って、復調回路で
は、同期検波方式では再生搬送波は使用回線の搬送波に
応じたものとなり、また準同期検波方式では発振器６６
としてシンセサイザ等を用い使用回線の搬送波の周波数
に応じた周波数を発生できるようにしている。

要するに、この種の復調回路では、任意の回線で正しく
復調動作をすることを要するから、前記直交性は当該シ
ステムとして使用可能な全周波数帯域において確保され
ていることが本来的に要求される。

（発明が解決しようとする課題） しかしながら、前記直交性を全周波数帯域に渡って維持
することは、いかにπ／２移相器等を厳密に製作しても
ハードウェアの不完全性等を回避できないので、極めて
困難である。従って、従来では、比較的直交関係が保た
れる狭い周波数範囲でシステムを運用せざるを得す、シ
ステムとして使用可能な全周波数帯域を有効に利用でき
ないという問題がある。

なお、直交性のずれの問題は、直交乗算回路を用いる限
り、Ｑ　Ａ　Ｍ　（Ｑｕａｄｒａｔｕｒｅ　Ａｍｐｌｉ
ｔｕｄｅＭｏ−ｄｕｌａｔｉｏｎ）復調回路においても
同様に生ずることは明らかである。

本発明は、このような問題に鑑みなされたもので、その
目的は、ディジタル復調回路における前記直交性のずれ
を検出できる直交位相誤差検出回路を提供することにあ
る。

（課題を解決するための手段） 前記目的を達成するために、本発明の直交位相誤差検出
回路は次の如き構成を有する。

即ち、本発明の直交位相誤差検出回路は、受信ディジタ
ル被変調信号についての２系列の直交復調信号それぞれ
についてその信号極性を判定する第１および第２の極性
判定回路と；　前記第１および第２の極性判定回路の各
出力の組合わせ論理値から信号位相平面上の少なくとも
第１象限と第■象限または第■象限と第■象限のいずれ
か一方の組合わせに係る象限を判定しその判定した組合
わせ象限における軸に投影される信号点それぞれに対応
したロードクロック信号を発生する論理回路と；　前記
２系列の直交復調信号の一方の信号列であって前記論理
回路が判定対象とする前記組合わせ象限における前記軸
に対応した信号列を受けてその軸に投影される各信号点
の信号値をそれぞれ前記ロードクロック信号に従って格
納する所定数のシフトレジスタと；　前記所定数のシフ
トレジスタの各出力信号を受けて減算操作をする減算回
路と；　を備えていることを特徴とするものである。

（作　用） 次に、前記の如く構成される本発明の直交位相誤差検出
回路の作用を説明する。

受信ディジタル被変調信号を例えば４−ＰＳＫ信号とす
れば、２系列の直交復調信号間に直交位相誤差がある場
合には、その位相平面上の信号ベクトルは、例えば前記
第７図に示すようになる。

そこで、論理回路では、２系列の直交復調信号それぞれ
の信号極性の組合せ論理値から例えば第１象限と第■象
限を判定し、その判定した第■象限と第■象限において
直交位相誤差分傾斜したＱ′軸に投影される信号点Ａ、
同Ｂそれぞれに対応したロードクロック信号を発生する
。

すると、２系列の直交復調信号のうちのＱチャネルの信
号中前記信号点Ａ、同Ｂの各信号値がロードクロック信
号に従って対応するシフトレジスタに格納され、その信
号値の差が減算回路にて求められる。ここで求められた
差値は信号点Ａと同Ｂのレベル差であって、これは取り
も直さず直交位相誤差を与える。

斯くして、本発明の直交位相誤差検出回路をディジタル
復調回路に適用し、直交位相誤差を常に零とするように
直交乗算回路を制御すれば、従来維持困難であった広帯
域における直交性を容易にかつ確実に確保することがで
きる。このとき、従来においては、特にπ／２移相器は
相当に厳格な精度が要求されていたが、本発明の適用に
よってその要件を緩和でき、従って原価低減を図ること
が可能となる。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は、本発明の一実施例に係る直交位相誤差検出回
路を示す、第１図において、図外のディジタル復調回路
で取得された２系列の直交復調信号（Ｐ、Ｑ＞は例えば
４−ＰＳＫ信号に係るもので、Ｐチャネルの復調信号は
極性判定回路１へ、Ｑチャネルの復調信号は極性判定回
路２へそれぞれ入力する。また、Ｑチャネルの復調信号
は４つのシフトレジスタ（５〜８）の入力信号ともなっ
ている。

極性判定回路１と同２は入力するディジタル信号の信号
極性の正負を判定し、その判定結果を２つの論理回路３
．同４へ与える。ここで、極性判定回路１では、Ｐチャ
ネルの復調信号の極性が負のとき“１”を、正のとき°
゛０”をそれぞれ出力するものとし、また極性判定回路
２では、Ｑチャネルの復調信号の極性が正のとき１゛′
を、負のとき“０°゛をそれぞれ出力するものとする。

なお、ディジタル信号の符号が２進符号や２の補数符号
等である場合には、極性判定は単にＭＳＢ　（Ｍ上位ビ
ット）の信号のみで行えるので、回路構成は簡単なもの
になる。

論理回路３と同４は、極性判定回路１の出力ａと同２の
出力すがそれぞれ入力されると共に、図外のディジタル
復調回路から再生クロック信号Ｃが供給されるが、例え
ば第２図および第３図に示すように構成される。

第２図において、極性判定回路１の出力ａは論理積回路
３０１の一方の入力へ与えられると共に、インバータ３
０３を介して論理積回路３０２の一方の入力へ与えられ
る。ｆ！性判定回路２の出力すは論理積回路３０１と同
３０２の他方の入力へ与えられる。

また、再生クロック信号Ｃはインバータ３０６を介して
論理積回路３０４と同３０５の一方の入力へ与えられ、
論理積回路３０４の他方の入力には論理積回路３０１の
出力が与えられ、論理積回路３０５の他方の入力には論
理積回路３０２の出力が与えられる。

そして、論理積回路３０４の出力ｄはシフトレジスタ５
ヘロードクロツク信号として与えられ、論理積回路３０
５の出力ｅはシフトレジスタ６ヘロードクロック信号と
して与えられる。

つまり、極性判定信号ａと同すの組合せ論理値（ａ、ｂ
）において、（ａ、ｂ）＝（１，１）のときは、Ｐチャ
ネルとＱチャネルの合成復調信号は第■象限にあると判
定され、論理積回路３０１の出力が°１″となってロー
ドクロック信号ｄが発生する。また、（ａ、ｂ）＝（０
，１＞のときは合成復調信号は第１象限にあると判定さ
れ、論理積回路３０２の出力が“１”となってロードク
ロック信号ｅが発生する。

第７図に示したように、第１象限と第■象限における軸
はＱ軸ではなくＱ’軸であり、このＱ′軸上の信号点Ａ
は第■象限にある合成復調信号ベクトルの投影点である
。また、Ｑ′軸上の信号点Ｂは第１象限にある合成復調
信号ベクトルの投影点である。これを論理回路３は判定
し、その信号点に対応するロードクロック信号を発生す
るのである。従って、ロードクロック信号ｄでＱチャネ
ルの復調信号をサンプリングすれば、Ｑ′軸上の信号点
Ａの値が得られ、それがシフトレジスタ５に格納される
。同様に、信号点Ｂの値がシフトレジスタ６に格納され
る。

また、第３図において、極性判定回路１の出力ａは論理
積回路３１０の一方の入力へ与えられると共に、インバ
ータ３１４を介して論理積回路３１１の一方の入力へ与
えられる。ｆ！性判定回路２の出力すはインバータ３１
５を介して論理積回路３１０と同３１１の他方の入力へ
与えられる。また、再生クロック信号ｃ６はインバータ
３１６を介して論理積回路３１２と同３１３の一方の入
力へ与えられ、論理積回路３１２の他方の入力には論理
積回路３！０の出力が与えられ、論理積回路３１３の他
方の入力には論理積回路３１１の出力が与えられる。そ
して、論理積回路３１２の出力ｆはシフトレジスタ７ヘ
ロードクロツク信号として与えられ、論理積回路３１３
の出力ｇはシフトレジスタ８ヘロードクロツク信号とし
て与えられる。

要するに、この論理回路４では、第■象限（（ａ、ｂ）
＝　（１，Ｏ）ｌと第■象限（（ａ。

ｂ）＝　（０，０）ｌを判定する。そして、ロードクロ
ック信号ｆでＱチャネルの復調信号をサンプリングすれ
ば、Ｑ′軸上の信号点Ｃの値が得られ、それがシフトレ
ジスタ７に格納される。同様に、信号点りの値がシフト
レジスタ８に格納される。

次に、シフトレジスタ５と同６の出力は減算口！？１９
へ与えられ、シフトレジスタ７と同８の出力は減算回路
１０へ与えられる。つまり、減算回路９では、信号点Ａ
と同Ｂの信号値の差値（Ａ−Ｂ）が求められ、減算回路
１０では信号点Ｃと同りの信号値の差値（Ｃ−Ｄ）が求
められる。これらの差値の極性は、合成復調信号が第７
図に示すように第■象限と第■象限にあるときは正極性
となり、差値の大きさは位相誤差に対応したものとなる
。

最後に、両派算回路の出力は加算回路１１で加算され、
位相誤差検出信号として出力される。

なお、以上の説明から明らかな通り、原理的には、第■
象限と第■象限、または第■象限と第■象限のいずれか
の組合せ象限を判定するだけで、直交位相誤差の検出は
可能である。

また、本実施例では、Ｑ軸のずれ検出を目的としたが、
直交性がくずれれば、Ｐ軸においても同様に４つの信号
点を与えるから、例えば第１象限と第■象限を判定し、
Ｐチャネルの復調信号をサンプリングするようにしても
良い。

次に、同期検波方式のディジタル復調回路への応用例を
示す、第４図において、π／２移相器６３′の出力は可
変移相器４４を介して乗算回路６２の他方の入力へ供給
されるようにし、可変移相器４４の移相量を本発明に係
る直交位相誤差検出回路４１の検出信号でもって制御し
、Ｐチャネル復調信号とＱチャネル復調信号間の直交位
相誤差を常に零となるようにしようとするのである。

なお、直交位相誤差検出回路４１の出力は、低域ろ波回
路４２にて雑音やパターンジッタ等が抑圧された後に、
Ｄ／Ａ変換器４３にてアナログ化され、制御信号として
可変移相器４４に印加される。

ここに、π／２移相器６３′は従来のπ／２移相器６３
のように高精度は要求されず、安価に製作できることと
なる。

（発明の効果） 以上説明したように、本発明の直交位相誤差検出回路に
よれば、２系列の直交復調信号間に直交位相誤差がある
場合には、位相平面上において一方の基準軸に投影され
る信号点の個数が本来Ｎ個であるものが２Ｎ個となり、
それぞれのレベル値の差が直交位相誤差を与える点に着
目し、２系列の直交復調信号の合成に係る信号ベクトル
のうち例えば第１象限と第■象限に在るものを判定し、
両象限における軸に投影される各信号点の信号値を求め
、それらの差値を求めるようにしたので、直交位相誤差
を検出することができる。

従って、本発明の直交位相誤差検出回路をディジタル復
調回路に適用し、直交位相誤差を常に零とするように直
交乗算回路を制御すれば、従来維持困難であった広帯域
における直交性を容易にかつ確実に確保することができ
る効果がある。このとき、従来においては、特にπ／２
移相器は相当に厳格な精度が要求されていたが、本発明
の適用によってその要件を緩和でき、従って原価低減を
図ることが可能となる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る直交位相誤差検出回路
の構成ブロック図、第２図および第３図は論理回路の具
体的構成を示す回路図、第４図は応用例の概略構成ブロ
ック図、第５図はＰＳＫ信号の位相平面上の信号ベクト
ル図、第６図は従来のディジタル復調回路の概略構成ブ
ロック図、第７図は直交位相誤差がある場合の直交復調
信号の位相平面上の信号ベクトル図、第８図は直交位相
誤差がない場合（同図（ａ））と直交位相誤差がある場
合（同図（ｂ））のアイパターンを示す図である。 １．２・・・・・・極性判定回路、　３．４・・・・・
・論理回路、　５〜８・・・・・・シフトレジスタ、　
　９．１０・・・・・・減算回路、　１１・・・・・・
加算回路。

Claims (1)

【特許請求の範囲】
1. 受信ディジタル被変調信号についての２系列の直交復調
   信号それぞれについてその信号極性を判定する第１およ
   び第２の極性判定回路と；前記第１および第２の極性判
   定回路の各出力の組合わせ論理値から信号位相平面上の
   少なくとも第 I 象限と第II象限または第 I 象限と第I
   V象限のいずれか一方の組合わせに係る象限を判定しそ
   の判定した組合わせ象限における軸に投影される信号点
   それぞれに対応したロードクロック信号を発生する論理
   回路と；前記２系列の直交復調信号の一方の信号列であ
   って前記論理回路が判定対象とする前記組合わせ象限に
   おける前記軸に対応した信号列を受けてその軸に投影さ
   れる各信号点の信号値をそれぞれ前記ロードクロック信
   号に従って格納する所定数のシフトレジスタと；前記所
   定数のシフトレジスタの各出力信号を受けて減算操作を
   する減算回路と；を備えていることを特徴とする直交位
   相誤差検出回路。