JPS6363229A - 同期位相検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、４相位相変調信号、アナログ位相変調信号
（又はｍ相位トロ変調信号）が時分割で伝送されてくる
の同期検波する同期検波回路に関する。

（従来の技術） ４相位相変調信号、アナログ位相変調信号を時分割で伝
送しこれを同期検波するシステムは、特公昭６０−５０
０１９２号公報に開示されている。このシステムを簡単
に説明する。先ず、第８図において、Ａ、Ｂ、Ｃ，Ｄは
、４相位相変調の４つの位相を示しており、Ａ、Ｂ、Ｃ
，Ｄを含む円周は、アナログ位相変調またはｍ相位相変
側（ｍ＞４）のとりうる位相軌跡を示している。またＩ
軸は基準位相と同相の搬送波位相を示し、Ｑ軸はＩ軸と
直交する搬送波位相を示している。

第９図は上記４相位相変調およびアナログ位相変調また
はｍ相位相変側（ｍ＞４）の時分割信号の同期検波回路
のブロック図を示す。中間周波入力端子１に供給された
時分割位相変調信号は、帯域フィルタ２にて帯域制限さ
れた後゛、第８図のＩ軸およびＱ軸に相当する位相を有
する再生搬送波ＣＷＩ、ＣＷ２にて同期検波される。各
検波器３及び４の出力は、アナログデジタル変換器５．
６にそれぞれ供給され、ｎビットにそれぞれ量子化され
る。

アナログデジタル変換器５．６のＭＳＢ（最上位ビット
）は、通常の比較器を用いた４相信号の識別出力と同じ
であり、４相検出器１１、において、その内容から、象
限情報を得ることができる。また、この識別出力から特
定の同期パターンを検出することもできる。一方、アナ
ログデジタル変換器８．９の出力は、変調位相θに関し
てＣＯ８θ、ＳＩＮθなる値であるから、こららをｔａ
ｎ−＋特性を有する回路、つまりアークタンジェント回
路（以下ｔａｎ（回路と記す）１２を通すことにより、
上記θ（０くθ＜９０’）なる値を得ることができる。

搬送波の再生に関しては、例えば４相位相信号のとりう
る値が、９０″の間隔で固定されていることをｆｌｌ用
して、４相位相変調信号の区間では、ｔａｎ　（回路１
２の出力が４相位相変調信号のとるべき所定位相となる
ように、位相制御ループが動作される。即ち、タイミン
グ検出器２９からのタイミング信号により、ｔａｎ（回
路１２の出力をゲート回路１５に入力する。タイミング
信号は４を目位相変調信号が存在すべき時点に発生する
ので、ゲート回路１５には実際に伝送されてきた４相位
相変調イ＝号が取込まれる。ここでゲート回路１２にお
いては、伝送されてきた４相位相変調信号と予め決めら
れた理想の４相位相変調信号との誤差を検出することが
できる。この誤差信号は、アナログデジタル変換器１７
でアナログ信号に変換され、再生搬送波を発生している
電圧制御発振器１８の発振周波数制御端子に供給される
。これにより前記誤差が零となるように再生搬送周波数
が修正される。尚、図中１９は９０°移相器であり、Ｑ
軸の検波用搬送波を得るためのものである。

（発明が解決しようとする問題点） ４１−記した同期検波回路によると、■軸、Ｑ軸の位相
差が正確に９０°になっていない場合、再生された搬送
波は、第８図の１″軸、Ｑ゛軸のようになる。つまり、
検波軸の直交ずれが生じる。

このように直交ずれの生じた回路により同期検波を行な
った場合、アナログ位相変調信号の検波出力は、第１０
図に破線で示すように直線性が劣化する。図において直
線は理想的な検波特性を示している。またアナログ位相
変調のかわりにｍ相位用変調の場合（ｍ＞４）にも、わ
ずかな直交ずれは符号識別誤りの増大となりやすい。こ
れを無くすには、極めて正確かつ安定な９０＠移相器１
９を要するが、これは経時変化、伝送路の影響による直
交ずれを考えると不可能である。

そこでこの発明は、上記のようなアナログ位相変調信号
の直線性改善、またはｍ相位相変調信号の符号識別誤り
改善を簡単な手段により自動的に行ない得る同期位相検
波回路を提供することを目（問題点を解決するための手
段） この発明は、４相位相変調信号中の特定の位相情報（４
５”、１３５’、２２５°および３１５＠）を誤りなく
識別するために、位相検波出力が所定の位相範囲内（許
容誤差内）にあることを検出する手段と、この検出出力
があるときのみ゛同期検波用再生搬送波の位相軸補正信
号を得る手段とを備えるものである。

（作用） 上記の手段により、再生搬送波の直交ずれが修正され直
線性のよい検波特性を得るとともに、直交ずれを検出す
るのに誤った検出がなく信頼性を向上できるものである
。

（実施例） 以下この発明の一実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、中間周波入力端子
１に供給された位相変調波は、帯域フィルタ２を介して
位相検波器３および４に供給される。位相検波器３，４
はＩ軸、Ｑ軸に相当する位相を有した再生搬送波ＣＷＩ
、ＣＷ２により入力信号Ｗ同期検波する。位相検波器３
，４の出力はそれぞれ直交する同期検波軸の再生搬送波
ＣＷＩ。

ＣＷ２で検波されているから、ＣＯＳθ、ＳＩＮθの関
係にある。位相検波器３．４の各出力はアナログデジタ
ル変換器５，６にそれぞれ供給され、ｍビットのデジタ
ル信号ＤＳＩ、ＤＳ２となる。

デジタル化された信号ＤＳ１．ＤＳ２は、アークタンジ
ェント（ＴＡＮ−１０）の特性を有する回路８（以下Ｔ
ＡＮ−１回路と記す）に供給され、θ成分が位相復調さ
れる。この回路としては例えばＲＯＭが用いられる。一
方アナログデジタル変換器５．６の出力の最上位ビット
（ＭＳＢ）は、４相位相変調信号の２値化出力と同じで
ある。従って、アナログデジタル変換器５，６０Ｍ５Ｂ
の組合わせを見ることで、４相状態の識別を行なうこと
ができる。この識別は、タイミング検出器９でおこなわ
れ、この検出器９は、４相変調信号の特定のパターンを
検出し、これに同期してシステムで使用する各種のタイ
ミング信号を発生する。

前記４相検出器７およびＴＡＮ−１回路８の出力は、出
力端子１０．１１にそれぞれ導かれ、この後は、象限情
報と００〜９０’とθ情報とを加算し元の信号を＋１生
ずるための回路に供給される。

破線でかこむブロックは、この発明の特徴部であり、以
下この再生搬送波補正部１００について説明する。

まずＴＡＮ−ｒ回路８の出力は、ゲート回路１０７とθ
制限回路１０１に供給される。ゲート回路１０７には、
前記タイミング検出器９からのタイミング信号が供給さ
れる。このタイミングは、ＴＡＮ−１回路８から例えば
０″位相情報または１８０’位相情報が得られるときで
あり、ゲート回路１０７は、この情報を用いて所定の値
とのずれを検出する。この検出出力はデジタルアナログ
変換器１０８でアナログ信号に食換され、電圧制御発振
器１０９の発振周波数制御端子に供給される。電圧制御
発振器１０９は、先の再生搬送波ＣＷＩ、ＣＷ２を得る
のに供する発振器であり、その出力を再生搬送波ＣＷＩ
として移相検波器３に供給し、また９０’移相器１１０
に供給し再生搬送波ＣＷ　２を得る。

さらにこの発明では、９０°移相器１１０の移相量を制
御するための手段が設けられる。この移ト目器の移相量
を制御することは、Ｉ−Ｑ同期検波軸の直交ずれを修正
することになる。以下この手段を説明する。

ＴＡＮ−１回路８の出力は、θ制限回路１０１にも供給
される。このθ制限回路１０１は、ＴＡＮ−１回路８の
出力が第２図に示すように、所定の位相範囲内（図示の
斜線部）にあるときのみ、検出信号０１ａを出力する回
路である。このθ制限回路１０］は例えばＲＯＭで構成
される。その検出信号０１ａは、ゲート回路１０２に供
給される。さらにこのゲート回路１０２には、先のタイ
ミング検出器９からのタイミング信号と、４相位相検出
器７からの出力も供給されている。

即ち、ゲート回路１０２は、第３図に示すように構成さ
れる。アンド回路１１１の一方の入力端子ａ１には、タ
イミング検出器９からのタイミング信号か供給され、他
方の入力端子ａ２には、θ制限回路１０１からの検出信
号０１ａが供給される。更に、ゲート回路１０２は、デ
コーダ１１２を宵し、このデコーダ１１２にはアナログ
デジタル変換器５からの信号ＤＳＩが供給される。デコ
ーダ１１２は、例えば４５°情報と、１３５＠情報とを
デコードするもので、４５″情報を検出したときは出力
端子ｂ１にゲート信号を出力し、１３５°情報を検出し
たときは出力端子ｂ２にゲート信号を出力する。

今、タイミング検出器９から４相位相変調信号の特定の
タイミングを示すタイミング信号が得られ、かつθ制限
回路１０１からは、検波出力が所定の位相範囲内である
ことを示すゲート信号か得られたとする。またこのとき
は４５°情報が伝送されているものとする。この条件で
は、ゲート回路１０２は、アンド回路１１３からラッチ
パルスＬＰＩを発生する。一方、１３５’情報が伝送さ
れているときはアンド回路１１４からラッチパルスＬＰ
２を発生する。

ラッチパルスＬＰＩ、ＬＰ２は、積分回路１１６．１１
８にそれぞれ供給される。積分回路１０３．１０４は、
例えばアナログデジタル変換器５からのデータを積分す
るもので、各積分回路１０３．１０４の加算器１１５．
１１７の各一方の入力端子にに前記アナログデジタル変
換器５の出力が供給される。そしてこの加算器１１５゜
１１７の他方の入力端子にはラッチ回路１１６゜１１８
の各出力がそれぞれ供給される。加算器１１５．１１７
の各出力は、ラッチ回路１１６゜１１８に供給される。

よって、積分回路１０３゜１０４からは、４５″情報と
１３５’情報の積分出力がそれぞれ得られる。

積分回路１０３，１０４は、第２図のデータａと、デー
タｂを積分したことになる。このデータａ、ｂは加′！
５器１０５に供給され、両者の差が演算される。ここで
データａ、ｂの間に差がなければ、Ｉ−Ｑ軸の直交ずれ
はないことになる。逆に差があれば、Ｉ−Ｑ軸間に直交
ずれがあることである。この直交ずれ検出出力は、デジ
タルアナログ変換器１０６てアナログ信号に変換され、
９０″移相器１１０の移相量制御端子に供給される。こ
れにより、Ｉ−Ｑ軸の直交すれが修正される。

上記の例は、第２図の４５″情報と１３５６情報の値を
一致させる制御方法であったが、４５″情報と３１５°
情報の値を一致させるように制御してもよい。また３１
５＠情報と２２５°情報の値を一致させてもよく、２２
５６情報と１３５゜情報の値を一致させるようにしても
同じである。

上記のようにこの発明では、特定の位相情報を用いて再
生搬送波ＣＷＩ、ＣＷ２間の直交ずれ杏修正することが
できるが、特にこの発明では、その修正データを得ると
きに、θ制限を行ない（Ｓ／Ｎの良い情報を用い）適確
な修正情報を得るようにしている。このため、雑音の多
い受信状況にあっても修正動作の信頼性が高く再生出力
の安定度も高く再生出力のリニアリティーも良好となる
。

この発明は上記の実施例に限定されるものではない。θ
制限回路は、ＴＡＮ−１回路８の出力とゲート回路１０
２の間に設けたが、ＴＡＮ　’回路８の出力とゲート回
路１０７の間に設けて、再生搬送波発生ループも雑音の
影響を受けずに安定した誤差情報を得るようにしてもよ
い。

さらに、θ制限回路としては、ＲＯＭあるいはデジタル
比較器が用いられるが、制限範囲を可なできるようにし
、雑音が多い場合には許容位相範囲を拡大し、雑音が少
ない場合には許容位相範囲を狭くし、軸ずれの修正動作
に柔軟性を持たせてもよい。

第４図は４相位相変調信号に雑音が付加された場合の位
相ベクトルを示している。Ｎは雑音電力、Ｃは信号電力
である。第５図は第４図の４つの信号位相の１つを拡大
したものであり、Φは雑音による実効位相偏移（ｒ、ｍ
、ｓ、　ｐｈａｓｅ　ｄｅｖｉａｔｉｏｎ　）であり、
　　　　　Φ−、／？７ゴｌ であられされる。ここでΦはガウス雑音であり、正規分
布に従うと仮定すると、例えば４σ（σは標準偏差）で
規定しておけば、確立０．９９９９４で誤りは生じない
ことになる。即ち、第６図に示すように、００．＋９０
”　、−９０”は第４図における４位相のうちのある３
つを示しているものとすると、図中に示すように４σの
範囲が重なっている部分は誤りが生じているところであ
り、それ以外のところでは前述したように誤りは非常に
すくない。故に４σの重なっている部分を図中に示した
ようにθ制限範囲とし、ここの範囲のデータは用いない
ようにすればよい。

結果として、σにΦを代入して、制限範囲θをＣ／Ｎに
応じて ±４σ寓±４Φ 一±４〜ｒ「フ暮ｆ −±２８′″、１万一　［ｒａｄｌ　　　　　゛となる
ように決めればよい。

第７図は、第１図のタイミング検出器９およびθ制限回
路１０１に相当するブロック図を示すもので、Ｃ／Ｎに
応じてθ制限範囲を可変できるようにしたものである。

４相検出器７からの出力は、同期ワード検出器２０１に
供給される。同期ワード検出器２０１は、入力信号の中
からパターンマツチングなどにより、所定の同期ワード
を検出する。この検出出力は同期保護回路２°０３によ
りヒシテリシス特性を作用させられる。同期保護回路２
０３は、同期確立が達成されたことを示す同期フラッグ
を発生し、タイミング発生器２０４に供給する。これに
よりタイミング発生器２０４は、同期ワードが受信され
た時点から、予め定められたタイミングで各種のシステ
ムタイミング信号を発生することができる。

一方、同期ワード検出器２０１の出力は、誤りカウンタ
２０２にも供給される。この誤りカウンタ２０２は、同
期フラッグを基準にして、次の同期ワードが送られてく
るタイミングに、同期ワード検出器２０１から同期ワー
ド検出出力が得られたか否かを計数する。

つまり、本来ならば同期ワードが送られているのにこれ
を検出できない場合に、これを第１種誤りとして計数し
、第１種誤り率を得るように成されている。第１種誤り
率Ｐは Ｐ＝１−　（１−Ｐｅ）　　＝＋＝ｍＰｅただしＰｃは
ビット誤り、ｍは同期ワードのビット数である。故に前
記第１種誤り率からビット誤り率を得ることができる。

もし、ｍ−２（ｎは正の整数）であればＰｅは近似式か
ら、簡単なビットシフトで得ることができる。

ビットコ’＋り率ＰｅとＣ／Ｎの関係はＰｃ−１−Φ［
ｒ］ から明らかであるから、この結果得られたＣ／Ｎを前述
の制限範囲を与える式に与えてやればよい。

このθ制限範囲を得る回路於硼７図のθ値発生器２０５
であり、この回路で得られたθ制限は、例えばＲＯＭで
構成されたθ制限回路１０１に供給される。これにより
θ制限範囲は、雑音成分の大小に応じて可変されること
になる。つまり第２図の斜線部分のエリアを可変するこ
とができる。

［発明の効果］ 以上説明したようにこの発明によれば、特に入力信号の
中に直交ずれ補正用の信号か用意されていなくても、４
相位相の識別範囲に対してθ制限回路により制限を与え
、直交ずれを修正するための信号を適確な情報を用いて
作るようにしている。しかもその直交ずれを比較的簡単
な演算回路に得ることができる。よって、９０″移相器
も高価なものを必要とせずに、アナログ位相変調信号の
直線性改善、またはｍ相位相変調信号の符号識別誤り改
善を簡単な手段により自動的に行ない得る同期位相検波
凹路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明するのに示した位相範囲説明図
、第３図は第１図のθ制限回路を示す回路図、第４図は
４相位相変調信号に雑音が付加された場合の位相ベクト
ル説明図、第５図は第４図の一部を拡大して示す図、第
６図は４相位相変調信号の誤り発生位相を説明するため
の説明図、第７図はθ制限回路の制限範囲制御回路を示
す図、第８図はアナログ位相変調信号またはｍ２・・・
帯域フィルタ、３，４・・・位相検波器、５．６・・・
アナログデジタル変換器、７・・・４柑検出器、８・・
アークタンジェント回路、９・・・タイミング検出器、
１０１・・・θ制限回路、１０２，１０７・・・ゲート
回路、１０３．１０４・・・積分器、１０５・・・加算
器、１０６．１０８・・・アナログデジタル変換器、１
０９・・・電圧制御発振器、１１０・・・９０度移相器
。 出願人代理人　弁理士　鈴江武彦 ８　　４Ｂ 會　　會 Ｑ軸 第４図 第５図 第６図

Claims (4)

【特許請求の範囲】
1. （１）４相位相変調信号およびアナログ位相変調信号（
   又はｍ相位相変調信号、ｍ＞４）が時分割で伝送されて
   くる伝送信号を同期検波する回路において、 前記伝送信号を同期検波するために再生搬送波を発生す
   る手段と、前記伝送信号と前記再生搬送波発生手段から
   の第１の再生搬送波とが供給され第１の同期検波軸を中
   心にして前記伝送信号を同期検波する第１の位相検波手
   段と、前記伝送信号と前記再生搬送波発生手段からの第
   ２の再生搬送波（第１の再生搬送波からπ／２移相され
   ている）とが供給され第２の同期検波軸を中心にして前
   記伝送信号を同期検波する第２の位相検波手段と、前記
   第１、第２の位相検波手段の出力をそれぞれアナログデ
   ジタル変換する第１、第２のアナログデジタル変換回路
   と、前記第１、第２のアナログデジタル変換回路の最上
   位ビットが供給され前記４相位相変調された信号を検出
   する４相検出回路と、前記第１、第２のアナログデジタ
   ル変換回路の残りの下位ビットが供給され、前記アナロ
   グ位相変調信号（又はｍ相位相変調信号）を検出するア
   ークタンジェント回路と、前記アークタンジェント回路
   の出力が予め決められた所定の位相範囲にあることを示
   す制限出力を得る位相制限回路と、前記４相検出回路の
   出力を用いて前記第１、第２の同期検波軸の中間を示す
   所定の位相情報が伝送されてくる標準信号区間にタイミ
   ング信号を発生するタイミング検出回路と、前記制限出
   力とタイミング信号の双方が存在するときのみ、前記第
   １、第２の同期検波軸の直交位相関係制御信号を出力す
   る制御手段とを具備したことを特徴とする同期位相検波
   回路。
2. （２）前記制御手段は、前記制限出力とタイミング信号
   の双方が存在するとき、前記アナログデジタル変換器の
   出力の少なく共２つの異なる位相に設定された各位相情
   報を別々に積分し、各積分値の差情報を得てこれを前記
   第１の再生搬送を移相して前記第２の再生搬送波を導出
   している９０°移相器に移相量制御信号として供給する
   手段であることを特徴とする特許請求の範囲第１項記載
   の同期位相検波回路。
3. （３）前記位相制限回路は、前記第１の再生搬送波を発
   生している電圧制御発振器の発振周波数制御出力を得る
   位相制御ループに、前記アークタンジェント回路の出力
   を導入する経路に設けたことを特徴とする特許請求の範
   囲第１項記載の同期位相検波回路。
4. （４）前記位相制限回路に対しては、前記アークタンジ
   ェント回路と前記タイミング検出回路の出力を用いて、
   前記アークタンジェンント回路の出力である所定位相情
   報の誤り率を計算し、誤り率の大きいときに前記位相制
   限回路の許容位相範囲を拡大する手段を接続したことを
   特徴とする特許請求の範囲第１項記載の同期位相検波回
   路。