KR100272571B1

KR100272571B1 - 기지국 기저 대역 처리 장치의 위상 보정 회로

Info

Publication number: KR100272571B1
Application number: KR1019980036816A
Authority: KR
Inventors: 홍정기
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1998-09-07
Filing date: 1998-09-07
Publication date: 2000-11-15
Also published as: KR20000018956A

Abstract

CDMA 신호 처리 과정에서 기지국 수신 신호로부터 분리된 기저 대역 신호가 갖는 위상차를 90°로 유지시켜 주기 위한 기지국 기저 대역 처리 장치의 위상 보정 회로에 관한 것으로, 서로 다른 위상을 갖는 두 기저 대역 신호를 디지털 신호로 각각 변환하기 위한 제1디지털 변환부 및 제2디지털 변환부와, 상기 디지털 변환된 각각의 기저 대역 신호 중 어느 하나를 입력으로 하여, 외부에서 제공되는 클럭 신호에 따라 상기 입력된 기저 대역 신호를 출력하는 제1메모리(ROM1)와, 상기 디지털 변환된 두 기저 대역 신호를 입력으로 하여, 상기 제1메모리(ROM1)로 입력된 기저 대역 신호와 직교된 위상의 미리 저장되어 있던 기저 대역 신호와, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호를 출력하는 제2메모리(ROM2)와, 상기 제2메모리(ROM2)에서 출력된 각각의 기저 대역 신호를 각각 아날로그 신호로 변환하기 위한 제1아날로그 변환부 및 제2아날로그 변환부와, 상기 아날로그 신호로 각각 변환된 기저 대역 신호의 크기를 비교하기 위한 비교부와, 상기 비교부의 비교 결과에 따라, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호의 크기를 보상해 주기 위한 이득 조절부로 구성되는 위상 보정 회로에 관한 것이다.

Description

기지국 기저 대역 처리 장치의 위상 보정 회로

본 발명은 기지국에 관한 것으로, 특히 CDMA 신호 처리 과정에서 기지국 수신 신호로부터 분리된 기저 대역 신호가 갖는 위상차를 90°로 유지시켜 주기 위한 기지국 기저 대역 처리 장치의 위상 보정 회로에 관한 것이다.

일반적으로, 이동 통신 시스템에서 기지국의 기저 대역 처리 장치(Baseband Signal Control Apparatus ; 이하, BSCA라 약칭함)에 사용되는 I&Q 복조기는 하향 주파수 처리되어 입력된 수신 신호를 I 신호와 Q 신호로 분리 출력하며, 이들 I 신호와 Q 신호는, 복조기 제품 특성에 따라 다르기는 하지만, 약 90°의 위상차를 갖고 출력된다.

도 1은 종래 기술에 따른 기지국 기저 대역 처리 장치의 구성을 나타낸 블록구성도이다.

도 1을 참조하면, 하향 주파수 처리되어 복조부(Demodulator)(1)에 입력되는 수신 신호는 국부 신호(local)신호와 믹싱(mixing)되어 기저 대역의 I 및 Q 신호로 복조된다.

여기서, 상기 기저 대역의 I 및 Q신호는 서로 신호의 크기(Amplitude)는 같고, 위상차는 90°를 유지해야 한다.

이를 수식으로 표현하자면, I=sinωt, Q=cosωt로 나타낼 수 있다.

제1디지털 변환부(2)는 복조부(1)에서 복조되어 출력되는 I신호를 디지털 신호로 변환하여 메모리(ROM)(4)에 저장시키게 되며, 제2디지털 변환부(3)는 복조부(1)에서 복조되어 출력되는 Q신호를 디지털 신호로 변환하여 메모리(ROM)(4)에 저장시킨다.

이와 같이 종래 기술에 따른 기지국 기저 대역 처리 장치는 복조부(Demodulator)의 제품 특성에 따라 제품 자체의 허용 오차와 회로 및 시스템적인 오차를 가지게 되는데, 복조된 I신호와 Q신호의 위상 오차를 θ라고 한다면, 복조된 실제 I 및 Q신호는 I=sinωt와 Q=cos(ωt+θ)로 나타낼 수 있게 된다.

종래 기술에 따른 기지국 기저 대역 처리 장치에서 발생될 수 있는 이 같은 위상 오차로 인해 수신 오류가 발생될 가능성이 있으며, 기지국의 품질이 저하된다는 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 수신 오류 및 기지국의 품질 저하를 없애기 위해 기저 대역 신호(I, Q신호)의 위상차를 90°로 유지시켜 주는 기지국 기저 대역 처리 장치의 위상 보정 회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 기지국 기저 대역 처리 장치의 위상 보정 회로의 특징은, 서로 다른 위상을 갖는 두 기저 대역 신호를 디지털 신호로 각각 변환하기 위한 제1디지털 변환부 및 제2디지털 변환부와, 상기 디지털 변환된 각각의 기저 대역 신호 중 어느 하나를 입력으로 하여, 외부에서 제공되는 클럭 신호에 따라 상기 입력된 기저 대역 신호를 출력하는 제1메모리(ROM1)와, 상기 디지털 변환된 두 기저 대역 신호를 입력으로 하여, 상기 제1메모리(ROM1)로 입력된 기저 대역 신호와 직교된 위상의 미리 저장되어 있던 기저 대역 신호와, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호를 출력하는 제2메모리(ROM2)와, 상기 제2메모리(ROM2)에서 출력된 각각의 기저 대역 신호를 각각 아날로그 신호로 변환하기 위한 제1아날로그 변환부 및 제2아날로그 변환부와, 상기 아날로그 신호로 각각 변환된 기저 대역 신호의 크기를 비교하기 위한 비교부와, 상기 비교부의 비교 결과에 따라, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호의 크기를 보상해 주기 위한 이득 조절부로 구성되는 것을 특징으로 한다.

바람직하게는, 상기 제2메모리(ROM2)에는 상기 제1메모리(ROM1)로 입력되는 기저 대역 신호와 90도의 위상차를 갖는 기저 대역 신호가 다수 저장된 맵핑 테이블(Mapping Table)이 구비된다.

도 1 은 종래 기술에 따른 기지국 기저 대역 처리 장치의 구성을 나타낸 블록구성도.

도 2 는 본 발명에 따른 기지국 기저 대역 처리 장치의 구성을 나타낸 블록구성도.

도 3은 본 발명에 따른 기지국 기저 대역 처리 장치상의 기저 대역 신호(I, Q, Q'신호)를 시간축에서 나타낸 신호파형도.

도면의 주요부분에 대한 부호의 설명

100 : 복조부(Demodulator) 200 : 제1디지털 변환부

300 : 제2디지털 변환부 400 : 제1메모리(ROM1)

500 : 제2메모리(ROM2) 600 : 제1아날로그 변환부

700 : 제2아날로그 변환부 800 : 비교부

900 : 이득 조절부

이하, 본 발명에 따른 기지국 기저 대역 처리 장치의 위상 보정 회로에 대한 바람직한 일 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 기지국 기저 대역 처리 장치의 구성을 나타낸 블록구성도이다.

도 2를 참조하면, 하향 주파수 처리되어 복조부(Demodulator)(10)에 입력되는 수신 신호는 국부 신호(local)신호와 믹싱(mixing)되어 기저 대역의 I 및 Q 신호로 복조된다.

여기서, 상기 기저 대역의 I 및 Q신호는 서로 신호의 크기(Amplitude)는 같고, 위상차는 90°를 유지해야 하는데, 이를 수식으로 표현하자면, I=sinωt, Q=cosωt로 나타낼 수 있다.

그러나, 일반적으로 기지국 기저 대역 처리 장치는 복조부(Demodulator)(10)의 제품 특성에 따라 제품 자체의 허용 오차를 가지게 되므로, 복조된 I신호와 Q신호의 위상 오차를 θ라 할 때, 복조된 실제 I 및 Q신호는 I=sinωt와 Q=cos(ωt+θ)로 나타낼 수 있게 된다.

그러므로, 기저 대역 I신호에 대한 Q신호의 위상을 오차 없이 90°로 유지시켜 주기 위해 제2메모리(ROM2)(50)에 맵핑 테이블(Mapping Table)(51)을 구비하고 있다.

맵핑 테이블(Mapping Table)(51)에는 랜덤한 기저 대역 I신호에 대해 90°의 정확한 위상차를 갖는 기지 대역 Q'신호가 저장되어 있어서, 제1디지털 변환부(20)에서 디지털 신호로 변환된 I신호와 제2디지털 변환부(30)에서 디지털 신호로 변환된 Q신호가 입력되면, 입력된 I신호에 대한 기저 대역 Q'신호를 추출하게 된다.

상기 제2메모리(ROM2)(50)의 맵핑 테이블(51)에서 추출된 Q'신호는 제2아날로그 변환부(70)에서 아날로그 신호로 변환되며, 제2메모리(ROM2)(50)에 잠시 저장되었다가 제1아날로그 변환부(60)에서 아날로그 신호로 변환되어 출력된 Q신호와 서로 비교하게 된다.

이득 조절부(90)는 맵핑 테이블(51)에서 추출된 Q'신호와 제1아날로그 변환부(60)에서 아날로그 신호로 변환된 Q신호를 비교부(80)에서 비교한 결과, 만약 위상 오차가 있을 경우에는 Q신호에 대한 위상을 보정하기 위해 Q신호의 크기(Amplitude)를 조절하게 되며, 상기 보정된 Q'신호는 제2디지털 변환부(30) 및 제2메모리(ROM2)(50)를 통해 최종 출력된다.

이 때, 상기 최종 출력되는 Q'신호는 위상 오차만큼 Q신호의 크기(Amplitude)를 보상한 것이며, Q'신호는 상기 복조부(10)에서 출력되어 디지털 변환된 후 제1메모리(ROM1)(40)에 잠시 저장되었다가 외부에서 주어지는 클록2(Clock2)에 의해 출력되는 기저 대역 I신호와 동시에 최종 출력된다.

도 3은 본 발명에 따른 기지국 기저 대역 처리 장치상의 기저 대역 신호(I, Q, Q'신호)를 시간축에서 나타낸 신호파형도이다.

도 3을 참조하면, 복조부(Demodulator)에서 출력된 기저 대역 I신호(sinωt)(100)에 대해 기저 대역 Q신호(cos[ωt+θ])(300)는 시간축(ωt)상에서 (ωt₁-ωt₀) 뒤져 있다.

이는 기저 대역 I신호(100)에 대해 기저 대역 Q신호(300)가 θ만큼의 위상 오차가 발생했음을 보여주고 있으며, 또한 θ만큼의 위상 오차를 신호 크기(Amplitude)로 본다면 △β만큼의 오차가 발생했음을 알 수 있다.

이에 따라, 기저 대역 I신호와 기저 대역 Q신호가 정확히 90°의 위상차를 유지할 수 있도록, 기저 대역 Q신호(300)의 크기를 △β만큼 보상해 줌으로써 원하는 기저 대역 Q'신호(cosωt)(200)를 구할 수 있게 된다.

이는 각 시간(ωt)마다 I 및 Q신호의 크기에 대한 맵핑 테이블을 메모리(ROM)에 구현하고, 이득 조절부가 각 시간(ωt)에 대한 이득(gain)을 △α로 유지되도록 보상해 줌으로써 가능해지게 된다.

이상에서 설명한 바와 같이 본 발명에 따른 기지국 기저 대역 처리 장치의 위상 보정 회로에 따르면, 기저 대역 신호(I, Q신호)의 위상 오차를 없애기 위해 Q신호의 크기(Amplitude)를 보상해 줌으로써, 기저 대역 신호(I, Q신호)의 위상차를 90°로 정확하게 유지시켜 주게 되며, 이에 따라 수신 오류 및 기지국의 품질 저하를 제거할 수 있다는 효과가 있다.

Claims

서로 다른 위상을 갖는 두 기저 대역 신호를 디지털 신호로 각각 변환하기 위한 제1디지털 변환부 및 제2디지털 변환부와;

상기 디지털 변환된 각각의 기저 대역 신호 중 어느 하나를 입력으로 하여, 외부에서 제공되는 클럭 신호에 따라 상기 입력된 기저 대역 신호를 출력하는 제1메모리(ROM1)와;

상기 디지털 변환된 두 기저 대역 신호를 입력으로 하여, 상기 제1메모리(ROM1)로 입력된 기저 대역 신호와 직교된 위상의 미리 저장되어 있던 기저 대역 신호와, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호를 출력하는 제2메모리(ROM2)와;

상기 제2메모리(ROM2)에서 출력된 각각의 기저 대역 신호를 각각 아날로그 신호로 변환하기 위한 제1아날로그 변환부 및 제2아날로그 변환부와;

상기 아날로그 신호로 각각 변환된 기저 대역 신호의 크기를 비교하기 위한 비교부와;

상기 비교부의 비교 결과에 따라, 상기 제1메모리(ROM1)에 입력된 기저 대역 신호와 다른 또하나의 기저 대역 신호의 크기를 보상해 주기 위한 이득 조절부로 구성되는 것을 특징으로 하는 기지국 기저 대역 처리 장치의 위상 보정 회로.
제 1 항에 있어서, 상기 제2메모리(ROM2)에는 상기 제1메모리(ROM1)로 입력되는 기저 대역 신호와 90도의 위상차를 갖는 기저 대역 신호가 다수 저장된 맵핑 테이블(Mapping Table)이 구비되는 것을 특징으로 하는 기지국 기저 대역 처리 장치의 위상 보정 회로.