JPH1117758A - 同期検波器 - Google Patents
同期検波器Info
- Publication number
- JPH1117758A JPH1117758A JP9170474A JP17047497A JPH1117758A JP H1117758 A JPH1117758 A JP H1117758A JP 9170474 A JP9170474 A JP 9170474A JP 17047497 A JP17047497 A JP 17047497A JP H1117758 A JPH1117758 A JP H1117758A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference signal
- detection
- gain control
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 入力レベルに関係なく検波レベルを一定にす
るゲインコントロールを検波した後に行い、安価で低消
費電力の同期検波器を実現する。 【解決手段】 ＩＱ検波後にＡＧＣを行う同期検波器に
おいて、Ｉ，Ｑのそれぞれの軸に入る利得制御アンプ１
７，１８の利得偏差をＩ，Ｑ出力より演算で抽出し、利
得制御アンプ１７，１８の制御電圧を補正して、Ｉ，Ｑ
軸間の利得偏差をなくす。これにより、Ｉ，Ｑ軸それぞ
れに入る利得制御アンプ１７，１８の制御特性に偏差が
あっても、Ｉ，Ｑの出力差を用いて作るコスタスの出力
に影響を与えずに、Ｉ，Ｑ出力レベルを同じにすること
ができる。
るゲインコントロールを検波した後に行い、安価で低消
費電力の同期検波器を実現する。 【解決手段】 ＩＱ検波後にＡＧＣを行う同期検波器に
おいて、Ｉ，Ｑのそれぞれの軸に入る利得制御アンプ１
７，１８の利得偏差をＩ，Ｑ出力より演算で抽出し、利
得制御アンプ１７，１８の制御電圧を補正して、Ｉ，Ｑ
軸間の利得偏差をなくす。これにより、Ｉ，Ｑ軸それぞ
れに入る利得制御アンプ１７，１８の制御特性に偏差が
あっても、Ｉ，Ｑの出力差を用いて作るコスタスの出力
に影響を与えずに、Ｉ，Ｑ出力レベルを同じにすること
ができる。
Description
【０００１】
【発明の属する技術分野】この発明は、入力レベルに関
係なく、検波レベルを一定にするゲインコントロールを
検波した後に行う同期検波器に関する。
係なく、検波レベルを一定にするゲインコントロールを
検波した後に行う同期検波器に関する。
【０００２】
【従来の技術】図９に従来の同期検波器を示す。この図
において、１０１は利得制御増幅器、１０２は振幅検波
器、１０３，１０４は検波器、１０５は９０度位相器、
１０６はコスタス制御器、１０７は基準信号発生器、１
１０は入力端子、１１１，１１２は出力端子である。
において、１０１は利得制御増幅器、１０２は振幅検波
器、１０３，１０４は検波器、１０５は９０度位相器、
１０６はコスタス制御器、１０７は基準信号発生器、１
１０は入力端子、１１１，１１２は出力端子である。
【０００３】入力端子１１０から入力された受信信号
は、利得制御増幅器１０１と、振幅検波器１０２とで構
成される利得制御増幅器によって、受信信号のレベルに
関わらず、利得制御増幅器１０１の出力レベルが一定と
なる。その上で、検波器１０３，１０４により位相検波
され、出力端子１１１，１１２に一定レベルの検波出力
として出力されようになっている。
は、利得制御増幅器１０１と、振幅検波器１０２とで構
成される利得制御増幅器によって、受信信号のレベルに
関わらず、利得制御増幅器１０１の出力レベルが一定と
なる。その上で、検波器１０３，１０４により位相検波
され、出力端子１１１，１１２に一定レベルの検波出力
として出力されようになっている。
【０００４】また、コスタス制御器１０６は、出力端子
１１１，１１２に出力される検波出力をもとに、受信信
号を、基準信号発生器１０７から出力される基準信号お
よびその基準信号を９０度位相器１０５により９０度ず
らした基準信号で、検波器１０３，１０４で検波すると
きの、検波軸のずれ情報を出力し、これで基準信号発生
器１０７を制御して、検波器１０３，１０４での検波の
際、検波軸がずれないようにしている。
１１１，１１２に出力される検波出力をもとに、受信信
号を、基準信号発生器１０７から出力される基準信号お
よびその基準信号を９０度位相器１０５により９０度ず
らした基準信号で、検波器１０３，１０４で検波すると
きの、検波軸のずれ情報を出力し、これで基準信号発生
器１０７を制御して、検波器１０３，１０４での検波の
際、検波軸がずれないようにしている。
【０００５】一般に受信器では、受信信号を処理する過
程のどこかで、受信信号レベルに関わらず出力レベルを
一定にする必要がある。図９の同期検波器では、検波す
る前の段階で、利得制御増幅器１０１と、振幅検波器１
０２とで構成される利得制御増幅器によって、受信信号
のレベルに関わらず、利得制御増幅器１０１の出力レベ
ルが一定となるようにしている。しかし、検波前の受信
信号は、信号の周波数が高いため、利得制御増幅器の構
成に必要な、利得制御増幅器１０１や振幅検波器１０２
は、その高い周波数の信号に対応できるものにする必要
があり、その分高価で消費電力も多くなっていた。
程のどこかで、受信信号レベルに関わらず出力レベルを
一定にする必要がある。図９の同期検波器では、検波す
る前の段階で、利得制御増幅器１０１と、振幅検波器１
０２とで構成される利得制御増幅器によって、受信信号
のレベルに関わらず、利得制御増幅器１０１の出力レベ
ルが一定となるようにしている。しかし、検波前の受信
信号は、信号の周波数が高いため、利得制御増幅器の構
成に必要な、利得制御増幅器１０１や振幅検波器１０２
は、その高い周波数の信号に対応できるものにする必要
があり、その分高価で消費電力も多くなっていた。
【０００６】特に、伝送されてきた信号帯域の信号をそ
れより低い周波数の中間周波数に一旦変換せずに、伝送
されてきた信号帯域から直接検波するダイレクト検波受
信器の場合には、図９に示す同期検波器では、伝送され
てきた信号帯域の信号の周波数帯で、十分動作する利得
制御増幅器が必要となり、その分高価で消費電力も多く
なっていた。
れより低い周波数の中間周波数に一旦変換せずに、伝送
されてきた信号帯域から直接検波するダイレクト検波受
信器の場合には、図９に示す同期検波器では、伝送され
てきた信号帯域の信号の周波数帯で、十分動作する利得
制御増幅器が必要となり、その分高価で消費電力も多く
なっていた。
【０００７】このように従来の同期検波器では、検波前
の信号周波数が高い部分で利得制御を行っていたため、
利得制御増幅器には、高い周波数の信号に対応できるも
のにする必要があり、その分価格が高くなりまた消費電
力も多くなるという欠点があった。
の信号周波数が高い部分で利得制御を行っていたため、
利得制御増幅器には、高い周波数の信号に対応できるも
のにする必要があり、その分価格が高くなりまた消費電
力も多くなるという欠点があった。
【０００８】
【発明が解決しようとする課題】上記したように従来の
同期検波器では、検波前の信号の周波数が高い部分で利
得制御を行っていたため、利得制御増幅器には、高い周
波数の信号に対応できるものにする必要があり、その分
価格が高くなり、消費電力も多くなるという問題があっ
た。
同期検波器では、検波前の信号の周波数が高い部分で利
得制御を行っていたため、利得制御増幅器には、高い周
波数の信号に対応できるものにする必要があり、その分
価格が高くなり、消費電力も多くなるという問題があっ
た。
【０００９】この発明の目的は、安価で低消費電力の同
期検波器を実現することにある。
期検波器を実現することにある。
【００１０】
【課題を解決するための手段】この発明では、入力信号
を、基準信号発生器から出力される、第１の基準信号お
よび、第１の基準信号と位相が９０度ずれた第２の基準
信号でそれぞれ検波し、それぞれ得られた第１および第
２の検波信号を、それぞれ第１および第２の可変利得増
幅器を通して得るようし、また第１および第２の出力を
それぞれ検波してその検波出力を加算したものを、第１
および第２の可変利得増幅器の利得制御信号とすること
により、検波後の信号周波数が低くなった部分で利得制
御するようにした。これにより、利得制御増幅器は、低
くなった信号周波数に対応できるため、動作速度の遅い
回路構成で対応が可能となり、その分、安価で低消費電
力の同期検波器が実現できる。
を、基準信号発生器から出力される、第１の基準信号お
よび、第１の基準信号と位相が９０度ずれた第２の基準
信号でそれぞれ検波し、それぞれ得られた第１および第
２の検波信号を、それぞれ第１および第２の可変利得増
幅器を通して得るようし、また第１および第２の出力を
それぞれ検波してその検波出力を加算したものを、第１
および第２の可変利得増幅器の利得制御信号とすること
により、検波後の信号周波数が低くなった部分で利得制
御するようにした。これにより、利得制御増幅器は、低
くなった信号周波数に対応できるため、動作速度の遅い
回路構成で対応が可能となり、その分、安価で低消費電
力の同期検波器が実現できる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。図１において、１７，１８は利得制御増
幅器、２０，２１は振幅検波器、２２は加算器、１３，
１４は検波器、１５は９０度位相器、１９はコスタス制
御器、１６は基準信号発生器、１０は入力端子、１１，
１２は出力端子である。
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。図１において、１７，１８は利得制御増
幅器、２０，２１は振幅検波器、２２は加算器、１３，
１４は検波器、１５は９０度位相器、１９はコスタス制
御器、１６は基準信号発生器、１０は入力端子、１１，
１２は出力端子である。
【００１２】入力端子１０から入力された受信信号は、
検波器１３，１４によりＩ出力とＱ出力の２相に位相検
波し、それぞれ利得制御増幅器１７，１８で一定レベル
となって、出力端子１１，１２よりそれぞれ一定レベル
の検波出力として出力される。
検波器１３，１４によりＩ出力とＱ出力の２相に位相検
波し、それぞれ利得制御増幅器１７，１８で一定レベル
となって、出力端子１１，１２よりそれぞれ一定レベル
の検波出力として出力される。
【００１３】一般に、同期検波器では、検波するときの
検波軸がずれた場合、出力されるＩおよびＱの出力にレ
ベル差が生じる。図２は入力レベルが一定の場合の、受
信信号と位相検波に使う基準信号発生器１６の出力との
位相差に対する、ＩおよびＱ出力の出力レベルの一例を
示すものである。図２で示すように検波するときの検波
軸のずれに応じて、出力レベルは、正弦波状に変化す
る。そこで、コスタス制御器１９では、出力端子１１，
１２に出力される検波出力をもとに、受信信号を、基準
信号発生器１６から出力される基準信号およびその基準
信号を９０度位相器１５により９０度ずらした基準信号
で、検波器１３，１４で検波するときの、検波軸のずれ
情報を出力し、これで基準信号発生器１６を制御して、
検波器１３，１４での検波の際、検波軸がずれないよう
にしている。
検波軸がずれた場合、出力されるＩおよびＱの出力にレ
ベル差が生じる。図２は入力レベルが一定の場合の、受
信信号と位相検波に使う基準信号発生器１６の出力との
位相差に対する、ＩおよびＱ出力の出力レベルの一例を
示すものである。図２で示すように検波するときの検波
軸のずれに応じて、出力レベルは、正弦波状に変化す
る。そこで、コスタス制御器１９では、出力端子１１，
１２に出力される検波出力をもとに、受信信号を、基準
信号発生器１６から出力される基準信号およびその基準
信号を９０度位相器１５により９０度ずらした基準信号
で、検波器１３，１４で検波するときの、検波軸のずれ
情報を出力し、これで基準信号発生器１６を制御して、
検波器１３，１４での検波の際、検波軸がずれないよう
にしている。
【００１４】具体的には、コスタス制御器１９で、たと
えばＩおよびＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、図３に示すような、同期検波の
位相ずれに対応した誤差信号を抽出できる。この誤差信
号で、基準信号発生器１６を制御して、検波器１３，１
４での検波の際、検波軸がずれないようにしている。
えばＩおよびＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、図３に示すような、同期検波の
位相ずれに対応した誤差信号を抽出できる。この誤差信
号で、基準信号発生器１６を制御して、検波器１３，１
４での検波の際、検波軸がずれないようにしている。
【００１５】このように、同期検波器では、ＩおよびＱ
出力のレベル差から、同期検波の位相ずれを情報を抽出
するため、位相ずれに伴うＩおよびＱ軸のレベル差は残
す必要がある。
出力のレベル差から、同期検波の位相ずれを情報を抽出
するため、位相ずれに伴うＩおよびＱ軸のレベル差は残
す必要がある。
【００１６】そこで、図１で示すこの発明の実施の形態
では、利得制御増幅器１７，１８の利得は、振幅検波器
２０，２１で出力レベルを検出し、加算器２２で加算し
た結果で制御する。これにより、同期検波の位相ずれに
伴うＩおよびＱ軸のレベル差を保存したまま、全体とし
て出力レベルを一定にすることができる。
では、利得制御増幅器１７，１８の利得は、振幅検波器
２０，２１で出力レベルを検出し、加算器２２で加算し
た結果で制御する。これにより、同期検波の位相ずれに
伴うＩおよびＱ軸のレベル差を保存したまま、全体とし
て出力レベルを一定にすることができる。
【００１７】この実施の形態では、受信信号を検波器１
３，１４で検波したあとの、信号周波数が低くなった部
分で利得制御するようにした。これにより、利得制御増
幅器は、低くなった信号周波数に対応できれば良い。こ
のため、利得制御増幅器は、動作速度の遅い回路構成で
の対応が可能となり、安価で低消費電力のものが容易に
実現でき、その分安価で低消費電力の同期検波器が実現
できる。
３，１４で検波したあとの、信号周波数が低くなった部
分で利得制御するようにした。これにより、利得制御増
幅器は、低くなった信号周波数に対応できれば良い。こ
のため、利得制御増幅器は、動作速度の遅い回路構成で
の対応が可能となり、安価で低消費電力のものが容易に
実現でき、その分安価で低消費電力の同期検波器が実現
できる。
【００１８】図４は、この発明の第２の実施の形態につ
いて説明するための回路構成図である。この実施の形態
は、検波後のＩおよびＱ軸それぞれに入る２つの利得制
御増幅器に、利得偏差がある場合の対策を行ったもので
ある。なお、第１の実施の形態と同一の構成部分につい
ては同一の符号を付して説明する。
いて説明するための回路構成図である。この実施の形態
は、検波後のＩおよびＱ軸それぞれに入る２つの利得制
御増幅器に、利得偏差がある場合の対策を行ったもので
ある。なお、第１の実施の形態と同一の構成部分につい
ては同一の符号を付して説明する。
【００１９】入力端子１０から入力された受信信号は、
検波器１３，１４によりI 出力とＱ出力の２相に位相検
波され、それぞれ利得制御増幅器１７，１８で一定レベ
ルとなり、出力端子１１，１２にそれぞれ一定レベルの
検波出力として出力されようになっている。
検波器１３，１４によりI 出力とＱ出力の２相に位相検
波され、それぞれ利得制御増幅器１７，１８で一定レベ
ルとなり、出力端子１１，１２にそれぞれ一定レベルの
検波出力として出力されようになっている。
【００２０】また、コスタス制御器１９では、出力端子
１１，１２に出力される検波出力をもとに、受信信号
を、基準信号発生器１６から出力される基準信号および
その基準信号を９０度位相器１５により９０度ずらした
基準信号で、検波器１３，１４で検波するときの、検波
軸のずれ情報を出力し、これで基準信号発生器１６を制
御して、検波器１３，１４での検波の際、検波軸がずれ
ないようにしている。
１１，１２に出力される検波出力をもとに、受信信号
を、基準信号発生器１６から出力される基準信号および
その基準信号を９０度位相器１５により９０度ずらした
基準信号で、検波器１３，１４で検波するときの、検波
軸のずれ情報を出力し、これで基準信号発生器１６を制
御して、検波器１３，１４での検波の際、検波軸がずれ
ないようにしている。
【００２１】また、利得制御器２３、加算器２５，２６
は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得
制御増幅器に、利得偏差がある場合の対策として、２つ
の利得制御増幅器１７，１８の利得補正を行う回路ブロ
ックである。
は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得
制御増幅器に、利得偏差がある場合の対策として、２つ
の利得制御増幅器１７，１８の利得補正を行う回路ブロ
ックである。
【００２２】ここで、利得制御器２３、加算器２５，２
６で構成される、得制御増幅器１７，１８の利得補正手
段がなく、検波後のＩ軸およびＱ軸それぞれに入る２つ
の利得制御増幅器に、利得偏差がある場合、たとえばＩ
軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合
を考えてみる。
６で構成される、得制御増幅器１７，１８の利得補正手
段がなく、検波後のＩ軸およびＱ軸それぞれに入る２つ
の利得制御増幅器に、利得偏差がある場合、たとえばＩ
軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合
を考えてみる。
【００２３】図１で説明したように、同期検波器では、
検波するときの検波軸がずれた場合、出力されるＩ出力
およびＱ出力にレベル差が生じるが、Ｉ軸よりもＱ軸に
入る利得制御増幅器の利得が大きい場合、受信信号と位
相検波に使う基準信号発生器出力との位相差に対する、
Ｉ出力およびＱ出力の出力レベルは、たとえば図５のよ
うになる。そのためコスタス制御器１９で、図１で示す
実施の形態の場合と同じように、Ｉ出力およびＱ出力を
もとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、同期検波に位相ずれに対応した
誤差信号を抽出できるが、利得制御増幅器１７，１８の
利得偏差の影響で、誤差信号の０クロス点が本来の０ク
ロス点である、π／４，３／４・π，５／４・π７／４
・πからずれることになる。
検波するときの検波軸がずれた場合、出力されるＩ出力
およびＱ出力にレベル差が生じるが、Ｉ軸よりもＱ軸に
入る利得制御増幅器の利得が大きい場合、受信信号と位
相検波に使う基準信号発生器出力との位相差に対する、
Ｉ出力およびＱ出力の出力レベルは、たとえば図５のよ
うになる。そのためコスタス制御器１９で、図１で示す
実施の形態の場合と同じように、Ｉ出力およびＱ出力を
もとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、同期検波に位相ずれに対応した
誤差信号を抽出できるが、利得制御増幅器１７，１８の
利得偏差の影響で、誤差信号の０クロス点が本来の０ク
ロス点である、π／４，３／４・π，５／４・π７／４
・πからずれることになる。
【００２４】図６は、これを位相が０からπ／２までに
折り返して重ね、わかりやすくしたものを示す。図６の
（ａ）は図５で位相が１．と３．の場合、（ｂ）は図５
で位相が２．と４．の場合である。実際には、データに
よる変調がかかるため、統計的に（ａ）と（ｂ）の取る
確率は、１／２ずつとみなせる。そのため、コスタス制
御器１９の出力は、平均すると図６（ｃ）のカーブにな
り、コスタス制御器１９から出力される誤差信号は、本
来の０クロス点である、π／４を通るため、この誤差信
号をもとに基準信号発生器１６を制御すれば、同期検波
での位相誤差は生じない。
折り返して重ね、わかりやすくしたものを示す。図６の
（ａ）は図５で位相が１．と３．の場合、（ｂ）は図５
で位相が２．と４．の場合である。実際には、データに
よる変調がかかるため、統計的に（ａ）と（ｂ）の取る
確率は、１／２ずつとみなせる。そのため、コスタス制
御器１９の出力は、平均すると図６（ｃ）のカーブにな
り、コスタス制御器１９から出力される誤差信号は、本
来の０クロス点である、π／４を通るため、この誤差信
号をもとに基準信号発生器１６を制御すれば、同期検波
での位相誤差は生じない。
【００２５】ここで、利得制御器２３を追加し、Ｉ出力
およびＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき −（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、図７に示す形となり、コスタス
制御器１９から出力されるこの誤差信号をもとに基準信
号発生器１６を制御することによる同期点のπ／４で
は、常に正の出力となる。
およびＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき −（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき という演算を行なうと、図７に示す形となり、コスタス
制御器１９から出力されるこの誤差信号をもとに基準信
号発生器１６を制御することによる同期点のπ／４で
は、常に正の出力となる。
【００２６】この例では、Ｉ軸よりもＱ軸に入る利得制
御増幅器の利得が大きい場合を考えていたが、当然のこ
とながら、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得
が小さい場合の利得制御器２３の出力は負となる。
御増幅器の利得が大きい場合を考えていたが、当然のこ
とながら、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得
が小さい場合の利得制御器２３の出力は負となる。
【００２７】そこで、利得制御器２３の出力を、加算器
２５，２６でＩ軸Ｑ軸それぞれに入る利得制御増幅器の
利得制御入力に、互いに逆極性で加算して補正すること
により、検波後のＩ軸およびＱ軸それぞれに入る２つの
利得制御増幅器１７，１８に、利得偏差がある場合で
も、それを補正することができる。
２５，２６でＩ軸Ｑ軸それぞれに入る利得制御増幅器の
利得制御入力に、互いに逆極性で加算して補正すること
により、検波後のＩ軸およびＱ軸それぞれに入る２つの
利得制御増幅器１７，１８に、利得偏差がある場合で
も、それを補正することができる。
【００２８】なお、この実施の形態では、検波後のＩ軸
およびＱ軸それぞれに入る２つの利得制御増幅器１７，
１８に、振幅検波器２０，２１の出力を加算したもの
に、さらにそれぞれ利得制御器２３の出力を加算し、利
得偏差の補正を行っているが、利得制御増幅器１７，１
８のいずれか一方に補正を行っても、利得偏差が正しく
補正できる。
およびＱ軸それぞれに入る２つの利得制御増幅器１７，
１８に、振幅検波器２０，２１の出力を加算したもの
に、さらにそれぞれ利得制御器２３の出力を加算し、利
得偏差の補正を行っているが、利得制御増幅器１７，１
８のいずれか一方に補正を行っても、利得偏差が正しく
補正できる。
【００２９】図８の回路構成図を用いて、この発明の第
３の実施の形態について説明する。この実施の形態は、
図４で示す検波後のＩ軸およびＱ軸それぞれに入る２つ
の利得制御増幅器に、利得偏差がある場合の対策を行な
う場合に、コスタス制御器１９と利得制御器２３におけ
る演算回路を共用し、回路規模の縮小を図ったものであ
る。ここでも、図１および図４と同一の構成部分には同
一の符号を付して説明する。
３の実施の形態について説明する。この実施の形態は、
図４で示す検波後のＩ軸およびＱ軸それぞれに入る２つ
の利得制御増幅器に、利得偏差がある場合の対策を行な
う場合に、コスタス制御器１９と利得制御器２３におけ
る演算回路を共用し、回路規模の縮小を図ったものであ
る。ここでも、図１および図４と同一の構成部分には同
一の符号を付して説明する。
【００３０】この実施の形態においても、入力端子１０
から入力された受信信号は、検波器１３，１４によりI
出力とＱ出力の２相に位相検波され、それぞれ利得制御
増幅器１７，１８で一定レベルとなり、出力端子１１，
１２にそれぞれ一定レベルの検波出力として出力されよ
うになっている。
から入力された受信信号は、検波器１３，１４によりI
出力とＱ出力の２相に位相検波され、それぞれ利得制御
増幅器１７，１８で一定レベルとなり、出力端子１１，
１２にそれぞれ一定レベルの検波出力として出力されよ
うになっている。
【００３１】また、コスタスおよび利得制御器２４で
は、出力端子１１，１２に出力される検波出力をもと
に、受信信号を、基準信号発生器１６から出力される基
準信号およびその基準信号を９０度位相器１５により９
０度ずらした基準信号で、検波器１３，１４で検波する
ときの、検波軸のずれ情報を出力し、これで基準信号発
生器１６を制御して、検波器１３，１４での検波の際、
検波軸がずれないようにしている。
は、出力端子１１，１２に出力される検波出力をもと
に、受信信号を、基準信号発生器１６から出力される基
準信号およびその基準信号を９０度位相器１５により９
０度ずらした基準信号で、検波器１３，１４で検波する
ときの、検波軸のずれ情報を出力し、これで基準信号発
生器１６を制御して、検波器１３，１４での検波の際、
検波軸がずれないようにしている。
【００３２】また同時に、コスタスおよび利得制御器２
４、加算器２５，２６は、検波後のＩ軸およびＱ軸それ
ぞれに入る２つの利得制御増幅器に、利得偏差がある場
合の対策として、２つの利得制御増幅器１７，１８の利
得補正を行う回路ブロックである。
４、加算器２５，２６は、検波後のＩ軸およびＱ軸それ
ぞれに入る２つの利得制御増幅器に、利得偏差がある場
合の対策として、２つの利得制御増幅器１７，１８の利
得補正を行う回路ブロックである。
【００３３】ここで、利得制御増幅器１７，１８の利得
補正手段の原理は、図４で示す実施の形態の場合と同様
なので省略するが、コスタス制御用の出力は、図４で示
す実施の形態の場合と同じように、たとえばＩ出力およ
びＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき であり、利得制御用の出力は、図４で示す実施の形態の
場合と同じように、たとえばＩ出力およびＱ出力をもと
に、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき −（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき であるから、利得制御用の出力は、コスタス制御用の出
力はをもとにすると、Ｉ＞０，Ｑ＞０およびＩ＜０，Ｑ
＜０のときは同じ、Ｉ＜０，Ｑ＞０およびＩ＞０，Ｑ＜
０のときは極性反転の関係にある。従って、演算回路の
大部分は共用できることになり、その分回路規模を縮小
できる。
補正手段の原理は、図４で示す実施の形態の場合と同様
なので省略するが、コスタス制御用の出力は、図４で示
す実施の形態の場合と同じように、たとえばＩ出力およ
びＱ出力をもとに、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき ＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき であり、利得制御用の出力は、図４で示す実施の形態の
場合と同じように、たとえばＩ出力およびＱ出力をもと
に、 −Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき −（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき ＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき −（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき であるから、利得制御用の出力は、コスタス制御用の出
力はをもとにすると、Ｉ＞０，Ｑ＞０およびＩ＜０，Ｑ
＜０のときは同じ、Ｉ＜０，Ｑ＞０およびＩ＞０，Ｑ＜
０のときは極性反転の関係にある。従って、演算回路の
大部分は共用できることになり、その分回路規模を縮小
できる。
【００３４】
【発明の効果】以上説明したように、この発明の同期検
波器によれば、利得制御増幅器を、検波後の信号周波数
が低くなった部分で行なうことができる。これにより。
利得制御増幅器は、低くなった信号周波数に対応できれ
ば良いため、その分、安価で低消費電力の同期検波器が
実現できる。
波器によれば、利得制御増幅器を、検波後の信号周波数
が低くなった部分で行なうことができる。これにより。
利得制御増幅器は、低くなった信号周波数に対応できれ
ば良いため、その分、安価で低消費電力の同期検波器が
実現できる。
【図１】この発明の第１の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図２】図１の検波出力の位相差について説明するため
の説明図。
の説明図。
【図３】図１の制御信号を生成するための演算例につい
て説明するための説明図。
て説明するための説明図。
【図４】この発明の第２の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図５】図４の検波出力の位相差について説明するため
の説明図。
の説明図。
【図６】図５の位相差についてより分りやすく説明する
ための説明図。
ための説明図。
【図７】図４の制御信号を生成するための演算例につい
て説明するための説明図。
て説明するための説明図。
【図８】この発明の第３の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図９】従来の同期検波器について説明するための回路
構成図。
構成図。
１０…入力端子、１１，１２…出力端子、１３，１４…
検波器、１５…９０度位相器、１６…基準信号発生器、
１７，１８…利得制御増幅器、１９…コスタス制御器、
２０，２１…振幅検波器、２２，２５，２６…加算器、
２３…利得制御器、２４…コスタスおよび利得制御器。
検波器、１５…９０度位相器、１６…基準信号発生器、
１７，１８…利得制御増幅器、１９…コスタス制御器、
２０，２１…振幅検波器、２２，２５，２６…加算器、
２３…利得制御器、２４…コスタスおよび利得制御器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 5/455 Ｈ０４Ｎ 5/455 5/52 5/52
Claims (3)
- 【請求項１】 入力信号を、基準信号発生器から出力さ
れる第１の基準信号および該第１の基準信号と位相が９
０度ずれた第２の基準信号でそれぞれ検波してそれぞれ
得られた第１および第２の検波信号を、それぞれ第１お
よび第２の可変利得増幅器を通して第１および第２の出
力信号とし、 前記第１および第２の出力信号をもとに、前記入力信号
と前記基準信号発生器の位相誤差がなくなるように該基
準信号発生器を制御し、 前記第１および第２の出力信号をそれぞれ検波してその
検波出力を加算したものを、前記第１および第２の可変
利得増幅器の利得制御信号としてなることを特徴とする
同期検波器。 - 【請求項２】 入力信号を、基準信号発生器から出力さ
れる、第１の基準信号および、第１の基準信号と位相が
９０度ずれた第２の基準信号でそれぞれ検波し、それぞ
れ得られた第１および第２の検波信号をそれぞれ第１お
よび第２の可変利得増幅器を通して第１および第２の出
力信号とし、 前記第１および第２の出力信号をもとに、前記入力信号
と前記基準信号発生器の位相誤差がなくなるように該基
準信号発生器を制御し、 前記第１および第２の出力をそれぞれ検波してその検波
出力を加算したものを、前記第１および第２の出力信号
の極性で、前記第１および第２の可変利得増幅器の利得
偏差がなくなる方向に制御できるように補正し、前記第
１および第２の可変利得増幅器の利得制御信号とするこ
とを特徴とする同期検波器。 - 【請求項３】 入力信号を、基準信号発生器から出力さ
れる、第１の基準信号および、第１の基準信号と位相が
９０度ずれた第２の基準信号でそれぞれ検波して得られ
た第１および第２の検波信号を、それぞれ第１および第
２の可変利得増幅器を通して第１および第２の出力信号
とし、 前記第１および第２の出力信号をもとに、入力信号と基
準信号発生器の位相誤差がなくなるようにする第１の手
段で基準信号発生器を制御し、 前記第１および第２の出力信号をそれぞれ検波し、その
検波出力を加算したものを、前記第１および第２の出力
信号の極性で、前記第１および第２の可変利得増幅器の
利得偏差がなくなる方向に制御する第２の手段の出力で
補正して、第１および第２の可変利得増幅器の利得制御
信号とし、 前記第１および第２の手段において、第１および第２の
出力信号のそれぞれの極性に応じて場合分けする場合分
け部分を共用することを特徴とする同期検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17047497A JP3677142B2 (ja) | 1997-06-26 | 1997-06-26 | 同期検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17047497A JP3677142B2 (ja) | 1997-06-26 | 1997-06-26 | 同期検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117758A true JPH1117758A (ja) | 1999-01-22 |
| JP3677142B2 JP3677142B2 (ja) | 2005-07-27 |
Family
ID=15905623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17047497A Expired - Fee Related JP3677142B2 (ja) | 1997-06-26 | 1997-06-26 | 同期検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677142B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650643B1 (ko) * | 2000-10-30 | 2006-11-28 | 엘지전자 주식회사 | 아이와 큐 신호의 진폭오류를 자동 조정하는 디지털 변조장치 및 방법 |
| JP2012070099A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 電波受信装置及び信号分析方法 |
-
1997
- 1997-06-26 JP JP17047497A patent/JP3677142B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650643B1 (ko) * | 2000-10-30 | 2006-11-28 | 엘지전자 주식회사 | 아이와 큐 신호의 진폭오류를 자동 조정하는 디지털 변조장치 및 방법 |
| JP2012070099A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 電波受信装置及び信号分析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677142B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| JPH03274844A (ja) | Ｐｓｋ変調信号の遅延検波回路 | |
| CN101005480B (zh) | 解调电路和解调方法 | |
| WO1993023921A1 (en) | Method and apparatus for amplifying, modulating and demodulating | |
| JPH0575208B2 (ja) | ||
| JP2009206556A (ja) | 送信機 | |
| JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
| JPH08213846A (ja) | 変調波の歪み補正方法及び送信装置 | |
| US6721370B1 (en) | Phase correction circuit for radio communication apparatus | |
| JPH1117758A (ja) | 同期検波器 | |
| US5067140A (en) | Conversion of analog signal into i and q digital signals with enhanced image rejection | |
| JPH1041992A (ja) | 準同期検波復調装置 | |
| JP2001086177A (ja) | 復調方法および復調装置 | |
| JP2882463B2 (ja) | Ｖｏｘ判定装置 | |
| JPH0630070A (ja) | 復調装置 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JPH06252962A (ja) | Ｐｓｋ変調信号の復調装置 | |
| JP2001007882A (ja) | 直交変調器と直交復調器の位相制御方法及び通信装置 | |
| JP3404326B2 (ja) | 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法 | |
| JP2002094592A (ja) | ディジタル復調装置 | |
| JP2000232493A (ja) | 復調装置および復調方法 | |
| JPH07235955A (ja) | Ｄｑｐｓｋ変調信号の位相補正装置 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JP2548217Y2 (ja) | ダイレクトコンバージョン受信機のレベル・位相差補正装置 | |
| JPS6013348B2 (ja) | タイミング信号補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |