JPH07235955A - Ｄｑｐｓｋ変調信号の位相補正装置 - Google Patents
Ｄｑｐｓｋ変調信号の位相補正装置Info
- Publication number
- JPH07235955A JPH07235955A JP6027696A JP2769694A JPH07235955A JP H07235955 A JPH07235955 A JP H07235955A JP 6027696 A JP6027696 A JP 6027696A JP 2769694 A JP2769694 A JP 2769694A JP H07235955 A JPH07235955 A JP H07235955A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- inputted
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、同相包絡線成分及び直交包絡
線成分の相対的な遅延時間の調整が不要で、しかも温度
変化及び経時変化に対する変調精度を常に良好にするこ
とにある。 【構成】入力信号から変調波の同相包絡線成分および直
交包絡線成分を生成する複素包絡線生成手段と、変調波
の同相包絡線成分もしくは直交包絡線成分の出力信号を
遅延させる可変遅延手段と、変調波の同相包絡線成分の
出力信号と直交包絡線成分の出力信号との位相差を検出
する位相検波手段と、位相検波手段の出力信号を一定時
間保持して、可変遅延手段を制御するサンプルホールド
手段と、基準となる信号を記憶し、複素包絡線生成手段
に基準信号を供給するメモリ手段とを備えたＤＱＰＳＫ
変調信号の位相補正装置。
線成分の相対的な遅延時間の調整が不要で、しかも温度
変化及び経時変化に対する変調精度を常に良好にするこ
とにある。 【構成】入力信号から変調波の同相包絡線成分および直
交包絡線成分を生成する複素包絡線生成手段と、変調波
の同相包絡線成分もしくは直交包絡線成分の出力信号を
遅延させる可変遅延手段と、変調波の同相包絡線成分の
出力信号と直交包絡線成分の出力信号との位相差を検出
する位相検波手段と、位相検波手段の出力信号を一定時
間保持して、可変遅延手段を制御するサンプルホールド
手段と、基準となる信号を記憶し、複素包絡線生成手段
に基準信号を供給するメモリ手段とを備えたＤＱＰＳＫ
変調信号の位相補正装置。
Description
【０００１】
【産業上の利用分野】本発明は、あらかじめ定められた
データ送信期間の信号の遅延時間、特にπ／４シフトＱ
ＰＳＫ変調方式で変調された同相包絡線成分及び直交包
絡線成分の相対的な遅延時間を補正するに最適な位相制
御方法およびその装置に関する。
データ送信期間の信号の遅延時間、特にπ／４シフトＱ
ＰＳＫ変調方式で変調された同相包絡線成分及び直交包
絡線成分の相対的な遅延時間を補正するに最適な位相制
御方法およびその装置に関する。
【０００２】
【従来の技術】これまでに、π／４シフトＱＰＳＫ変調
方式で変調された同相包絡線成分及び直交包絡線成分を
出力する方法としては、特開平３−３４６５４号公報に
記載のように、ディジタル信号としてベースバンド信号
処理部で発生した後、Ｄ／Ａ変換器でアナログ信号に変
換し、さらに低域フィルタを経由する例があった。
方式で変調された同相包絡線成分及び直交包絡線成分を
出力する方法としては、特開平３−３４６５４号公報に
記載のように、ディジタル信号としてベースバンド信号
処理部で発生した後、Ｄ／Ａ変換器でアナログ信号に変
換し、さらに低域フィルタを経由する例があった。
【０００３】
【発明が解決しようとする課題】上記従来技術は、次の
ような問題点を有していた。すなわち、 １．低域フィルタから各々出力された同相包絡線成分及
び直交包絡線成分の相対的な遅延時間の調整が困難なた
め、変調精度を小さくすることが難しかった。
ような問題点を有していた。すなわち、 １．低域フィルタから各々出力された同相包絡線成分及
び直交包絡線成分の相対的な遅延時間の調整が困難なた
め、変調精度を小さくすることが難しかった。
【０００４】２．上記同相包絡線成分及び直交包絡線成
分の相対的な遅延時間が、温度変化あるいは経時変化と
ともに変わるため、それに伴って変調精度が劣化してい
た。
分の相対的な遅延時間が、温度変化あるいは経時変化と
ともに変わるため、それに伴って変調精度が劣化してい
た。
【０００５】本発明の目的は、上記のような問題点を鑑
みて、上記同相包絡線成分及び直交包絡線成分の相対的
な遅延時間の調整が不要で、しかも温度変化及び経時変
化に対する変調精度を常に良好にするＤＱＰＳＫ変調信
号の位相制御方法およびその装置を提供することにあ
る。
みて、上記同相包絡線成分及び直交包絡線成分の相対的
な遅延時間の調整が不要で、しかも温度変化及び経時変
化に対する変調精度を常に良好にするＤＱＰＳＫ変調信
号の位相制御方法およびその装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、次のような手段を講じている。すなわち、あらかじ
め定められたデータ非送信期間（以下、非バースト期間
と記す）に信号生成手段より発生した位相制御するため
の制御用信号を、Ｄ／Ａ変換手段，可変遅延手段，増幅
手段，低域フィルター（以下、ＬＰＦと記す）手段に経
由させる。その後、位相検波手段において、上記ＬＰＦ
手段出力信号に出力される制御信号すなわち、同相包絡
線成分（以下、Ｉ信号と記す）と直交包絡線成分（以
下、Ｑ信号と記す）の各々制御信号の相対位相誤差を得
る。さらにこの位相誤差信号をサンプルホールド手段に
おいて次の非バースト期間まで保持し、上記可変遅延手
段の制御信号入力端子に入力することにより、あらかじ
め定められたデータ送信期間（以下、バースト期間と記
す）の送信信号の相対的な位相を常に一定にする。
に、次のような手段を講じている。すなわち、あらかじ
め定められたデータ非送信期間（以下、非バースト期間
と記す）に信号生成手段より発生した位相制御するため
の制御用信号を、Ｄ／Ａ変換手段，可変遅延手段，増幅
手段，低域フィルター（以下、ＬＰＦと記す）手段に経
由させる。その後、位相検波手段において、上記ＬＰＦ
手段出力信号に出力される制御信号すなわち、同相包絡
線成分（以下、Ｉ信号と記す）と直交包絡線成分（以
下、Ｑ信号と記す）の各々制御信号の相対位相誤差を得
る。さらにこの位相誤差信号をサンプルホールド手段に
おいて次の非バースト期間まで保持し、上記可変遅延手
段の制御信号入力端子に入力することにより、あらかじ
め定められたデータ送信期間（以下、バースト期間と記
す）の送信信号の相対的な位相を常に一定にする。
【０００７】
【作用】本発明の作用について、以下に説明する。
【０００８】１．まず、バースト期間では信号生成手段
から通常のデータ信号を送信する。次に、非バースト期
間においては同じく上記信号生成手段より位相制御をす
るための制御用信号を出力する。この制御用信号は例え
ば、後段のＤ／Ａ変換手段によりアナログ信号に変換し
たときに正弦波となる信号でよい。上記信号生成手段の
出力信号を、さらにＤ／Ａ変換手段，可変遅延手段，増
幅手段，ＬＰＦ手段に経由させる。その後、位相検波手
段で上記ＬＰＦ手段出力信号に出力される制御信号すな
わち、Ｉ信号とＱ信号の各々制御信号の相対位相誤差を
得る。この位相誤差信号をサンプルホールド手段におい
て次の非バースト期間まで保持し、さらに上記可変遅延
手段の制御信号入力端子に入力することにより、バース
ト期間の送信信号の相対位相を常に一定にする。これに
より、Ｄ／Ａ変換手段の後段の増幅手段，ＬＰＦ手段等
のアナログ回路において、送信信号の位相及び遅延時間
が変化しても、上記可変遅延手段により、Ｉ信号とＱ信
号の相対的な位相を常に一定に保つことができる。
から通常のデータ信号を送信する。次に、非バースト期
間においては同じく上記信号生成手段より位相制御をす
るための制御用信号を出力する。この制御用信号は例え
ば、後段のＤ／Ａ変換手段によりアナログ信号に変換し
たときに正弦波となる信号でよい。上記信号生成手段の
出力信号を、さらにＤ／Ａ変換手段，可変遅延手段，増
幅手段，ＬＰＦ手段に経由させる。その後、位相検波手
段で上記ＬＰＦ手段出力信号に出力される制御信号すな
わち、Ｉ信号とＱ信号の各々制御信号の相対位相誤差を
得る。この位相誤差信号をサンプルホールド手段におい
て次の非バースト期間まで保持し、さらに上記可変遅延
手段の制御信号入力端子に入力することにより、バース
ト期間の送信信号の相対位相を常に一定にする。これに
より、Ｄ／Ａ変換手段の後段の増幅手段，ＬＰＦ手段等
のアナログ回路において、送信信号の位相及び遅延時間
が変化しても、上記可変遅延手段により、Ｉ信号とＱ信
号の相対的な位相を常に一定に保つことができる。
【０００９】
【実施例】以下、本発明の第一実施例を図１を用いて説
明する。
明する。
【００１０】まず入力端子１には、図２のＡ波形に示す
送信データが加わり、この信号が信号生成回路３に入力
される。この信号生成回路３は信号発生回路５とＲＯＭ
４から構成されており、図２のＣ波形，Ｄ波形に示すよ
うに、入力端子２に入力された送信タイミング信号、す
なわち図２Ｂ波形のハイレベル期間のバースト期間にお
いて、入力端子１に入力された送信データを出力し、ま
た、図２Ｂ波形のローレベル期間の非バースト期間で
は、ＲＯＭ４から信号発生回路５に入力された正弦波デ
ータを、後述する位相制御用の信号として出力する。
送信データが加わり、この信号が信号生成回路３に入力
される。この信号生成回路３は信号発生回路５とＲＯＭ
４から構成されており、図２のＣ波形，Ｄ波形に示すよ
うに、入力端子２に入力された送信タイミング信号、す
なわち図２Ｂ波形のハイレベル期間のバースト期間にお
いて、入力端子１に入力された送信データを出力し、ま
た、図２Ｂ波形のローレベル期間の非バースト期間で
は、ＲＯＭ４から信号発生回路５に入力された正弦波デ
ータを、後述する位相制御用の信号として出力する。
【００１１】ここで、この信号生成回路３の動作につい
て説明する。まず、変調波の搬送角周波数をωc、包絡
線信号をＲ(ｔ)、変調位相をφ(ｔ)とすると、変調波ｅ
(ｔ)は一般的に、
て説明する。まず、変調波の搬送角周波数をωc、包絡
線信号をＲ(ｔ)、変調位相をφ(ｔ)とすると、変調波ｅ
(ｔ)は一般的に、
【００１２】
【数１】
【００１３】と表される。ただし、Ｒｅ〔ｆ〕は関数ｆ
の実数部を表す。また、Ｅ(ｔ)は複素包絡線であり、
の実数部を表す。また、Ｅ(ｔ)は複素包絡線であり、
【００１４】
【数２】
【００１５】
【数３】
【００１６】である。ここでは、Ｉ(ｔ)をＩ信号、Ｑ
(ｔ)をＱ信号と称する。したがって、信号生成回路３で
は、入力の送信データに応じたＩ信号およびＱ信号のデ
ータをディジタル信号処理により算出し、出力する。さ
らに、Ｄ／Ａ変換回路６，７で各々アナログ信号に変換
して、Ｉ(ｔ)，Ｑ(ｔ)の波形を得る。Ｉ信号については
可変遅延回路８，増幅回路１０及びＬＰＦ１２に入力
し、一方、Ｑ信号は増幅回路９及びＬＰＦ１１に入力す
る。この可変遅延回路８は後述するメカニズムにより、
ＬＰＦ１９からの制御信号により遅延時間が変化する。
(ｔ)をＱ信号と称する。したがって、信号生成回路３で
は、入力の送信データに応じたＩ信号およびＱ信号のデ
ータをディジタル信号処理により算出し、出力する。さ
らに、Ｄ／Ａ変換回路６，７で各々アナログ信号に変換
して、Ｉ(ｔ)，Ｑ(ｔ)の波形を得る。Ｉ信号については
可変遅延回路８，増幅回路１０及びＬＰＦ１２に入力
し、一方、Ｑ信号は増幅回路９及びＬＰＦ１１に入力す
る。この可変遅延回路８は後述するメカニズムにより、
ＬＰＦ１９からの制御信号により遅延時間が変化する。
【００１７】このようにして、出力端子１４にはＩ信号
が、出力端子１３にはＱ信号が出力される。
が、出力端子１３にはＱ信号が出力される。
【００１８】次に、可変遅延回路８に関する動作を説明
する。まず、ＲＯＭ４からの位相制御用の信号が信号生
成回路３から出力される非バースト期間、出力端子１３
に現われる位相制御用信号と出力端子１４に現われる位
相制御用信号とを位相検波回路１５において、位相比較
を行なう。位相検波回路１５ではこれらの位相制御用信
号の相対的な位相誤差を検出して、この位相誤差に応じ
た直流電圧を出力する。この位相制御用の信号は、例え
ば周波数１ｋＨｚ程度の正弦波信号でよい。また図２の
波形例では、波形Ｄより波形Ｃの方が遅れている例であ
るが、進んでいる場合でも同様に説明ができる。さら
に、この位相検波回路１５の出力信号をサンプルホール
ド回路１６に入力して、図２波形Ｆに示すゲート信号１
７のハイレベルの期間でサンプリングを行ない、同図ロ
ーレベルの期間で位相検波回路１５の出力信号を、次の
非バースト期間まで保持する。さらに、増幅回路１８，
ＬＰＦ１９を経由して、上記可変遅延回路８の制御信号
入力端子に供給する。これにより、Ｉ信号に関して、Ｑ
信号と相対的な遅延時間を自動調整する帰還ループが成
立ち、常に一定の相対位相を得ることができる。また、
可変遅延回路８は例えばＣＣＤのように、アナログ信号
を入出力する電荷転送素子を用いて構成することができ
る。
する。まず、ＲＯＭ４からの位相制御用の信号が信号生
成回路３から出力される非バースト期間、出力端子１３
に現われる位相制御用信号と出力端子１４に現われる位
相制御用信号とを位相検波回路１５において、位相比較
を行なう。位相検波回路１５ではこれらの位相制御用信
号の相対的な位相誤差を検出して、この位相誤差に応じ
た直流電圧を出力する。この位相制御用の信号は、例え
ば周波数１ｋＨｚ程度の正弦波信号でよい。また図２の
波形例では、波形Ｄより波形Ｃの方が遅れている例であ
るが、進んでいる場合でも同様に説明ができる。さら
に、この位相検波回路１５の出力信号をサンプルホール
ド回路１６に入力して、図２波形Ｆに示すゲート信号１
７のハイレベルの期間でサンプリングを行ない、同図ロ
ーレベルの期間で位相検波回路１５の出力信号を、次の
非バースト期間まで保持する。さらに、増幅回路１８，
ＬＰＦ１９を経由して、上記可変遅延回路８の制御信号
入力端子に供給する。これにより、Ｉ信号に関して、Ｑ
信号と相対的な遅延時間を自動調整する帰還ループが成
立ち、常に一定の相対位相を得ることができる。また、
可変遅延回路８は例えばＣＣＤのように、アナログ信号
を入出力する電荷転送素子を用いて構成することができ
る。
【００１９】次に、本発明の第二実施例を図３を用いて
説明する。概略動作は図１の場合と同じであるが、図３
では、可変遅延回路８をディジタル信号を入出力とする
回路で構成し、Ｄ／Ａ変換回路６の前段に設けている。
この可変遅延回路８は、例えばシフトレジスタを数段構
成して、Ａ／Ｄ回路２０の出力信号により遅延量を変え
ることができる。
説明する。概略動作は図１の場合と同じであるが、図３
では、可変遅延回路８をディジタル信号を入出力とする
回路で構成し、Ｄ／Ａ変換回路６の前段に設けている。
この可変遅延回路８は、例えばシフトレジスタを数段構
成して、Ａ／Ｄ回路２０の出力信号により遅延量を変え
ることができる。
【００２０】次に、本発明の第三実施例を図４を用いて
説明する。概略動作は図１の場合と同じであるが、図４
では、可変遅延回路８をＬＰＦ１２の後段に設けてい
る。したがって、Ｄ／Ａ変換回路６，７の出力信号を位
相検波回路１５に入力する構成で、帰還ループを持たな
い、いわゆるフィードフォワード形となる。
説明する。概略動作は図１の場合と同じであるが、図４
では、可変遅延回路８をＬＰＦ１２の後段に設けてい
る。したがって、Ｄ／Ａ変換回路６，７の出力信号を位
相検波回路１５に入力する構成で、帰還ループを持たな
い、いわゆるフィードフォワード形となる。
【００２１】なお、以上の説明で可変遅延回路８をＩ信
号系に設けているが、Ｑ信号系に設けても同様の効果が
得られる。
号系に設けているが、Ｑ信号系に設けても同様の効果が
得られる。
【００２２】
【発明の効果】本発明は、温度変化及び経時変化などの
影響を受けずに、Ｉ信号とＱ信号の相対的な遅延位相が
常に等しくなるため、変調精度を小さくすることができ
る。
影響を受けずに、Ｉ信号とＱ信号の相対的な遅延位相が
常に等しくなるため、変調精度を小さくすることができ
る。
【図１】本発明の第一の実施例を示す図である。
【図２】図１に示す主要部の波形図である。
【図３】本発明第二の実施例を示す図である。
【図４】本発明第三の実施例を示す図である。
１…入力端子、２…入力端子、３…信号生成回路、４…
ＲＯＭ、５…信号発生回路、６…Ｄ／Ａ変換回路、７…
Ｄ／Ａ変換回路、８…可変遅延回路、１３…出力端子、
１４…出力端子、１５…位相検波回路、１６…サンプル
ホールド回路。
ＲＯＭ、５…信号発生回路、６…Ｄ／Ａ変換回路、７…
Ｄ／Ａ変換回路、８…可変遅延回路、１３…出力端子、
１４…出力端子、１５…位相検波回路、１６…サンプル
ホールド回路。
Claims (3)
- 【請求項１】入力信号から変調波の同相包絡線成分およ
び直交包絡線成分を生成する複素包絡線生成手段と、 上記変調波の同相包絡線成分もしくは直交包絡線成分の
出力信号を遅延させる可変遅延手段と、 上記変調波の同相包絡線成分の出力信号と直交包絡線成
分の出力信号との位相差を検出する位相検波手段と、 上記位相検波手段の出力信号を一定時間保持して、上記
可変遅延手段を制御するサンプルホールド手段と、 基準となる信号を記憶し、上記複素包絡線生成手段に上
記基準信号を供給するメモリ手段と、 を備えたことを特徴とするＤＱＰＳＫ変調信号の位相補
正装置。 - 【請求項２】上記可変遅延手段は、 アナログ信号を入出力とする可変遅延手段であることを
特徴とする請求項１記載のＤＱＰＳＫ変調信号の位相補
正装置。 - 【請求項３】上記可変遅延手段は、 ディジタル信号を入出力とする可変遅延手段であること
を特徴とする請求項１記載のＤＱＰＳＫ変調信号の位相
補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6027696A JPH07235955A (ja) | 1994-02-25 | 1994-02-25 | Ｄｑｐｓｋ変調信号の位相補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6027696A JPH07235955A (ja) | 1994-02-25 | 1994-02-25 | Ｄｑｐｓｋ変調信号の位相補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235955A true JPH07235955A (ja) | 1995-09-05 |
Family
ID=12228149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6027696A Pending JPH07235955A (ja) | 1994-02-25 | 1994-02-25 | Ｄｑｐｓｋ変調信号の位相補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007060443A (ja) * | 2005-08-25 | 2007-03-08 | Fujitsu Ltd | Ｄｑｐｓｋ光受信回路 |
-
1994
- 1994-02-25 JP JP6027696A patent/JPH07235955A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007060443A (ja) * | 2005-08-25 | 2007-03-08 | Fujitsu Ltd | Ｄｑｐｓｋ光受信回路 |
| JP4516501B2 (ja) * | 2005-08-25 | 2010-08-04 | 富士通オプティカルコンポーネンツ株式会社 | Ｄｑｐｓｋ光受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771263A (en) | Communication system control method and communication system using the method | |
| JPH0468735A (ja) | 自動出力電力制御装置 | |
| KR100429981B1 (ko) | Ａｑｍ의 에러보상장치 및 방법 | |
| KR20010031746A (ko) | 통신 시스템에 있어서의 방법 및 장치 | |
| JPH08213846A (ja) | 変調波の歪み補正方法及び送信装置 | |
| JP3570843B2 (ja) | 位相変調器 | |
| JP3420613B2 (ja) | 直交変調器 | |
| JPH07235955A (ja) | Ｄｑｐｓｋ変調信号の位相補正装置 | |
| JPS6335127B2 (ja) | ||
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| JPH07154900A (ja) | ステレオ信号変換用回路及び該回路の作動方法 | |
| JPH088985A (ja) | Ｑｐｓｋ変調信号の時間補正装置 | |
| JP3037025B2 (ja) | 直交変調器 | |
| JP2002094585A (ja) | 受信装置、フィルタ回路制御装置およびそれらの方法 | |
| JPH04291829A (ja) | 歪み補償回路 | |
| JP3552254B2 (ja) | ４相位相変調回路 | |
| JPH08204770A (ja) | Ｑｐｓｋ変調信号の周波数特性補正装置 | |
| JP2001285387A (ja) | 負帰還回路を備えた電力増幅回路及び位相制御方法 | |
| JP4127639B2 (ja) | 非線形補償器 | |
| JP2001211218A (ja) | 受信装置およびその方法 | |
| JP3869976B2 (ja) | 高周波電力増幅装置 | |
| JPH06303042A (ja) | 線形変調波包絡線制御方法並びに線形送信装置 | |
| JPH0514429A (ja) | 直交変調器キヤリア・リーク調整回路 | |
| GB2334187A (en) | Quadrature modulator with automatic compensation | |
| JP2874450B2 (ja) | 復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |