JP3095067B2 - Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 - Google Patents
Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法Info
- Publication number
- JP3095067B2 JP3095067B2 JP09334586A JP33458697A JP3095067B2 JP 3095067 B2 JP3095067 B2 JP 3095067B2 JP 09334586 A JP09334586 A JP 09334586A JP 33458697 A JP33458697 A JP 33458697A JP 3095067 B2 JP3095067 B2 JP 3095067B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- training sequence
- digital signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Description
【０００１】
【発明の属する技術分野】本発明はデータ受信装置にお
いて、受信装置内で発生した直流成分をデジタル演算で
取り除くＤＣオフセットキャンセラーに関し、特に、ト
レーニング信号を含む受信信号中に周波数オフセットが
含まれていても直流成分を取り除くことのできるＤＣオ
フセットキャンセラーに関する。
いて、受信装置内で発生した直流成分をデジタル演算で
取り除くＤＣオフセットキャンセラーに関し、特に、ト
レーニング信号を含む受信信号中に周波数オフセットが
含まれていても直流成分を取り除くことのできるＤＣオ
フセットキャンセラーに関する。
【０００２】
【従来の技術】受信装置に用いられるＤＣオフセットを
補正するためのＤＣオフセットキャンセラーの従来例と
しては、特開平２−１４２２４８号公報に開示されるも
のがある。図７は、上記公報に開示されるようなＤＣオ
フセットキャンセラーの要部構成を示すブロック図であ
る。
補正するためのＤＣオフセットキャンセラーの従来例と
しては、特開平２−１４２２４８号公報に開示されるも
のがある。図７は、上記公報に開示されるようなＤＣオ
フセットキャンセラーの要部構成を示すブロック図であ
る。
【０００３】図７に示す構成では、入力端子２０１に入
力される周波数ｆ１の入力信号を、局部発振器２０３の
局部発振周波数ｆ１＋ｆ２により検波器２０３で検波す
ることにより、図８（ａ）に示すように、中心周波数が
ｆ２の信号に変換される。その後に、コンデンサー２０
４によりＤＣ（直流）成分が取り除かれる。ＤＣ成分が
取り除かれた信号はＡＤ変換器２０５でデジタル信号に
変換された後、周波数変換器２０７で局部発振器２０６
が出力する局部発振周波数ｆ２の正弦波を用いで周波数
変換することにより、図８（ｂ）に示すような中心周波
数が０の信号が出力される。
力される周波数ｆ１の入力信号を、局部発振器２０３の
局部発振周波数ｆ１＋ｆ２により検波器２０３で検波す
ることにより、図８（ａ）に示すように、中心周波数が
ｆ２の信号に変換される。その後に、コンデンサー２０
４によりＤＣ（直流）成分が取り除かれる。ＤＣ成分が
取り除かれた信号はＡＤ変換器２０５でデジタル信号に
変換された後、周波数変換器２０７で局部発振器２０６
が出力する局部発振周波数ｆ２の正弦波を用いで周波数
変換することにより、図８（ｂ）に示すような中心周波
数が０の信号が出力される。
【０００４】上述した従来のＤＣオフセットキャンセラ
ーでは、コンデンサー２０４の前段となるアナログ部で
発生するＤＣ成分に重ならない周波数に入力信号を変換
した後にＤＣ成分をコンデンサー２０４を用いて取り除
いているので、コンデンサー２０４による影響が入力信
号成分にまで及ぶことがない。入力信号の中心周波数を
最終的に０とするのはデジタル演算によって行われるの
でＤＣ成分が入り込むことがない。よって、アナログ部
において発生するＤＣ成分の影響を受けずに入力信号の
復調を行うことができるものとなっている。
ーでは、コンデンサー２０４の前段となるアナログ部で
発生するＤＣ成分に重ならない周波数に入力信号を変換
した後にＤＣ成分をコンデンサー２０４を用いて取り除
いているので、コンデンサー２０４による影響が入力信
号成分にまで及ぶことがない。入力信号の中心周波数を
最終的に０とするのはデジタル演算によって行われるの
でＤＣ成分が入り込むことがない。よって、アナログ部
において発生するＤＣ成分の影響を受けずに入力信号の
復調を行うことができるものとなっている。
【０００５】
【発明が解決しようとする課題】上述した従来の技術に
よるＤＣオフセットキャンセラーでは、周波数をずらし
た信号をＡＤ変換するために周波数帯域幅を大きく取る
必要がある。
よるＤＣオフセットキャンセラーでは、周波数をずらし
た信号をＡＤ変換するために周波数帯域幅を大きく取る
必要がある。
【０００６】その理由は、ＡＤ変換器２０５に入力され
る信号の周波数成分が図８（ａ）に示すようにｆ２＋ｆ
３まで拡がっているため、サンプリング周波数は少なく
とも２（ｆ２＋ｆ３）以上である必要がある。しかし、
ＤＣオフセットキャンセラーを必要としない回路ならば
ＡＤ変換器２０６へ入力される信号の周波数成分が図８
（ｂ）に示すようにｆ３までしか拡がっていないのでサ
ンプリング周波数も２ｆ３以上であればよい。
る信号の周波数成分が図８（ａ）に示すようにｆ２＋ｆ
３まで拡がっているため、サンプリング周波数は少なく
とも２（ｆ２＋ｆ３）以上である必要がある。しかし、
ＤＣオフセットキャンセラーを必要としない回路ならば
ＡＤ変換器２０６へ入力される信号の周波数成分が図８
（ｂ）に示すようにｆ３までしか拡がっていないのでサ
ンプリング周波数も２ｆ３以上であればよい。
【０００７】サンプリング周波数が高くなると、ＡＤ変
換器自体が高価になるのみならず、消費電力も周波数に
比例して増大するために、携帯端末のように低消費電力
化が必要な分野での応用がむずかしくなるという問題点
がある。
換器自体が高価になるのみならず、消費電力も周波数に
比例して増大するために、携帯端末のように低消費電力
化が必要な分野での応用がむずかしくなるという問題点
がある。
【０００８】また、従来の技術によるＤＣオフセットキ
ャンセラーでは、デジタル演算部において周波数変換を
行うために、正弦波の発生やフィルター演算を行う必要
がある。デジタル演算において正弦波の発生を行うため
には、一般にはＲＯＭに正弦波の値を予め書き込んでお
く方式が用いられるが、変換周波数によってはＲＯＭの
容量が大きくなるという問題点がある。
ャンセラーでは、デジタル演算部において周波数変換を
行うために、正弦波の発生やフィルター演算を行う必要
がある。デジタル演算において正弦波の発生を行うため
には、一般にはＲＯＭに正弦波の値を予め書き込んでお
く方式が用いられるが、変換周波数によってはＲＯＭの
容量が大きくなるという問題点がある。
【０００９】また、フィルター演算は乗算を複数回行う
必要があるために演算規模が大きくなるという問題点が
ある。
必要があるために演算規模が大きくなるという問題点が
ある。
【００１０】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、簡単な回路で
実現することができ、低消費電力化が容易なＤＣオフセ
ットキャンセラーを実現することを目的とする。
る問題点に鑑みてなされたものであって、簡単な回路で
実現することができ、低消費電力化が容易なＤＣオフセ
ットキャンセラーを実現することを目的とする。
【００１１】
【課題を解決するための手段】本発明のＤＣオフセット
キャンセラーは、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムの受信機に設けられるＤＣオフセットキャンセラーに
おいて、受信した前記バースト信号をベースバンド信号
へ変換する直交復調器と、前記直交復調器の出力信号を
デジタル信号へ変換するＡＤ変換器と、前記ＡＤ変換器
の出力信号をトレーニング系列の１周期分だけ遅延させ
る１周期遅延素子と、前記ＡＤ変換器の出力信号と前記
１周期遅延素子の出力信号とからＡＤ変換された信号に
含まれているＤＣオフセット成分を検出するＤＣオフセ
ット検出器と、 前記ＡＤ変換器の出力信号から前記Ｄ
Ｃオフセット検出器にて検出されたＤＣオフセット成分
を取り除く減算器とを有することを特徴とする。
キャンセラーは、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムの受信機に設けられるＤＣオフセットキャンセラーに
おいて、受信した前記バースト信号をベースバンド信号
へ変換する直交復調器と、前記直交復調器の出力信号を
デジタル信号へ変換するＡＤ変換器と、前記ＡＤ変換器
の出力信号をトレーニング系列の１周期分だけ遅延させ
る１周期遅延素子と、前記ＡＤ変換器の出力信号と前記
１周期遅延素子の出力信号とからＡＤ変換された信号に
含まれているＤＣオフセット成分を検出するＤＣオフセ
ット検出器と、 前記ＡＤ変換器の出力信号から前記Ｄ
Ｃオフセット検出器にて検出されたＤＣオフセット成分
を取り除く減算器とを有することを特徴とする。
【００１２】本発明の他の形態によるＤＣオフセットキ
キャンセラーは、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムの受信機に設けられるＤＣオフセットキャンセラーに
おいて、受信信号をベ一スバンド信号へ変換する直交復
調器と、前記直交復調器の出力信号をデジタル信号へ変
換するＡＤ変換器と、前記ＡＤ変換器の出力信号をトレ
ーニング系列の１周期分だけ遅延させる１周期遅延素子
と、前記ＡＤ変換器の出力信号をトレーニング系列の２
周期分だけ遅延させる２周期遅延素子と、前記ＡＤ変換
器の出力信号と前記１周期遅延素子の出力信号と前記２
周期遅延素子の出力信号とからＡＤ変換された信号に含
まれているＤＣオフセット成分を検出するＤＣオフセッ
ト検出器と、前記ＡＤ変換器の出力信号から前記ＤＣオ
フセット検出器にて検出されたＤＣオフセット成分を取
り除く減算器とを有することを特徴とする。
キャンセラーは、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムの受信機に設けられるＤＣオフセットキャンセラーに
おいて、受信信号をベ一スバンド信号へ変換する直交復
調器と、前記直交復調器の出力信号をデジタル信号へ変
換するＡＤ変換器と、前記ＡＤ変換器の出力信号をトレ
ーニング系列の１周期分だけ遅延させる１周期遅延素子
と、前記ＡＤ変換器の出力信号をトレーニング系列の２
周期分だけ遅延させる２周期遅延素子と、前記ＡＤ変換
器の出力信号と前記１周期遅延素子の出力信号と前記２
周期遅延素子の出力信号とからＡＤ変換された信号に含
まれているＤＣオフセット成分を検出するＤＣオフセッ
ト検出器と、前記ＡＤ変換器の出力信号から前記ＤＣオ
フセット検出器にて検出されたＤＣオフセット成分を取
り除く減算器とを有することを特徴とする。
【００１３】本発明の受信機は、周期性を持ったトレー
ニング系列を先頭に持ったバースト信号を用いて通信を
行う通信システムの受信機であって、上記のように構成
されたＤＣオフセットキキャンセラーを備えることを特
徴とする。
ニング系列を先頭に持ったバースト信号を用いて通信を
行う通信システムの受信機であって、上記のように構成
されたＤＣオフセットキキャンセラーを備えることを特
徴とする。
【００１４】本発明の通信システムは、周期性を持った
トレーニング系列を先頭に持ったバースト信号を用いて
通信を行う通信システムであって、受信機が上記のよう
に構成されたＤＣオフセットキキャンセラーを備えるこ
とを特徴とする。
トレーニング系列を先頭に持ったバースト信号を用いて
通信を行う通信システムであって、受信機が上記のよう
に構成されたＤＣオフセットキキャンセラーを備えるこ
とを特徴とする。
【００１５】本発明のＤＣオフセットキャンセル方法
は、周期性を持ったトレーニング系列を先頭に持ったバ
ースト信号を用いて通信を行う通信システムで行われる
ＤＣオフセットキャンセル方法において、受信した前記
バースト信号をベースバンド信号へ変換した後にデジタ
ル信号に変換する第１のステップと、前記第１のステッ
プにて得られたデジタル信号をトレーニング系列の１周
期分だけ遅延させる第２のステップと、前記第１のステ
ップにて得られたデジタル信号と前記第２のステップに
て得られたデジタル信号とから前記第１のステップにて
得られたデジタル信号に含まれているＤＣオフセット成
分を検出する第３のステップと、前記第１のステップに
て得られたデジタル信号から前記第３のステップにて得
られたＤＣオフセット成分を取り除く第４のステップと
を有することを特徴とする。
は、周期性を持ったトレーニング系列を先頭に持ったバ
ースト信号を用いて通信を行う通信システムで行われる
ＤＣオフセットキャンセル方法において、受信した前記
バースト信号をベースバンド信号へ変換した後にデジタ
ル信号に変換する第１のステップと、前記第１のステッ
プにて得られたデジタル信号をトレーニング系列の１周
期分だけ遅延させる第２のステップと、前記第１のステ
ップにて得られたデジタル信号と前記第２のステップに
て得られたデジタル信号とから前記第１のステップにて
得られたデジタル信号に含まれているＤＣオフセット成
分を検出する第３のステップと、前記第１のステップに
て得られたデジタル信号から前記第３のステップにて得
られたＤＣオフセット成分を取り除く第４のステップと
を有することを特徴とする。
【００１６】本発明の他の形態によるＤＣオフセットキ
ャンセル方法は、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムで行われるＤＣオフセットキャンセル方法において、
受信した前記バースト信号をベースバンド信号へ変換し
た後にデジタル信号に変換する第１のステップと、前記
第１のステップにて得られたデジタル信号をトレーニン
グ系列の１周期分だけ遅延させる第２のステップと、前
記第１のステップにて得られたデジタル信号をトレーニ
ング系列の２周期分だけ遅延させる第３のステップと、
前記第１のステップにて得られたデジタル信号と前記第
２のステップにて得られたデジタル信号と前記第３のス
テップにて得られたデジタル信号から前記第１のステッ
プにて得られたデジタル信号に含まれているＤＣオフセ
ット成分を検出する第４のステップと、前記第１のステ
ップにて得られたデジタル信号から前記第４のステップ
にて得られたＤＣオフセット成分を取り除く第５のステ
ップとを有することを特徴とする。
ャンセル方法は、周期性を持ったトレーニング系列を先
頭に持ったバースト信号を用いて通信を行う通信システ
ムで行われるＤＣオフセットキャンセル方法において、
受信した前記バースト信号をベースバンド信号へ変換し
た後にデジタル信号に変換する第１のステップと、前記
第１のステップにて得られたデジタル信号をトレーニン
グ系列の１周期分だけ遅延させる第２のステップと、前
記第１のステップにて得られたデジタル信号をトレーニ
ング系列の２周期分だけ遅延させる第３のステップと、
前記第１のステップにて得られたデジタル信号と前記第
２のステップにて得られたデジタル信号と前記第３のス
テップにて得られたデジタル信号から前記第１のステッ
プにて得られたデジタル信号に含まれているＤＣオフセ
ット成分を検出する第４のステップと、前記第１のステ
ップにて得られたデジタル信号から前記第４のステップ
にて得られたＤＣオフセット成分を取り除く第５のステ
ップとを有することを特徴とする。
【００１７】「作用」本発明は、バースト信号伝送にお
いて、バースト先頭のトレーニング系列を付加し、受信
機側でトレーニング系列を受信しているときに、デジタ
ル演算によってのみＤＣオフセット成分を検出し、その
検出値に基づいてバースト全体の信号からＤＣ成分をキ
ャンセルする。
いて、バースト先頭のトレーニング系列を付加し、受信
機側でトレーニング系列を受信しているときに、デジタ
ル演算によってのみＤＣオフセット成分を検出し、その
検出値に基づいてバースト全体の信号からＤＣ成分をキ
ャンセルする。
【００１８】具体的には、バース卜信号の先頭に付加し
たトレーニング系列に周期性を持ったパターンを用い、
トレーニング系列の受信信号と、１周期離れた受信信号
の２点の受信信号との間にはＤＣオフセットに比例した
差が現れるため、これを検出して受信信号から取り除
く。
たトレーニング系列に周期性を持ったパターンを用い、
トレーニング系列の受信信号と、１周期離れた受信信号
の２点の受信信号との間にはＤＣオフセットに比例した
差が現れるため、これを検出して受信信号から取り除
く。
【００１９】また、トレーニング系列の受信信号と、１
周期離れた受信信号と、２周期離れた受信信号の３点の
受信信号からは、さらに、周波数オフセットをも抽出す
ることができるので、ＤＣオフセットおよび周波数オフ
セットをキャンセルすることができる。
周期離れた受信信号と、２周期離れた受信信号の３点の
受信信号からは、さらに、周波数オフセットをも抽出す
ることができるので、ＤＣオフセットおよび周波数オフ
セットをキャンセルすることができる。
【００２０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００２１】図１は本発明による送受信システムの一実
施例の構成を示す図であり、図面上方に示される送信側
と図面下方に示される受信側により構成されている。
施例の構成を示す図であり、図面上方に示される送信側
と図面下方に示される受信側により構成されている。
【００２２】送信側はデータ信号が入力される入力端子
１０１、トレーニング信号を発生するトレーニング系列
発生器１０２、入力端子からの入力信号の先頭にトレー
ニング系列発生器１０２にて発生したトレーニング系列
を付加する合成器１０３、合成器１０３にてトレーニン
グ系列が付加された信号を変調する変調器１０４、変調
信号を増幅する送信アンプ１０５、増幅された変調信号
を送信するアンテナ１０６から構成されている。
１０１、トレーニング信号を発生するトレーニング系列
発生器１０２、入力端子からの入力信号の先頭にトレー
ニング系列発生器１０２にて発生したトレーニング系列
を付加する合成器１０３、合成器１０３にてトレーニン
グ系列が付加された信号を変調する変調器１０４、変調
信号を増幅する送信アンプ１０５、増幅された変調信号
を送信するアンテナ１０６から構成されている。
【００２３】受信側は、変調信号を受信するアンテナ１
１０、変調信号を復調する直交復調器１１２、復調信号
をデジタル信号に変換するＡＤ変換器１１３、ＡＤ変換
器１１３出力を所定時間遅延させる遅延素子１１４、遅
延素子１１４出力とＡＤ変換器１１３出力を入力し、Ｄ
Ｃオフセット量を検出するＤＣオフセット検出器１１５
と、ＡＤ変換器１１３出力からＤＣオフセット検出器１
１５にて検出されたＤＣオフセット量を減算する減算器
１１６および出力端子１１７から構成されている。
１０、変調信号を復調する直交復調器１１２、復調信号
をデジタル信号に変換するＡＤ変換器１１３、ＡＤ変換
器１１３出力を所定時間遅延させる遅延素子１１４、遅
延素子１１４出力とＡＤ変換器１１３出力を入力し、Ｄ
Ｃオフセット量を検出するＤＣオフセット検出器１１５
と、ＡＤ変換器１１３出力からＤＣオフセット検出器１
１５にて検出されたＤＣオフセット量を減算する減算器
１１６および出力端子１１７から構成されている。
【００２４】上記のように構成される本実施例の具体的
な動作について以下に説明する。
な動作について以下に説明する。
【００２５】送信側では、データの伝送に先立ってトレ
ーニング系列の送信を行う。トレーニング系列として
は、３１ビットのＭ系列疑似乱数符号の繰り返しを用い
る。トレーニング系列発生器１０２で発生したトレーニ
ング信号は、合成器１０３で入力端子１０１に入力され
たデータ信号と合成されて一つのバースト信号を形成す
る。バースト信号の構成を図２に示す。
ーニング系列の送信を行う。トレーニング系列として
は、３１ビットのＭ系列疑似乱数符号の繰り返しを用い
る。トレーニング系列発生器１０２で発生したトレーニ
ング信号は、合成器１０３で入力端子１０１に入力され
たデータ信号と合成されて一つのバースト信号を形成す
る。バースト信号の構成を図２に示す。
【００２６】本実施例で用いられるバースト信号は、先
頭の２５６ビットがトレーニング系列で、残りの１０２
４ビットがデータとされる。合成器１０３から出力され
たデジタル信号は変調器１０４で変調される。ここで
は、変調方式としてＭＳＫ（Minimum Shift Keying）変
調を用いる。
頭の２５６ビットがトレーニング系列で、残りの１０２
４ビットがデータとされる。合成器１０３から出力され
たデジタル信号は変調器１０４で変調される。ここで
は、変調方式としてＭＳＫ（Minimum Shift Keying）変
調を用いる。
【００２７】ＭＳＫ変調は図３に示すように変調器への
入力信号が”０”の呼は位相が反時計回りに９０度回転
し、入力信号が”１”のときには位相が時計回りに９０
度回転する変調方式である。
入力信号が”０”の呼は位相が反時計回りに９０度回転
し、入力信号が”１”のときには位相が時計回りに９０
度回転する変調方式である。
【００２８】変調器１０４で変調された信号は、送信ア
ンプ１０５で増幅された後にアンテナ１０６から送出さ
れる。
ンプ１０５で増幅された後にアンテナ１０６から送出さ
れる。
【００２９】受信側では、アンテナ１１０から入力され
た信号が受信アンプ１１１で増幅された後、直交復調器
１１２で複素ベースバンド信号へ変換され、さらに、複
素ベースバンド信号はＡＤ変換器１１３で複素デジタル
信号へ変換される。
た信号が受信アンプ１１１で増幅された後、直交復調器
１１２で複素ベースバンド信号へ変換され、さらに、複
素ベースバンド信号はＡＤ変換器１１３で複素デジタル
信号へ変換される。
【００３０】ここで、デジタル信号の実数成分と虚数成
分には送信側および受信側のアナログ回路で発生したＤ
Ｃオフセットが付加されている。ＤＣオフセットが付加
されていると、図４に示した変調信号の振幅位相特性は
図４に示すように変化し、復調特性の劣化を引き起こ
す。これを防ぐためにＤＣオフセットキャンセラーが必
要となる。ＡＤ変換された複素デジタル信号は、３１ビ
ットのＭ系列疑似乱数符号であるトレーニング系列の１
周期分に相当する３１シンボル分の遅延を持った遅延素
子１１４へ入力される。ＤＣオフセットが存在しない場
合にはＡＤ変換器１１３出力と遅延素子１１４出力の位
相差は０となるが、ＤＣオフセットが存在する場合には
その量に応じた位相差が各出力間に現れる。
分には送信側および受信側のアナログ回路で発生したＤ
Ｃオフセットが付加されている。ＤＣオフセットが付加
されていると、図４に示した変調信号の振幅位相特性は
図４に示すように変化し、復調特性の劣化を引き起こ
す。これを防ぐためにＤＣオフセットキャンセラーが必
要となる。ＡＤ変換された複素デジタル信号は、３１ビ
ットのＭ系列疑似乱数符号であるトレーニング系列の１
周期分に相当する３１シンボル分の遅延を持った遅延素
子１１４へ入力される。ＤＣオフセットが存在しない場
合にはＡＤ変換器１１３出力と遅延素子１１４出力の位
相差は０となるが、ＤＣオフセットが存在する場合には
その量に応じた位相差が各出力間に現れる。
【００３１】ＤＣオフセット検出器１１５ではＡＤ変換
器１１３の複素出力信号と遅延素子１１４の複素出力信
号からＤＣオフセットを検出する。ＡＤ変換器１１３か
らの複素出力信号ｕn+31および遅延素子１１４からの複
素出力信号ｕnは以下のように表される。
器１１３の複素出力信号と遅延素子１１４の複素出力信
号からＤＣオフセットを検出する。ＡＤ変換器１１３か
らの複素出力信号ｕn+31および遅延素子１１４からの複
素出力信号ｕnは以下のように表される。
【００３２】ｕn＝ｄ＋ｒn…（１） ｕn+31＝ｄ＋ｒn+31＝ｄ＋ｊｒn…（２） ここで、ｄがＤＣオフセット成分、ｒn、ｒn+31がＤＣ
オフセットがないときのそれぞれの受信信号である。な
お、ＭＳＫ変調されたトレーニング系列には、 ｒn+31＝ｊｒn…（３） の周期性があるので（２）式のような式の変形ができ
る。ここで、ｊは虚数単位である。
オフセットがないときのそれぞれの受信信号である。な
お、ＭＳＫ変調されたトレーニング系列には、 ｒn+31＝ｊｒn…（３） の周期性があるので（２）式のような式の変形ができ
る。ここで、ｊは虚数単位である。
【００３３】（１）式および（２）式からＤＣオフセッ
ト成分ｄは次の式により取り出すことができる。
ト成分ｄは次の式により取り出すことができる。
【００３４】 ｄ＝[（１−ｊ）ｕn＋（１＋ｊ）ｕn+31]／２…（４） （４）式において、２の割り算はビットシフトで行うこ
とができるので、実際の演算回路は加算器とシフターの
みで行うことができる。
とができるので、実際の演算回路は加算器とシフターの
みで行うことができる。
【００３５】ＤＣオフセット検出器１１５で検出された
ＤＣオフセット成分は、減算器１１６で複素デジタル信
号から除かれることにより、ＤＣオフセット成分を含ま
ない複素信号を減算器１１６から取り出すことができ
る。
ＤＣオフセット成分は、減算器１１６で複素デジタル信
号から除かれることにより、ＤＣオフセット成分を含ま
ない複素信号を減算器１１６から取り出すことができ
る。
【００３６】図５は、図１におけるＤＣオフセット検出
器１１５の構成を示す図である。図５においては、受信
信号ｒn、ｒn+31の実数成分および虚数成分をそれぞれ
ｐn、ｐn+31およびｑn、ｑn+31としている。
器１１５の構成を示す図である。図５においては、受信
信号ｒn、ｒn+31の実数成分および虚数成分をそれぞれ
ｐn、ｐn+31およびｑn、ｑn+31としている。
【００３７】この回路は（４）式を次のように変形する
ことにより得られる。
ことにより得られる。
【００３８】 ｄ＝［（１−ｊ）ｕn＋（１＋ｊ）ｕn+31］／２ ＝［（１−ｊ）（ｐn＋ｊｑn）＋（１＋ｊ）（ｐn+31＋ｊｑn+31）］／２ ＝{［（ｐn+31＋ｑn）＋（ｐn−ｑn+31）］＋ｊ［（ｐn+31＋ｑn）＋（ｐn −ｑn+31）］}／２…（５） 図５に示すＤＣオフセット検出器１１５は上記の（５）
式を実行するもので、図示するように、実数成分ｐnか
ら虚数成分ｑn+31を減算する加算器６０１1と、実数成
分ｐn+31と虚数成分ｑnとを加算する加算器６０１2と、
加算器６０１1出力と加算器６０１2出力とを加算する加
算器６０１3と、加算器６０１2出力から加算器６０１1
出力を減算する加算器６０１4と、加算器６０１3、６０
１4の出力をそれぞれビットシフトするシフター６０
２1、６０２2により構成されている。このように、４つ
の加算器６０１1〜６０１4と２つのシフター６０２1，
６０２2のみで構成されており、きわめて簡単な構成で
実現することができるものとなっている。
式を実行するもので、図示するように、実数成分ｐnか
ら虚数成分ｑn+31を減算する加算器６０１1と、実数成
分ｐn+31と虚数成分ｑnとを加算する加算器６０１2と、
加算器６０１1出力と加算器６０１2出力とを加算する加
算器６０１3と、加算器６０１2出力から加算器６０１1
出力を減算する加算器６０１4と、加算器６０１3、６０
１4の出力をそれぞれビットシフトするシフター６０
２1、６０２2により構成されている。このように、４つ
の加算器６０１1〜６０１4と２つのシフター６０２1，
６０２2のみで構成されており、きわめて簡単な構成で
実現することができるものとなっている。
【００３９】次に、本発明の第２の実施の形態について
図面を参照して詳細に鋭明する。
図面を参照して詳細に鋭明する。
【００４０】図６は本発明の第２の実施例の構成を示す
図である。図６に示す例では、３１ビットのＭ系列疑似
乱数符号であるトレーニング系列の１周期分に相当する
３１シンボル分の遅延を持った遅延素子７０５とトレー
ニング系列の２周期分に相当する６２シンボルの遅れを
持つ遅延素子７０６の２つの遅延素子が設けられてい
る。ＤＣオフセット検出器７０７ではＡＤ変換器７０４
の出力信号ｕn+62と遅延素子７０５の出力信号ｕn+31と
遅延素子７０６の出力信号ｕnを用いてＤＣオフセット
の検出を行う。
図である。図６に示す例では、３１ビットのＭ系列疑似
乱数符号であるトレーニング系列の１周期分に相当する
３１シンボル分の遅延を持った遅延素子７０５とトレー
ニング系列の２周期分に相当する６２シンボルの遅れを
持つ遅延素子７０６の２つの遅延素子が設けられてい
る。ＤＣオフセット検出器７０７ではＡＤ変換器７０４
の出力信号ｕn+62と遅延素子７０５の出力信号ｕn+31と
遅延素子７０６の出力信号ｕnを用いてＤＣオフセット
の検出を行う。
【００４１】ＡＤ変換器７０４の出力信号に周波数オフ
セットが含まれていると、受信トレーニング系列信号で
３１シンボル離れた信号間の位相のずれ量はＤＣオフセ
ットによるずれ量のみとならなくなるので（２）式が成
り立たなくなる。よって、（４）式も成り立たなくなる
ため、上述した第１の実施例の構成では正しいＤＣオフ
セットの検出ができなくなる。
セットが含まれていると、受信トレーニング系列信号で
３１シンボル離れた信号間の位相のずれ量はＤＣオフセ
ットによるずれ量のみとならなくなるので（２）式が成
り立たなくなる。よって、（４）式も成り立たなくなる
ため、上述した第１の実施例の構成では正しいＤＣオフ
セットの検出ができなくなる。
【００４２】ＡＤ変換器の出力信号に周波数オフセット
が含まれているときには次の式に基づいたＤＣオフセッ
トの検出法を行う。
が含まれているときには次の式に基づいたＤＣオフセッ
トの検出法を行う。
【００４３】ＤＣオフセットｄと周波数オフセットΔｆ
が含まれている遅延素子７０６の出力信号ｕnはΔω＝
２πΔｆとすると次の式で表すことができる。
が含まれている遅延素子７０６の出力信号ｕnはΔω＝
２πΔｆとすると次の式で表すことができる。
【００４４】 ｕn＝ｄ＋ｒnｅｘｐ（ｊΔωｎＴ）…（６） 同様に遅延素子７０５の出力信号とＡＤ変換器７０４の
出力信号は次の式で表すことができる。
出力信号は次の式で表すことができる。
【００４５】 ｕn+31＝ｄ＋ｒn+31ｅｘｐ［ｊΔω（ｎ＋３１Ｔ）］ ＝ｄ＋ｊｒnｅｘｐ（ｊΔωｎ＋Ｔ）・ｅｘｐ（ｊ３１ΔωＴ）…（７） ｕn+62＝ｄ＋ｒn+62ｅｘｐ［ｊΔω（ｎ＋６２Ｔ）］ ＝ｄ−ｒnｅｘｐ（ｊΔωｎＴ）・ｅｘｐ（ｊ６２ΔωＴ）…（８） （６）式、（７）式、（８）式から次の式が成り立つ。
【００４６】 （ｕn+62−ｕn+31）／（ｕn+31−ｕn）＝ｊｅｘｐ（ｊ３１Δωｔ）…（９） （９）式から周波数オフセット量が検出できるので、
（９）式を（８）式に代入し、さらに（６）式を用いる
ことによりＤＣオフセットｄが次式のように求められ
る。
（９）式を（８）式に代入し、さらに（６）式を用いる
ことによりＤＣオフセットｄが次式のように求められ
る。
【００４７】 ｄ＝［（ｕn+31）2−ｕnｕn+62］／（２ｕn+31−ｕn+62−ｕn）…（１０） よって、ＤＣオフセット検出器７０７ではｕn、
ｕn+31、ｕn+62を入力し、（１０）式に基づいた計算を
行うことにより、周波数オフセットが含まれていても正
確にＤＣオフセット値を検出することができる。
ｕn+31、ｕn+62を入力し、（１０）式に基づいた計算を
行うことにより、周波数オフセットが含まれていても正
確にＤＣオフセット値を検出することができる。
【００４８】ＤＣオフセット検出器７０７で検出された
ＤＣオフセット成分は、減算器７０８で複素デジタル信
号から除かれることにより、ＤＣオフセットを含まない
複素信号を減算器から取り出すことができる。
ＤＣオフセット成分は、減算器７０８で複素デジタル信
号から除かれることにより、ＤＣオフセットを含まない
複素信号を減算器から取り出すことができる。
【００４９】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００５０】トレーニング系列の受信信号と、１周期離
れた受信信号の２点の受信信号からＤＣオフセットのキ
ャンセルを行うことにより、簡単な回路で実現すること
ができ、低消費電力化が容易なものとすることができる
効果がある。
れた受信信号の２点の受信信号からＤＣオフセットのキ
ャンセルを行うことにより、簡単な回路で実現すること
ができ、低消費電力化が容易なものとすることができる
効果がある。
【００５１】また、トレーニング系列の受信信号と、１
周期離れた受信信号と、２周期離れた受信信号の３点の
受信信号からＤＣオフセットのキャンセルを行う場合に
は、上記効果に加えて周波数オフセットの影響を受けな
いものとすることができる効果がある。
周期離れた受信信号と、２周期離れた受信信号の３点の
受信信号からＤＣオフセットのキャンセルを行う場合に
は、上記効果に加えて周波数オフセットの影響を受けな
いものとすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図である。
【図２】バースト信号の一構成図である。
【図３】ＭＳＫ信号の位相変化を示した図である。
【図４】ＭＳＫ信号にＤＣオフセットが付加された信号
を示した図である。
を示した図である。
【図５】本発明の第１の実施例におけるＤＣオフセット
検出器の構成を示した図である。
検出器の構成を示した図である。
【図６】本発明の第２の実施例の構成を示す図である。
【図７】従来例の一構成図である。
【図８】従来例における周波数成分を示した図である。
１０１ 入力端子 １０２ トレーニング系列発生器 １０３ 合成器 １０４ 変調器 １０５ 送信アンプ １０６ アンテナ １１０ アンテナ １０８ 推定候補信号生成器 １１１ 受信アンプ １１２ 直交復調器 １１３ ＡＤ変換器 １１４ 遅延素子 １１５ ＤＣオフセット轡山器 １１６ 減算器 １１７ 出力端子 ２０１ 入力拍子 ２０２ 発振器 ２０３ 検波器 ２０４ コンデンサー ２０５ ＡＤ変換器 ２０６ 発振器 ２０７ 周波数変換器 ２０８ 出力端子 ６０１ 加算器 ６０２ シフタ ７０１ アンテナ ７０２ 受信アンプ ７０３ 直交復調器 ７０４ ＡＤ変換器 ７０５ 遅延素子 ７０６ 遅延素子 ７０７ ＤＣオフセット検出器 ７０８ 減算器 ７０９ 出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/14 H04L 27/22
Claims (6)
- 【請求項１】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
の受信機に設けられるＤＣオフセットキャンセラーにお
いて、 受信した前記バースト信号をベースバンド信号へ変換す
る直交復調器と、 前記直交復調器の出力信号をデジタル信号へ変換するＡ
Ｄ変換器と、 前記ＡＤ変換器の出力信号をトレーニング系列の１周期
分だけ遅延させる１周期遅延素子と、 前記ＡＤ変換器の出力信号と前記１周期遅延素子の出力
信号とからＡＤ変換された信号に含まれているＤＣオフ
セット成分を検出するＤＣオフセット検出器と、 前記
ＡＤ変換器の出力信号から前記ＤＣオフセット検出器に
て検出されたＤＣオフセット成分を取り除く減算器とを
有することを特徴とするＤＣオフセットキキャンセラ
ー。 - 【請求項２】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
の受信機に設けられるＤＣオフセットキャンセラーにお
いて、 受信信号をベ一スバンド信号へ変換する直交復調器と、 前記直交復調器の出力信号をデジタル信号へ変換するＡ
Ｄ変換器と、 前記ＡＤ変換器の出力信号をトレーニング系列の１周期
分だけ遅延させる１周期遅延素子と、 前記ＡＤ変換器の出力信号をトレーニング系列の２周期
分だけ遅延させる２周期遅延素子と、 前記ＡＤ変換器の出力信号と前記１周期遅延素子の出力
信号と前記２周期遅延素子の出力信号とからＡＤ変換さ
れた信号に含まれているＤＣオフセット成分を検出する
ＤＣオフセット検出器と、 前記ＡＤ変換器の出力信号から前記ＤＣオフセット検出
器にて検出されたＤＣオフセット成分を取り除く減算器
とを有することを特徴とするＤＣオフセットキキャンセ
ラー。 - 【請求項３】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
の受信機であって、 請求項１または請求項２記載のＤＣオフセットキキャン
セラーを備えることを特徴とする受信機。 - 【請求項４】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
であって、 受信機が請求項１または請求項２記載のＤＣオフセット
キキャンセラーを備えることを特徴とする通信システ
ム。 - 【請求項５】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
で行われるＤＣオフセットキャンセル方法において、 受信した前記バースト信号をベースバンド信号へ変換し
た後にデジタル信号に変換する第１のステップと、 前記第１のステップにて得られたデジタル信号をトレー
ニング系列の１周期分だけ遅延させる第２のステップ
と、 前記第１のステップにて得られたデジタル信号と前記第
２のステップにて得られたデジタル信号とから前記第１
のステップにて得られたデジタル信号に含まれているＤ
Ｃオフセット成分を検出する第３のステップと、 前記第１のステップにて得られたデジタル信号から前記
第３のステップにて得られたＤＣオフセット成分を取り
除く第４のステップとを有することを特徴とするＤＣオ
フセットキャンセル方法。 - 【請求項６】 周期性を持ったトレーニング系列を先頭
に持ったバースト信号を用いて通信を行う通信システム
で行われるＤＣオフセットキャンセル方法において、 受信した前記バースト信号をベースバンド信号へ変換し
た後にデジタル信号に変換する第１のステップと、 前記第１のステップにて得られたデジタル信号をトレー
ニング系列の１周期分だけ遅延させる第２のステップ
と、 前記第１のステップにて得られたデジタル信号をトレー
ニング系列の２周期分だけ遅延させる第３のステップ
と、 前記第１のステップにて得られたデジタル信号と前記第
２のステップにて得られたデジタル信号と前記第３のス
テップにて得られたデジタル信号から前記第１のステッ
プにて得られたデジタル信号に含まれているＤＣオフセ
ット成分を検出する第４のステップと、 前記第１のステップにて得られたデジタル信号から前記
第４のステップにて得られたＤＣオフセット成分を取り
除く第５のステップとを有することを特徴とするＤＣオ
フセットキャンセル方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09334586A JP3095067B2 (ja) | 1997-12-04 | 1997-12-04 | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 |
| EP98122567A EP0921663A3 (en) | 1997-12-04 | 1998-12-02 | DC-offset canceller |
| US09/205,452 US6400778B1 (en) | 1997-12-04 | 1998-12-04 | DC-offset canceller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09334586A JP3095067B2 (ja) | 1997-12-04 | 1997-12-04 | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168516A JPH11168516A (ja) | 1999-06-22 |
| JP3095067B2 true JP3095067B2 (ja) | 2000-10-03 |
Family
ID=18279067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09334586A Expired - Fee Related JP3095067B2 (ja) | 1997-12-04 | 1997-12-04 | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6400778B1 (ja) |
| EP (1) | EP0921663A3 (ja) |
| JP (1) | JP3095067B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9912586D0 (en) * | 1999-05-28 | 1999-07-28 | Simoco Int Ltd | Radio receivers |
| JP2000349840A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | ベースバンド信号オフセット補正回路及び方法、この補正回路を備えたｆｓｋ受信装置 |
| GB2355900B (en) | 1999-10-29 | 2004-03-17 | Ericsson Telefon Ab L M | Radio receiver |
| US6330375B1 (en) * | 1999-12-16 | 2001-12-11 | Lucent Technologies Inc. | Distortion analyzer for compensation apparatus of first order polarization mode dispersion (PMD) |
| JP3351412B2 (ja) * | 2000-01-17 | 2002-11-25 | 日本電気株式会社 | Ｄｃオフセット除去方式及びｄｃオフセット除去回路を備えた受信回路 |
| KR20020051301A (ko) * | 2000-12-22 | 2002-06-28 | 오길록 | 직류전원 오프셋이 제어된 디지털 직교 복조 장치 |
| KR100689033B1 (ko) * | 2001-02-02 | 2007-03-08 | 삼성전자주식회사 | 데이터 슬라이서 및 이를 적용한 알에프 수신기 |
| US7035589B1 (en) * | 2001-09-24 | 2006-04-25 | Atheros Communications, Inc. | Method and system for tracking and mitigating DC offset in the presence of carrier frequency offsets |
| KR100436207B1 (ko) * | 2002-06-18 | 2004-06-12 | 전자부품연구원 | 채널 추정 및 디씨 옵셋 보상 방식을 이용한 홈알에프시스템 |
| US7392368B2 (en) * | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
| DE10331818B3 (de) * | 2003-07-14 | 2005-03-10 | Infineon Technologies Ag | Verfahren zur Schätzung des DC-Offsets eines OFDM-Empfangssignals, Vorrichtung zur Durchführung des Verfahrens, Funkempfänger mit einer solchen Vorrichtung, sowie Verfahren zur Kompensation eines DC-Offsets eines OFDM-Empfangssignals, Vorrichtung zur Durchführung dieses Verfahrens und Funkempfänger mit einer solchen Vorrichtung |
| KR100532285B1 (ko) * | 2003-09-24 | 2005-11-29 | 삼성전자주식회사 | 시분할 다중 통신방식 수신기의 ｄｃ 옵셋 제거 장치 |
| US7693242B2 (en) * | 2005-06-14 | 2010-04-06 | Freescale Semiconductor, Inc. | DC offset correction for constant envelope signals |
| US7756495B2 (en) * | 2005-09-29 | 2010-07-13 | Intel Corporation | High speed receiver |
| US8218686B1 (en) * | 2008-04-18 | 2012-07-10 | Marvell International Ltd. | Circuit and method for DC offset compensation |
| US8594251B2 (en) | 2011-06-22 | 2013-11-26 | Broadcom Corporation | Long-term drift mitigation for radio frequency receivers utilizing a free-running crystal |
| US8542784B2 (en) * | 2011-06-22 | 2013-09-24 | Broadcom Corporation | Spur mitigation for radio frequency receivers utilizing a free-running crystal |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716150B2 (ja) | 1986-03-18 | 1995-02-22 | 日本電気株式会社 | 自動周波数制御回路 |
| JPS63296622A (ja) | 1987-05-28 | 1988-12-02 | Hirakazu Sasa | 枝つかみバサミ付剪定バサミ |
| JPH0636504B2 (ja) * | 1988-11-22 | 1994-05-11 | 日本電気株式会社 | Ｄｃオフセット補正方式 |
| US4878029A (en) | 1988-12-05 | 1989-10-31 | General Electric Company | Complex digital sampling converter for demodulator |
| JPH0423859A (ja) | 1990-05-16 | 1992-01-28 | Nippon Zeon Co Ltd | 食品保存用ゴム組成物およびそれから得られるゴム部材 |
| JP2850557B2 (ja) | 1991-01-31 | 1999-01-27 | 日本電気株式会社 | 自動干渉除去装置 |
| JPH04277956A (ja) | 1991-03-05 | 1992-10-02 | Kokusai Electric Co Ltd | 位相オフセットキャンセル回路 |
| US5281968A (en) * | 1991-09-06 | 1994-01-25 | Nec Corporation | DC offset correction circuit for A/D converter |
| US5430894A (en) * | 1992-03-11 | 1995-07-04 | Matsushita Electric Industrial Co., Ltd. | Radio receiver noise suppression system |
| GB2267629B (en) * | 1992-06-03 | 1995-10-25 | Fujitsu Ltd | Signal error reduction in receiving apparatus |
| GB9211712D0 (en) * | 1992-06-03 | 1992-07-15 | Fujitsu Microelectronics Ltd | Gm digital receive processing |
| KR100355684B1 (ko) * | 1992-11-26 | 2002-12-11 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 직접변환수신기 |
| GB2274759B (en) * | 1993-02-02 | 1996-11-13 | Nokia Mobile Phones Ltd | Correction of D.C offset in received and demodulated radio signals |
| AU682032B2 (en) * | 1993-06-29 | 1997-09-18 | Sony Corporation | Audio signal transmitting apparatus and the method thereof |
| JPH07303126A (ja) | 1994-05-02 | 1995-11-14 | Matsushita Electric Ind Co Ltd | 受信装置 |
| JPH08116340A (ja) | 1994-10-14 | 1996-05-07 | Matsushita Electric Ind Co Ltd | オフセットキャンセラ |
| JPH08163191A (ja) | 1994-12-02 | 1996-06-21 | Kokusai Electric Co Ltd | 直交変調装置及びその制御方法 |
| JP3306736B2 (ja) | 1995-02-20 | 2002-07-24 | 日本電信電話株式会社 | 周波数オフセット補償回路 |
| US5748681A (en) * | 1995-10-27 | 1998-05-05 | Lucent Technologies Inc | Offset correction for a homodyne radio |
| US5675498A (en) * | 1996-04-22 | 1997-10-07 | Boeing North American, Inc. | Measuring amplitude of sparsely sampled sinusoidal signal |
| TW405314B (en) * | 1998-08-28 | 2000-09-11 | Ind Tech Res Inst | Device for eliminating DC offset utilizing noise regulation technique and its method |
-
1997
- 1997-12-04 JP JP09334586A patent/JP3095067B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-02 EP EP98122567A patent/EP0921663A3/en not_active Withdrawn
- 1998-12-04 US US09/205,452 patent/US6400778B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９６年電子情報通信学会通信ソサイエティ１−Ｂ−４５０ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0921663A3 (en) | 2002-01-02 |
| US6400778B1 (en) | 2002-06-04 |
| JPH11168516A (ja) | 1999-06-22 |
| EP0921663A2 (en) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095067B2 (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP2982567B2 (ja) | 受信装置 | |
| EP0533208A2 (en) | PSK demodulator with feedback circuit for correcting phase and freqency errors | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| JPH10135865A (ja) | 通信装置 | |
| JPS5845216B2 (ja) | マルチパス歪の除去回路 | |
| JP2994836B2 (ja) | 復調器のａｆｃ回路 | |
| JP4312705B2 (ja) | 直交復調誤差補償方法および直交復調誤差補償回路 | |
| EP0591748A1 (en) | Method and circuit for estimating the carrier frequency of PSK signals | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JP2003188747A (ja) | 歪補償送信装置 | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JP4520365B2 (ja) | 無線通信方式 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JP2601206B2 (ja) | スペクトル拡散通信方式及び受信装置 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| JP2785004B2 (ja) | スペクトル拡散受信方式 | |
| JP3763263B2 (ja) | スペクトル拡散通信における受信装置 | |
| JPH0583314A (ja) | 復調回路 | |
| JP3658768B2 (ja) | Ｆｍ受信装置 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP3729369B2 (ja) | 直接変換ｆｓｋ受信機 | |
| JP2003037442A (ja) | Ｆｍディジタル復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |