CN104836576B - 一种改进高频畸变波形相位检测的锁相环 - Google Patents
一种改进高频畸变波形相位检测的锁相环 Download PDFInfo
- Publication number
- CN104836576B CN104836576B CN201510219205.3A CN201510219205A CN104836576B CN 104836576 B CN104836576 B CN 104836576B CN 201510219205 A CN201510219205 A CN 201510219205A CN 104836576 B CN104836576 B CN 104836576B
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- comparator
- square
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种改进高频畸变波形相位检测的锁相环,涉及电力电子领域,主要解决了高频畸变波形的相位检测问题。本发明的锁相环包括正向死区检测器、反向死区检测器、第一异或比较器、第二异或比较器、第一环路滤波器、第二环路滤波器、第一压控振荡器、第二压控振荡器、第一方波发生器、第二方波发生器、第一积分器、第二积分器、第三积分器、第一比较器、第二比较器。来自逆变器输出端的电压或电流信号接正向检测器和反向检测器,正向检测器和反向检测器的输出信号分别与第一方波发生器和第二方波发生器的输出进行异或运算,运算结果输出到环路滤波器,再经过压控振荡器的调节输出到方波发生器。通过积分器取得的原始相位信号与通过积分器取得的第一第二方波发生器的相位信号之间进行比较运算得到所需的相位信号。
Description
技术领域
本发明涉及一种改进高频畸变波形相位检测的锁相环,具体涉及一种跟踪输入信号相位的改进高频畸变波形相位检测的锁相环。
背景技术
锁相环是一个相位反馈自动控制系统,其基本功能是跟踪、锁定交流信号的相位,主要由鉴相器、环路滤波器和压控振荡器组成,现有锁相环的具体电路如图1和图2所示,图1和图2的区别是分频器所在的位置不同,根据所选芯片的型号决定分频器是在鉴相器的内部还是外部。在图1和图2中,压控振荡器输出的振荡频率,一部分作为输出,另一部分作为反馈,反馈的部分通过分频器得到鉴相频率,与外部参考频率通过分频器得到的鉴相频率进行相位比较,根据相位比较的差值输出控制电压,该控制电压通过环路滤波器衰减高频误差分量后,控制压控振荡器输出振荡频率,通过重复上述步骤,即搜索过程,直到两个鉴相频率的相位差不变,压控振荡器的输出频率一定,锁相环达到锁定状态。
由于电力电子电路含高频开关器件,且对于电压型逆变电路来说,其输出电压是矩形波,对于电流型逆变电路来说,其输出电流是矩形波,而矩形波中含有大量谐波,使得输出为高频畸变的波形,给传统锁相环控制的相位跟踪带来困难。
发明内容
鉴于以上背景,为了克服现有的不足,提供了改进高频畸变波形相位检测的锁相环。本发明解决了高频畸变波形相位检测的问题。
为了达到上述目的,本发明采取的技术方案是:
一种改进高频畸变波形相位检测的锁相环,其包括正向死区检测器、反向死区检测器、第一异或比较器、第二异或比较器、第一环路滤波器、第二环路滤波器、第一压控振荡器、第二压控振荡器、第一方波发生器、第二方波发生器;所述正向死区检测器和反向死区检测器的输入端与逆变器的输出电压或者电流信号相连;第一异或比较器的输入端接正向死区检测器和第一方波发生器的输出端;第二异或比较器的输入端接反向死区检测器和第二方波发生器的输出端;第一异或比较器进行异或运算后的输出信号接第一环路滤波器的输入,第一环路滤波器的输出端接第一压控振荡器的输入端,第一压控振荡器的输出端接第一方波发生器的输入端;第二异或比较器进行异或运算后的输出信号接第二环路滤波器的输入端,第二环路滤波器的输出端接第二压控振荡器的输入端,第二压控振荡器的输出端接第二方波发生器的输入端。
进一步地,所述锁相环还包括第一积分器、第二积分器、第三积分器,所述正向死区检测器的输出端接第一积分器,经过第一积分器的积分作用得到初始相位信号;所述第一方波发生器的输出端接第二积分器,经过第二积分器的积分作用得到正向相位信号;所述第二方波发生器的输出端接第三积分器,经过第三积分器的积分作用得到反向相位信号。
进一步地,正向死区检测器检测输入信号的正半周信号,若输入信号的正半周幅值大于设定的值Δ,则输出为1,否则为0;反向死区检测器检测输入信号的负半周信号,若输入信号的负半周信号幅值小于设定的值-Δ,则输出为1,否则为0。
进一步地,所述锁相环还包括第一比较器、第二比较器,利用本发明的锁相环控制,初始相位信号与正向相位信号经过第一比较器,由初始相位信号减去正向相位信号得到的新的相位信号接第二比较器的输入端,第二比较器的另一输入端接反向相位信号,通过第二比较器的求和运算得到输出相位信号。
与现有技术相比,本发明具有如下优点和技术效果:
对于高频畸变波形相位检测的问题,本发明的锁相环由于采取了正向和负向的双向分离锁相,所以对于高频畸变输入信号的跟踪具有更优的跟踪特性,能够更加好地应对传统锁相对高频畸变信号跟踪困难的问题。
附图说明
图1是现有技术中一种锁相环电路图;
图2是现有技术中另一种锁相环电路图;
图3是本发明提供的改进高频畸变波形相位检测的锁相环实现原理图;
图4是在高频畸变信号输入下,采用现有锁相环搭建的matlab仿真实现逆变器输出电压波形相位跟踪的波形图;
图5是在相同的高频畸变信号输入下,采用本发明搭建的matlab仿真实现逆变器输出电压波形相位跟踪的波形图;
图6是在高频畸变信号输入下,采用现有锁相环搭建的matlab仿真实现逆变器输出电流波形相位跟踪的波形图;
图7是在相同的高频畸变信号输入下,采用本发明搭建的matlab仿真实现逆变器输出电流波形相位跟踪的波形图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明,但本发明的实施和保护范围不限于此。
如图3所示,本发明提供了改进高频畸变波形相位检测的锁相环,包括正向死区检测器、反向死区检测器、第一异或比较器、第二异或比较器、第一环路滤波器、第二环路滤波器、第一压控振荡器、第二压控振荡器、第一方波发生器、第二方波发生器、第一积分器、第二积分器、第三积分器、第一比较器、第二比较器;
所述第一异或比较器、所述第一环路滤波器、所述第一压控振荡器和所述第一方波发生器顺次相连;所述第二异或比较器、所述第二环路滤波器、所述第二压控振荡器和所述第二方波发生器顺次相连;
所述正向死区检测器和所述反向死区检测器接收来自逆变器的输出电压信号或者输出电流信号,所述正向死区检测器的输出信号与所述第一方波发生器的输出信号送到所述第一异或比较器的输入端,所述反向死区检测器的输出信号与所述第二方波发生器的输出信号送到所述第二异或比较器的输入端;
所述正向死区检测器的输出经过所述第一积分器的积分运算,得到初始相位信号,所述第一方波发生器的输出经过所述第二积分器的积分运算,得到正向相位信号,所述第二方波产生器的输出经过所述第三积分器的积分运算,得到反向相位信号;
所述正向死区检测器检测输入信号的正半周信号,若大于给定的值Δ,则输出为1,否则为0;所述反向死区检测器检测输入信号的负半周信号,若小于给定的值-Δ,则输出为1,否则为0;
所述初始相位信号先减去所述正向相位信号,再加上反向相位信号,最终得到所需的相位信号。
由于采取了正向和负向的双向分离锁相,所以对于高频畸变输入信号的跟踪具有更优的跟踪特性,能够更加好地应对传统锁相环对高频畸变信号跟踪困难的问题。图4是在高频畸变信号输入下,采用现有锁相环搭建的matlab仿真实现逆变器输出电压波形相位跟踪的波形图;图5是在相同的高频畸变信号输入下,采用本发明搭建的matlab仿真实现逆变器输出电压波形相位跟踪的波形图;图6是在高频畸变信号输入下,采用现有锁相环搭建的matlab仿真实现逆变器输出电流波形相位跟踪的波形图;图7是在相同的高频畸变信号输入下,采用本发明搭建的matlab仿真实现逆变器输出电流波形相位跟踪的波形图。由图4~图7可知,在相同的高频畸变信号输入下,采用传统锁相环对高频畸变输入信号的跟踪能力不如采用本发明所述的锁相环对高频畸变输入信号的跟踪能力。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (3)
1.一种改进高频畸变波形相位检测的锁相环,其特征在于包括正向死区检测器、反向死区检测器、第一异或比较器、第二异或比较器、第一环路滤波器、第二环路滤波器、第一压控振荡器、第二压控振荡器、第一方波发生器、第二方波发生器;所述正向死区检测器和反向死区检测器的输入端与逆变器的输出电压或者电流信号相连;第一异或比较器的输入端接正向死区检测器和第一方波发生器的输出端;第二异或比较器的输入端接反向死区检测器和第二方波发生器的输出端;第一异或比较器进行异或运算后的输出信号接第一环路滤波器的输入,第一环路滤波器的输出端接第一压控振荡器的输入端,第一压控振荡器的输出端接第一方波发生器的输入端;第二异或比较器进行异或运算后的输出信号接第二环路滤波器的输入端,第二环路滤波器的输出端接第二压控振荡器的输入端,第二压控振荡器的输出端接第二方波发生器的输入端;还包括第一积分器、第二积分器、第三积分器,所述正向死区检测器的输出端接第一积分器,经过第一积分器的积分作用得到初始相位信号;所述第一方波发生器的输出端接第二积分器,经过第二积分器的积分作用得到正向相位信号;所述第二方波发生器的输出端接第三积分器,经过第三积分器的积分作用得到反向相位信号。
2.根据权利要求1所述的锁相环,其特征在于,正向死区检测器检测输入信号的正半周信号,若输入信号的正半周幅值大于设定的值,则输出为1,否则为0;反向死区检测器检测输入信号的负半周信号,若输入信号的负半周信号幅值小于设定的值-,则输出为1,否则为0。
3.根据权利要求2所述的锁相环,其特征在于,还包括第一比较器、第二比较器,所述初始相位信号与所述正向相位信号经过第一比较器,由初始相位信号减去正向相位信号得到的新的信号接第二比较器的输入端,第二比较器的另一输入端接反向相位信号,通过第二比较器的求和运算得到输出相位信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510219205.3A CN104836576B (zh) | 2015-04-30 | 2015-04-30 | 一种改进高频畸变波形相位检测的锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510219205.3A CN104836576B (zh) | 2015-04-30 | 2015-04-30 | 一种改进高频畸变波形相位检测的锁相环 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104836576A CN104836576A (zh) | 2015-08-12 |
CN104836576B true CN104836576B (zh) | 2018-11-02 |
Family
ID=53814249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510219205.3A Expired - Fee Related CN104836576B (zh) | 2015-04-30 | 2015-04-30 | 一种改进高频畸变波形相位检测的锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104836576B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10931290B2 (en) * | 2018-03-30 | 2021-02-23 | Analog Devices International Unlimited Company | Fast settling ramp generation using phase-locked loop |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003052936A1 (en) * | 2001-12-19 | 2003-06-26 | Tait Electronics Limited | Improvements relating to frequency synthesis |
CN1934455A (zh) * | 2004-03-26 | 2007-03-21 | 爱德万测试株式会社 | 测试装置与测试方法 |
JP2007259170A (ja) * | 2006-03-24 | 2007-10-04 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
CN201230306Y (zh) * | 2008-06-20 | 2009-04-29 | 鞍山吉兆电子有限公司 | 双锁相环频率合成器 |
-
2015
- 2015-04-30 CN CN201510219205.3A patent/CN104836576B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003052936A1 (en) * | 2001-12-19 | 2003-06-26 | Tait Electronics Limited | Improvements relating to frequency synthesis |
CN1934455A (zh) * | 2004-03-26 | 2007-03-21 | 爱德万测试株式会社 | 测试装置与测试方法 |
JP2007259170A (ja) * | 2006-03-24 | 2007-10-04 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
CN201230306Y (zh) * | 2008-06-20 | 2009-04-29 | 鞍山吉兆电子有限公司 | 双锁相环频率合成器 |
Non-Patent Citations (2)
Title |
---|
A 0.55V 61dB-SNR 67dB-SFDR 7MHz 4th-order Butterworthfilter using ring-oscillator-based integrators in 90nm CMOS;Brian Drost,et al;《2012 IEEE International Solid-State Circuits Conference》;20121231;第360-362页 * |
基于锁相环的频率合成器设计;周毅;《中国优秀硕士学位论文全文数据库 信息科技辑》;20101015(第10期);第135-155页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104836576A (zh) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107786201B (zh) | 一种基于锁频环的二阶广义积分器结构及锁相环同步方法 | |
Salamah et al. | Three-phase phase-lock loop for distorted utilities | |
CN112703676A (zh) | 用于时钟和数据恢复电路的频率/相位锁定检测器 | |
JP4381450B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 | |
CN102401858A (zh) | 一种电网电压基波分量及谐波分量的检测方法 | |
JPS6024614B2 (ja) | タイミング回復回路 | |
CN109510619A (zh) | 用于单相电网电压同步信息检测的增强型锁相环 | |
CN101820281B (zh) | 基于双park变换鉴相器的单相锁相环及其实现方法 | |
KR101414289B1 (ko) | 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로 | |
Devi et al. | Phase locked loop for synchronization of inverter with electrical grid: A survey | |
CN104836576B (zh) | 一种改进高频畸变波形相位检测的锁相环 | |
CN110749769A (zh) | 一种三相电压跌落的快速检测方法 | |
CN105306048B (zh) | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 | |
Roshna et al. | Design and implementation of digital Costas loop and bit synchronizer in FPGA for BPSK demodulation | |
CN102983858A (zh) | 一种锁相环及其进行锁相的方法 | |
CN108809301A (zh) | 一种基于滑动dft滤波原理的三相软件锁相系统及其锁相方法 | |
KR101316966B1 (ko) | 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 | |
JP4395155B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 | |
Karkevandi et al. | Frequency estimation with antiwindup to improve SOGI filter transient response to voltage sags | |
Yazdani et al. | A nonlinear adaptive synchronization technique for single-phase grid-connected converters | |
Yazdani et al. | Single-phase grid-synchronization algorithms for converter interfaced distributed generation systems | |
Adrang et al. | Modeling of jitter in bang-bang CDR with Fourier series analysis | |
CN102811052A (zh) | 一种锁相环电路 | |
US5063577A (en) | High-speed bit synchronizer | |
CN104426543B (zh) | 输出时脉产生方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181102 |
|
CF01 | Termination of patent right due to non-payment of annual fee |