JP5352796B2

JP5352796B2 - 整流平滑回路及びこれを使用した変位検出装置

Info

Publication number: JP5352796B2
Application number: JP2010067207A
Authority: JP
Inventors: 敏裕金松
Original assignee: Mitutoyo Corp
Current assignee: Mitutoyo Corp
Priority date: 2010-03-24
Filing date: 2010-03-24
Publication date: 2013-11-27
Anticipated expiration: 2030-03-24
Also published as: JP2011196967A

Description

この発明は、全波整流を行う整流平滑回路及びこれを使用した変位検出装置に関し、特に復調回路にハイパスフィルタと減算器を用いることで高速動作を可能とした整流平滑回路及びこれを使用した変位検出装置に関する。

物体の表面性状を検出するために触針を物体表面に接触させ、その触針の変位を差動トランスで検出する変位検出装置が知られている。この変位検出装置は、次のような動作原理で動作する。すなわち、触針の変位で差動トランスのコアを変位させると、２組の二次コイルに誘起される起電力に触針変位に対応した差が生じる。そして、この起電力の差から触針変位を検出する。

この種の変位検出装置の一例として、図１１に示すように、正弦波発生部１で互いに逆相となる正弦波ｓｉｎ（ωｔ），−ｓｉｎ（ωｔ）を発生し、これを差動トランス又は差動コイル形式の変位検出器２の両端に供給し、この変位検出器２の中点の電圧を交流増幅器３で増幅して復調回路で復調する方式が知られている（下記特許文献１参照）。

この方式では、測定対象の変位に応じて変位検出器２の出力の振幅が変化するため、これを増幅する交流増幅器３の出力ｋ・ｓｉｎ（ωｔ）は検出した変位情報ｋを振幅とするものとなる。そして、増幅出力ｋ・ｓｉｎ（ωｔ）をリファレンス電圧とするＤ／Ａ変換器６にデータ生成部４から出力される正弦波のディジタルデータｓｉｎ（ωｔ）を入力した時、Ｄ／Ａ変換器６の出力Ｖ１は正弦波ｓｉｎ（ωｔ）の２乗の関数ｋ・ｓｉｎ^２（ωｔ）となる。

この出力Ｖ１を遅延回路７で原正弦波ｓｉｎ（ωｔ）の１／４周期（π／２）だけ（２乗の関数ｋ・ｓｉｎ^２（ωｔ）の周期ではπだけ）遅延させると出力Ｖ２は余弦波の２乗の波形ｋ・ｃｏｓ^２（ωｔ）となる。そして、加算器８にて出力Ｖ１と出力Ｖ２を加算すると、出力Ｖｏはｋ｛ｓｉｎ^２（ωｔ）＋ｃｏｓ^２（ωｔ）｝となり、変位情報ｋだけの直流成分となる。

特開平５−１９６４０２号公報

しかしながら、上述した従来技術の変位検出装置では、遅延回路７で余弦波の２乗の波形ｃｏｓ^２（ωｔ）を利用する構成であるため、正弦波の２乗の波形ｓｉｎ^２（ωｔ）の位相を１８０°シフトさせる必要がある。このため、遅延回路の位相遅延量の調整が必要で、回路構成が複雑となってしまう。これは、正弦波信号を入力して全波整流を行う整流平滑回路においても同様である。

本発明は、上記した事情を考慮してなされたもので、整流平滑回路及び変位検出装置において、脈動除去用の低域フィルタを不要としつつ回路構成を簡素化し、低価格化を図りながら高速な整流平滑や変位検出を可能とした整流平滑回路及びこれを使用した変位検出装置を提供することを目的とする。

上記目的を達成するため、本発明に係る整流平滑回路は、基準値に対して正の値及び負の値を繰り返す正弦波信号を入力し、この正弦波信号を前記基準値に対して正の値又は負の値のみの信号に変換する変換手段と、前記変換手段の出力から高域成分を抽出するハイパスフィルタと、前記変換手段の出力から前記ハイパスフィルタの出力を減算する減算器とを備えたことを特徴とする。

また、本発明に係る変位検出装置は、上記記載の発明に係る整流平滑回路を使用した変位検出装置であって、測定すべき変位に対応して起電力を発生する差動トランス又は差動コイルを用いた変位検出器と、この変位検出器に供給される正弦波を発生する正弦波発生器とを備え、前記正弦波信号は、前記変位検出器の出力信号として得られ、前記測定すべき変位に対応する振幅情報を含んでいることを特徴とする。

本発明によれば、脈動除去用の低域フィルタを不要としつつ回路構成を簡素化し、低価格化を図りながら高速な整流平滑や変位検出が可能となる。

本発明の第１の実施形態に係る変位検出装置の基本構成を示すブロック図である。同変位検出装置のハイパスフィルタと減算器を示す回路図である。同変位検出装置における信号の波形を示す図である。同変位検出装置における信号の波形を示す図である。本発明の第２の実施形態に係る変位検出装置の基本構成を示すブロック図である。本発明の第３の実施形態に係る変位検出装置の基本構成を示すブロック図である。同変位検出装置のハイパスフィルタと減算器を示す回路図である。同変位検出装置における信号の波形を示す図である。同変位検出装置における信号の波形を示す図である。本発明の第４の実施形態に係る整流平滑回路の基本構成を示すブロック図である。従来の変位検出装置を示すブロック図である。

以下、添付の図面を参照して、本発明に係る変位検出装置の実施形態を詳細に説明する。図１は、本発明の第１の実施形態に係る変位検出装置の基本構成を示すブロック図である。図２は、同変位検出装置のハイパスフィルタと減算器を示す回路図である。

図１に示すように、正弦波発生器２１は、互いに逆相の正弦波ｓｉｎ（ωｔ）（図３（ａ）参照），−ｓｉｎ（ωｔ）（図３（ｂ）参照）を発生する。正弦波発生器２１により発生されたこれら正弦波は、差動トランス又は差動コイル形式の変位検出器２２の両端に印加される。変位検出器２２の中点からは、測定対象の変位に応じて振幅が変化し、正弦波ｓｉｎ（ωｔ）と位相が等しい出力信号が出力される。この出力は、交流増幅器２３で増幅される。交流増幅器２３の出力ｋ・ｓｉｎ（ωｔ）は、検出した変位情報ｋを振幅に含んだ信号となる。交流増幅器２３の出力と正弦波発生器２１からの正弦波とは、乗算器２６に入力され乗算される。従って、乗算器２６の出力Ｖ１は、振幅に変位検出器２２で得られる変位情報ｋを含む正弦波ｓｉｎ（ωｔ）の２乗の関数ｋ・ｓｉｎ^２（ωｔ）（図３（ｅ）参照）となる。

乗算器２６の出力信号は、ハイパスフィルタ（以下、「ＨＰＦ」と呼ぶ。）２７に入力されている。ＨＰＦ２７は、乗算器２６により得られる出力信号Ｖ１から、高周波成分を通過させてＤＣ成分をカットする。すなわち、乗算器２６の出力信号Ｖ１は、基準電位（ＧＮＤ）を中心とした振幅信号（ＨＰＦ出力）Ｖ２（図３（ｆ）参照）に変換されてＨＰＦ２７から出力される。

なお、この時、図４に示すように、出力信号Ｖ１と出力信号Ｖ２の差分はｋ／２となるため、減算器２８では通過域の利得を、例えば２倍に設定している。そして、減算器２８にて、出力信号Ｖ１から振幅信号Ｖ２を減算すると、その出力Ｖｏ（図３（ｇ）参照）は、測定すべき変位量に対応した変位情報ｋだけの脈動成分がない直流信号（直流出力）となる。

図２に示すように、ＨＰＦ２７は、オペアンプ２７ａと、オペアンプ２７ａの非反転入力端子に直列接続されたキャパシタＣ１及び抵抗Ｒ１と、上記非反転入力端子と接地端子との間に接続されたキャパシタＣ２と、オペアンプ２７ａの出力端子からキャパシタＣ１及び抵抗Ｒ１の接続点へのフィードバック経路に挿入された抵抗Ｒ２と、オペアンプ２７ａの出力端子と反転入力端子との間のフィードバック経路とを備えて構成されている。減算器２８は、オペアンプ２８ａと、その入力端にそれぞれ接続された抵抗Ｒ３，Ｒ４と、オペアンプ２８ａのフィードバック経路に挿入された抵抗Ｒ５と、オペアンプ２８ａの入力端と接地端の間に接続された抵抗Ｒ６とを備えて構成されている。抵抗Ｒ３，Ｒ４の抵抗値（Ｒ）に対し、抵抗Ｒ５，Ｒ６の抵抗値を２倍（２Ｒ）とすることにより、ここでは減算器２８のゲインを２倍としている。

このように、本実施形態に係る変位検出装置では、復調回路にＨＰＦ２７と減算器を用いるようにしたので、脈動除去用の低域フィルタが不要となり、復調回路を遅延回路と加算器で構成するよりも回路構成を簡素化することができる。また、遅延量の調整も不要である。このため、低価格化を図りつつ高速な変位検出を行うことができる。

図５は、本発明の第２の実施形態に係る変位検出装置の基本構成を示すブロック図である。この第２の実施形態が第１の実施形態と異なるのは、正弦波発生器２１の構成と、乗算器２６に代えてＤ／Ａ変換器２９を使用した点である。

正弦波発生器２１は、発生する正弦波の周波数より高い周波数のクロックを発生する発振器２１ａと、この発振器２１ａからのクロックによって順次正弦波発生用のディジタルデータを出力するデータ生成部２１ｂと、このデータ生成部２１ｂで生成される正弦波発生用のディジタルデータに基づいて、上記アナログ波形の正弦波を発生する正弦波発生部２１ｃとを備えて構成されている。

また、Ｄ／Ａ変換器２９は、変位検出器２２の中点の検出出力（図３（ｃ）参照）をリファレンス電圧として入力し、データ生成部２１ｂから出力されるデータをリファレンス電圧を基準としてＤ／Ａ変換する。これにより、Ｄ／Ａ変換器２９は、変位情報ｋを振幅として含む正弦波の２乗波信号ｋ・ｓｉｎ^２（ωｔ）（図３（ｅ）参照）を出力する。

図６は、本発明の第３の実施形態に係る変位検出装置の基本構成を示すブロック図である。この第３の実施形態が第１の実施形態と異なるのは、乗算器２６に代えて全波整流器の一種である同期検波回路３０を使用し、減算器３１のゲインをπ／２ｋとした点である。

なお、図７に示すように、ＨＰＦ２７がオペアンプ２７ａ、キャパシタＣ１，Ｃ２、及び抵抗Ｒ１，Ｒ２を備えて上述したように構成され、減算器３１がオペアンプ３１ａ、及び抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６を備えている点は同じであるが、この減算器３１の抵抗Ｒ５，Ｒ６の抵抗値は抵抗Ｒ３，Ｒ４のπＲ／２ｋ倍に設定されている。

第３の実施形態においては、交流増幅器２３からの出力と正弦波発生器２１からの正弦波とを入力し全波整流した同期検波回路３０の出力信号Ｖ１は、振幅に変位検出器２２で得られる変位情報ｋを含む全波整流波（図８（ａ）及び図９参照）となる。そして、出力信号Ｖ１は、ＨＰＦ２７にて基準電位（ＧＮＤ）方向に平均値（２ｋ／π）だけシフトされた信号（ＨＰＦ出力）Ｖ２（図８（ｂ）及び図９参照）に変換されてＨＰＦ２７から出力される。

なお、この時、図９に示すように、出力信号Ｖ１と出力信号Ｖ２の差分は２ｋ／πとなるため、減算器３１では回路利得をπ／２ｋ倍に設定している。そして、減算器３１にて、出力信号Ｖ１から信号Ｖ２を減算すると、その出力Ｖｏ（図８（ｃ）参照）は、測定すべき変位量に対応した変位情報ｋだけの脈動成分がない直流信号（直流出力）となる。

図１０は、本発明の第４の実施形態に係る整流平滑回路の基本構成を示すブロック図である。この第４の実施形態に係る整流平滑回路は、全波整流回路３２と、第３の実施形態にて説明したＨＰＦ２７及び減算器３１とを備えている。全波整流回路３２は、基準値に対して正の値及び負の値を繰り返す正弦波信号ｋ／ｓｉｎ（ωｔ）を入力して、この正弦波信号ｋ・ｓｉｎ（ωｔ）を基準値（例えば、ＧＮＤ）に対して正の値又は負の値のみの信号Ｖ１に変換する。そして、整流平滑回路は、既述のように、この出力信号Ｖ１をＨＰＦ２７で出力信号Ｖ２に変換し、減算器３１にて出力信号Ｖ１から出力信号Ｖ２を減算することで、その出力Ｖｏは、平滑されたｋだけの脈動成分がない直流信号（直流出力）となる。

このように、本実施形態に係る整流平滑回路では、上述した変位検出装置と同様に復調回路にＨＰＦ２７と減算器とを用いるようにしたので、脈動除去用の低域フィルタが不要となり、復調回路を遅延回路と加算器で構成するよりも回路構成を簡素化することができ、遅延量の調整も不要であるため、低価格に高速な整流平滑を行うことができる。

２１正弦波発生器
２２変位検出器
２３交流増幅器
２６乗算器
２７ハイパスフィルタ（ＨＰＦ）
２８減算器
２９Ｄ／Ａ変換器

Claims

基準値に対して正の値及び負の値を繰り返す正弦波信号を入力し、この正弦波信号を前記基準値に対して正の値又は負の値のみの信号に変換する変換手段と、
前記変換手段の出力から高域成分を抽出するハイパスフィルタと、
前記変換手段の出力から前記ハイパスフィルタの出力を減算する減算器と
を備えた
ことを特徴とする整流平滑回路。
請求項１記載の整流平滑回路を使用した変位検出装置であって、
測定すべき変位に対応して起電力を発生する差動トランス又は差動コイルを用いた変位検出器と、
この変位検出器に供給される正弦波を発生する正弦波発生器とを備え、
前記正弦波信号は、前記変位検出器の出力信号として得られ、前記測定すべき変位に対応する振幅情報を含んでいる
ことを特徴とする変位検出装置。
前記変換手段は、前記変位検出器の出力信号に前記正弦波を乗算して前記振幅情報を含んだ正弦波の２乗波を発生する乗算器である
ことを特徴とする請求項２記載の変位検出装置。
前記変換手段は、前記変位検出器の出力信号を全波整流して前記振幅情報を含んだ全波整流波を発生する全波整流器である
ことを特徴とする請求項２記載の変位検出装置。
前記減算器は、通過域の利得が２倍以上となるように構成されている
ことを特徴とする請求項２又は３記載の変位検出装置。
前記正弦波発生器は、
前記正弦波の周波数よりも大きな周波数のクロックを発生する発振器と、
この発振器からのクロックに従って正弦波データを順次生成するデータ生成部と、
前記生成された正弦波データに基づいて正弦波を発生する正弦波発生部と
を備えたことを特徴とする請求項２〜５のいずれか１項記載の変位検出装置。