JP4454866B2 - Ａｃ駆動されるトランスデューサからの信号のデジタル位相感知整流 - Google Patents

Description

【０００１】
（技術分野）
本発明は、検出トランスデューサからの測定信号の処理を改善するための方法およびシステム、特に、センサによって変調される励起ＡＣ信号を利用する検出トランスデューサに応用される方法およびシステムに関するものである。
【０００２】
（背景）
振幅変調されたセンサ信号、例えばプレスダクタ（Ｐｒｅｓｓｄｕｃｔｏｒ）やＬＶＤＴ（Ｌｉｎｅａｒ Ｖａｒｉａｂｌｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｒａｎｓｆｏｒｍｅｒ）等のトランスデューサからのセンサ信号は、一般に、位相感知整流と、それに続く低域通過フィルタ処理とを利用してアナログ的に復調される。低域通過フィルタ処理は、位相感知整流に伴う高次周波数成分（励起周波数と、そのオーバトーン近傍）を除去するために必要である。今日のほとんどの応用面において、信号処理には、デジタル信号出力機能と、ホスト制御コンピュータとの通信機能とが要求される。多くの場合、センサは、レギュレーション・システムの一部である。
【０００３】
このようなレギュレーション・システムは、通常、トランスデューサの電子回路にマイクロ・プロセッサを組み込むことによって達成される。普通のアナログ復調と違って、この処理段へのデジタル技術導入には多くの利点がある。例えば、電子装置は、部品点数を減らせば、それだけ小型化が容易になり、その結果、製造コストが下がる。その上、必要な低域通過フィルタ処理がソフトウェアの制御手段によって行われるから、いくつかの励起周波数に同一ハードウェアが共用可能になる。
【０００４】
最新のデジタル技術手段を用いてアナログ・ソリューションを普通に実現する場合、トランスデューサ信号を高いサンプリング周波数でサンプリングし、位相感知方法で信号を整流し、デジタル・フィルタによって低域通過フィルタ処理を行う。この方法は、サンプリング周波数が高いため、第一に高演算能力を要求とし、それには高速デジタル信号プロセッサ（ＤＳＰ）を使う必要がある。
【０００５】
通常、周期的な測定量を位相感知整流するには、周期的な量の位相同期サンプリングが行われる。このようなサンプリング・ソリューションに関する例は、例えば、本発明の譲受人による米国特許Ｎｏ．４，６４６，００４に開示されている。
【０００６】
もう１つの米国特許Ｎｏ．５，０５５，８４３では、分布型のプレフィルタ処理とフィードバックを使うシグマ・デルタ変調器が開示されている。フォワード信号伝達関数とは無関係に量子化雑音伝達関数プロフィールの制御を可能にするために付加フィルタが使用される。しかし、この技術的な解決は、量子化雑音の減少させるためにかなり複雑な回路を必要とし、上記技術的な問題の実用的な解決にはならない。
【０００７】
したがって、単純で低コストのビルドアップを保証するためにＡＣ駆動トランスデューサからのセンサ信号の処理を単純化にすると共に、高測定分解能が得られるような信頼性の高い動作を実現する必要がある。以下に述べるような改良された方法を考慮する手法により、この問題に対する新しい解決が得られる。
【０００８】
（発明の概要）
本発明は、普通のマイクロ・プロセッサが使用できるように、ごく一般的な計算能力しか必要としない方法を用いてセンサ信号を位相感知整流するための構成に関するものである。また、本方法は、従来のアナログ信号処理システムの動作を模倣することが可能であり、センサの交換や再校正をすることなく、そのまま置き換えることができる。本方法およびシステムは、センサの励起周波数ｆに同期したサンプリングと、最初にセンサ信号を高サンプリング周波数ｎｆでサンプリングすることによって行われる位相感知整流とに基づいている。サンプリング周波数ｎｆで制御されるＡ／Ｄコンバータによってサンプリングされる信号は、励起信号周波数の半周期にわたって平均される。平均計算の開始点は、転流時点に対応する同期信号で決まる。これは、励起周波数の偶数倍でノッチが現れる変換フィルタによって、サンプリング後の信号をフィルタ処理することに等しい。高分解能を目的としたサンプリング周波数ｎｆではなく、最適サンプリング周波数２ｆ（励起周波数の２倍）でサンプリングされた順序で整流することができる。出力は、所望の出力電圧周波数応答を達成するためにデジタル・フィルタによって更にフィルタ処理される。しかし、低分解能Ａ／Ｄコンバータと、中程度の処理速度のマイクロ・プロセッサ能力しか必要としないにもかかわらず、この状態で出力は、既に高分解能の測定値を表す。
【０００９】
別の実施例によれば、位相感知整流前に変換された信号の平均計算が適切な平均化手順によって実行される。この平均化手順には、オフセット電圧の変化の時定数に対応する大きい時定数をもつデジタル低域通過フィルタ処理を含めることができる。この平均値は、オフセットの影響を排除するために、変換された信号から減算される。
【００１０】
更にもう１つの実施例では、整流後に変換された信号に適用されるデジタル・ノッチ・フィルタが使用される。復調されたＤＣオフセットに起因するリップルは、正確に励起周波数で現れるので、２つの値の移動平均によってオフセットは、完全に除去される。
【００１１】
本発明による方法は、独立請求項１および従属請求項２から１０に記載されている。また、本発明によるシステムは、独立請求項１１に記載され、システムの実施例は、従属請求項１２から２０に記載されている。
【００１２】
その他の目的および特徴を含めて本発明を十分に理解するために、添付図面にしたがって以下に詳細な説明を行う。
【００１３】
（詳細説明）
本発明の利点は、振幅変調されたトランスデューサ信号を普通にアナログ復調する場合を考えると最もよくわかる。現在の技術水準によれば、このような復調は、位相感知整流の後、整流の非直線性によって発生する周波数成分を低域通過フィルタで除去することによって達成される。
【００１４】
普通の（受動的な）整流では、入力信号の極性は、ゼロクロスで変化する。すなわち、通常は１周期あたり２回変化する。位相感知整流では、入力の極性は、外部生成クロック信号にしたがって１周期あたり２回変化する。例えば、トランスデューサ励起電流のゼロクロスからクロック信号を生成することができる。したがって、位相感知整流は、トランスデューサの励起ＡＣ信号と同じ周期の方形波とセンサ信号との乗算と等価的である。
【００１５】
基本角周波数ω₀の方形波が下記式にしたがって周波数成分に展開可能なことはよく知られている。

振幅変調信号を出力するセンサで、一定の状態、例えば、一定の力、トルクおよび距離を測定した場合、その出力信号は、定振幅および定位相である。周波数も一定で、トランスデューサの励起周波数に等しい。
【００１６】
以下のような基本三角法恒等式を使用すると、

位相感知整流を行うと、定周波数および定振幅で、方形波と同じ位相をもつ正弦波センサ信号は、その定振幅の２／π倍の値をもつ復調ＤＣ成分と、励起周波数の偶数倍周波数の非線形生成されたオーバトーンとに変換される。
【００１７】
高いＳＮ比を得るためには、非線形生成されたオーバトーンに起因する出力信号リップルを減衰させる必要がある。これは、通常、カットオフ周波数が励起周波数よりかなり低い低域通過フィルタを使用することによって達成される。
【００１８】
一般にセンサの周波数応答は、励起周波数に比べて非常に速い。したがって、測定システムから出力される復調信号の周波数応答は、非線形生成されたオーバトーンの除去に使用されるフィルタの周波数応答によって決まる。
【００１９】
あらゆる測定用途において、測定システムの出力信号は、最小のひずみと遅延で測定量の時間依存性を反映しなければならない。そのためには周波数応答の線形位相と高カットオフ周波数を要することが知られているが、高ＳＮ比の期待と相反することになる。
【００２０】
この競合を避けるため、低域通過フィルタの代わりにノッチ・フィルタが時々使用される。励起周波数の偶数倍でノッチが現れるフィルタを使用すると、非線形生成されたオーバトーンを排除するだけでなく、低い周波数で高速周波数応答と線形位相が得られる。そのようなアナログ・ノッチ・フィルタは、多くの部品を必要とし、また、正確な周波数でノッチを適切に得るには、それら部品の個別トリミングが必要になる。これが、アナログ・ノッチ・フィルタを使用した場合の大幅コスト上昇の原因である。
【００２１】
一方、デジタル・フィルタは、数学的アルゴリズムによって一義的に決まる性質をもつ。ｎが整数で、ｎ＝１、２・・・とした場合、周期ｔでサンプリングされるｍ個の値の移動平均計算を伴うフィルタでは、下記の式で表される周波数でノッチが現れることがよく知られている。

サンプリング周波数をｆ_s≡１／Ｔ_sとし、励起周波数ｆ₀が

を満足するようにｍの数を選択すると、ｍ個の値の単純移動平均によって、必要な周波数で正確にノッチが現れる。このフィルタは、可能な最小インパルス応答（わずか１／２周期）を示す。このフィルタは、デジタル信号処理用語で対称ＦＩＲフィルタとして分類され、線形位相依存性を示すことが知られている。
【００２２】
上記式は、容易に理解することができる。それは、各周期について偶数回（２ｍ）の信号サンプリングを行い、フィルタ処理は、例えば半周期に対応する複数サンプルの移動平均計算から成ることを意味する。
【００２３】
また、励起周波数より高い周波数の測定信号を振幅変調出力信号で表すことができないことはよく知られている。したがって、励起周波数より高い測定信号の周波数成分は、無視できるものと仮定する。
【００２４】
ナイキストの基準によれば、サンプリング周波数が励起周波数の２倍のとき、信号は、情報の損失を伴わずにサンプリングされた形式で表すことができる。したがって、トランスデューサから出力振幅変調信号の半周期あたり１個のサンプルが必要であり、それで十分である。
【００２５】
したがって、情報の損失を伴うことなく、サンプリングレートのｍ分の１の変換を上記デジタル・ノッチ・フィルタと組み合わせることができる。これはデジタルシステムにおいて非常に有利である。すなわち、必要なことは、各半周期に対応するサンプルの非重畳加算だけである。
【００２６】
最後に、位相感知整流に関連する方形波のゼロクロスに続く最初のサンプルとして加算の開始点を選択すると、整流と加算の順序を逆にすることができる。これは現在のアナログ・システムと大きく異なる点である。したがって、位相感知整流は変換されたサンプリング・レートで行うことが可能であり、単に１つ置きの値の符号を変えるだけである。この手順でアナログ位相感知整流が模倣され、２つの隣接する半周期の最後のサンプルと最初のサンプル間の正確に真中で極性反転が起こる。
【００２７】
このシステムを実用的に実施するときに常に考慮しなければならない複雑な問題があり、それは出力信号からサンプリングされるデジタル値には例外なくＤＣオフセットが含まれることである。これはアナログ信号調整回路のオフセット電圧に起因するか、あるいは、単に単極入力のＡ／Ｄ−コンバータを用いた信号サンプリングに起因するものである。
【００２８】
これは、位相感知法でＤＣ信号を整流するときに励起周波数の奇数倍のオーバトーンが非線形生成される原因となる。アナログ位相感知整流を利用する場合、このリップルは、通常、低域通過フィルタの更に低いカットオフ周波数によって復調出力から除去されるか、あるいはノッチ・フィルタ処理を採用した場合は、励起周波数で現れる別のノッチによって除去される。
【００２９】
デジタル・システムでは、ＤＣオフセットに起因するリップルは、２つの方法で容易に除去することができる。どのサンプルに対してもオフセットの影響が等しいことを認識する必要がある。したがって、変換された信号、すなわち半周期間の加算後の信号を処理してもよい。第１の方法は、整流前に加算された半周期を高域通過フィルタ処理し、第２の方法は、整流後の信号をノッチ・フィルタ処理する。
【００３０】
図１は、最新の技術水準にしたがってＡＣ電流励起信号で駆動されるトランスデューサ１を利用する場合にトランスデューサ信号をアナログ位相感知整流するための専用電子回路の基本機能ブロックを示す。このようなトランスデューサ、例えばプレスダクタ（Ｐｒｅｓｓｄｕｃｔｏｒ）は、時間依存の力Ｆ（ｔ）を、例えば、制御システムで使用される時間依存電圧Ｖ（ｔ）に変えるのに使用される。トランスデューサは、力に依存するカップリング・ファクタをもつ非線形変圧器として機能する。トランスデューサの磁界は、励起装置２から供給される時間変化電流によって生成される。トランスデューサからの出力電圧は、二次巻線の磁束の時間微分に比例する。この二次磁束の振幅は、被測定力に比例する。したがって、トランスデューサは、位相シフトおよび非線形効果に加えて、励起電流と力の乗算を行う。
【００３１】
振幅変調されたトランスデューサ出力は、信号処理回路によって復調される。トランスデューサ出力は、伝達関数をＡ（ｊω）とする入力フィルタ１０によってフィルタ処理された後、位相感知整流によって復調される。検出器９における位相感知整流は、励起との位相関係が明確な方形波とトランスデューサ出力の乗算と考えることができる。
【００３２】
この方形波は、励起装置２から供給される実際の励起電流３と同じ周波数の信号４から整流制御装置５によって生成される。通常、この電流信号４が遅延、フィルタ処理された後、フィルタ処理された電流信号のゼロクロスが比較回路によって検出されて方形波信号８が生成される。
【００３３】
整流された出力電圧の低周波数成分は、トランスデューサ１に作用する力の低周波数成分に対応する。整流時には、所要の復調が行われるほか、励起周波数の２倍に等しい基本周波数をもつリップルが発生する。したがって、この高周波リップルを出力電圧から除去するために、フィルタ２０によって信号の低域通過フィルタ処理が行われる。出力フィルタは、励起周波数ω₀以上の周波数成分を除去する理想的な低域通過フィルタとしてモデル化され、このフィルタの後には伝達関数をＢ（ｊω）とする出力フィルタ３０が続き、出力信号の特性周波数依存性が現れる。
【００３４】
本発明は、図１に示される一般的な回路の理想機能を模倣する全デジタル・ソリューションを提供する。図２は、このようなデジタル信号処理システムを示す基本ブロック図である。位相感知整流は、トランスデューサ信号のサンプリング値に対してデジタル的に作用する。ここで、デジタル出力値は、直接的に得られるものとする。しかし、アナログ出力信号が必要ならば、Ｄ／Ａコンバータを使用することができる。
【００３５】
図２において、周波数ｎｆのクロック信号を生成するクロック・ジェネレータ１３で制御されるＡ／Ｄコンバータ１５によって、トランスデューサ出力信号は、サンプリングされる。Ａ／Ｄコンバータの後段には、装置６で同期される変換用ＦＩＲフィルタ１７が置かれる。クロック・ジェネレータ１３は、分周器回路１４経由で周波数ｆの同期信号１６を供給する。励起装置２は、同期信号１６によって制御され、周波数ｆの励起電流をトランスデューサに供給する。また、励起装置２をクロック・ジェネレータによって直接制御することも可能である。半周期間の値を合計して１つ置きの合計値の符号を変えるだけで、位相感知整流が実現できる。この手順によって２ｆに等しい出力周波数が得られる。この手順によって整流器の後段に低域通過フィルタを設ける必要がなくなり、データに対して必要な変換が行われ、計算処理量が大幅に減少する。
【００３６】
半周期分から得られる値が複数のＡ／Ｄ変換サンプルの合計であることから、デジタル位相感知整流では、デジタル化されたトランスデューサ信号の分解能と精度が向上する。これは以前のシステムによる整流および低域通過フィルタ処理されたアナログ信号を一回だけＡ／Ｄ変換する場合と対比される。
【００３７】
同期構成であるため、整流と励起電流の制御値との間には固定的な位相関係がある。位相感知整流に関する信号８の位相は、共通同期信号１６を基準として固定遅延装置６によって決められる。したがって、励起電流の位相遅れおよびゼロクロスを検出するために使用されるアナログ整流器に必要な整流器制御電圧を生成する回路が不要になる。その結果、整流器制御回路におけるノイズに起因する出力電圧の低周波変動もなくなる。
【００３８】
Ａ／Ｄコンバータに由来して、もう１つの遅延がシステムに現れ、これはＡ／Ｄコンバータにおけるデジタル・フィルタ処理が１つの原因である。実施例では例えば、市販の適切な２０ビットＡ／Ｄコンバータが使用される。このような適切なＡ／Ｄコンバータは、デルタ・シグマ変調を採用しており、典型的には３２個のサンプルに相当する遅延が生じることがあり、これは励起周波数が高い場合には無視できず、励起周波数の１周期分の期間に相当することもある。しかし、これは遅延装置６によって補償することができる。
【００３９】
デジタル整流の際に得られる最小ステップ応答は、非常に短い。原則として、新しい値を取得する時に必要なことは、半周期分の値の計算だけであるが、多くの場合、最後の２つの半周期に関する移動平均を最速出力レートとして使用することが可能である。これにより、オフセットエラーが除去され、更に、分解能が向上すると共に雑音が抑制される。その結果、図２の実施例によるトランスデューサ信号の処理における最速出力レートは、励起周波数の２倍、すなわち２ｆに等しくなる。カットオフ周波数は、励起周波数の半分、すなわちｆ／２に等しくなる。
【００４０】
本方法を採用するシステムは、従来のアナログ信号処理システムの動作を模倣することが可能であるから、センサの交換や再校正をすることなく、そのまま置き換えることができる。
【００４１】
プレスダクタ（Ｐｒｅｓｓｄｕｃｔｏｒ）やＬＶＤＴ等のトランスデューサは、非線形の装置であるから、フィルタ処理されたトランスデューサ信号の様々なオーバトーンが整流器内でどのように結合され、どのように結果に寄与するかを模倣することが必要である。位相感知整流の前にトランスデューサ信号のオーバトーンの振幅および位相が線形入力フィルタによって変化する場合には、新たに複雑な問題が生じる。商用電源周波数に伴うトランスデューサ感度の変動を補償するために、このようなフィルタ処理の一例を商用電源駆動の５０Ｈｚまたは６０Ｈｚシステムに導入する必要が時々ある。別のシステムでは、単に雑音余裕度を改善するだけの目的で入力フィルタ処理が導入される。
【００４２】
アナログ入力フィルタを模倣する簡単な方法は、デジタル信号処理においてデジタル・フィルタとして使うことである。しかし、伝達関数をＡ（ｊω）とする入力フィルタ１０（図１）でトランスデューサ信号をフィルタ処理する代わりに、フィルタ伝達関数の複素共役Ａ^*（ｊω）を方形波信号８に適用することができる。デジタル的なフィルタ処理に頼るならば、これは容易に実現できる。複素共役を使用することは、フィルタによってトランスデューサ信号の位相に遅延が生じるならば、方形波に対する等価的なフィルタ処理でも同じ結果になるように位相が進むはずであることを反映している。
【００４３】
半周期ごとにフィルタ処理された方形波の各値は、それらすべてが前もって一度計算され、システムで記憶される。デジタル位相感知整流を行うために、フィルタ処理前のトランスデューサ信号の各半周期からのサンプルは、この時点で、記憶されたベクトル値と乗算され、続いて合算される。
【００４４】
図３は、本トランスデューサ信号復調器に関する別の実施例の原理を示す。この実際のデザインでは、雑音と干渉を抑制してアンチ・エイリアシング効果を出すために、伝達関数をＣ（ｊω）とするフィルタ１１がＡ／Ｄコンバータの前段に置かれる。このフィルタの影響を補償するために、図３のフィルタ・ブロック７でそれぞれ示される伝達関数Ａ（ｊω）およびＣ（ｊω）の分割された複素共役によって、方形波は、更にデジタル的にフィルタ処理される。
【００４５】
半周期分のトランスデューサ信号から抽出されたフィルタ処理済のサンプルを合算する代わりに、上記には更に、模倣される入力フィルタで決まる形式をもつ重み付け関数とフィルタ処理前のサンプルとを乗算するステップが含まれる。この重み付け関数は、関連の微分方程式を解くことによって得られ、その形式と境界条件は、対応するフィルタのフィルタ係数で決まる。
【００４６】
アナログ信号処理システムにおける入力フィルタの効果を模倣する以外の目的でも、重み付け関数の一般的なケースを使用することができる。復調信号の雑音余裕度を改善するために、例えば、励起信号と同じ周期の正弦波形状を持つように重み付け関数を選択することができる。
【００４７】
ここで、フーリエ・スペクトルＦ（ｊω）をもつトランスデューサ出力信号ｆ（ｔ）が伝達関数をＡ（ｊω）とする入力フィルタでフィルタ処理されると仮定する。普通の位相感知整流は、対応するスペクトルＱ（ｊω）をもつ方形波ｑ（ｔ）とフィルタ処理された信号ｆ_A（ｔ）との乗算として説明することが可能であり、位相感知整流器からの信号は、下記のようになる。
Ｕ（ｔ）＝ｑ（ｔ）ｆ_A（ｔ）
この出力信号は、力を表す信号を含むＤＣ成分が導出されるように低域通過フィルタ処理される。フーリエ解析によれば、時間ドメインでの乗算は、周波数ドメインでのたたみ込みに対応する。上記式のフーリエ変換は、次のようになる。

Ａ^*（−ｊω）＝Ａ（ｊω）であるから、ω＝０に対するこの式の値は、ω＝０に対する下記式の値に等しくなる。

これは、時間ドメインにおいて下記式が成り立つことを意味する。
ｖ（ｔ）＝θ（ｔ）Ｆ（ｔ）
θ（ｔ）は、フィルタ処理された方形波とみなされ、そのフーリエ変換
Θ（ｊω）＝Ｑ（ｊω）Ａ^*（ｊω）
によって定義される。ｖ（ｔ）のＤＣ成分は、ｕ（ｔ）のときと同じでＶ（０）＝Ｕ（０）となる。更に、ｖ（ｔ）をデジタル的に生成することは、トランスデューサ信号ｆ（ｔ）と既知の重み付け関数とを乗算するだけのことで、非常に簡単である。
【００４８】
本方法の別の実施例によれば、可能な限り応答を高速化ために、位相感知整流前に変換された信号の平均（すなわち、オフセット）を適切な平均化手順によって計算する。この平均化手順には、オフセットの変化の時定数に対応する非常に長い時定数をもつある種のデジタル低域通過フィルタ処理が含まれる。このようなフィルタは、容易に実現でき、ごく僅かなシステム資源しか必要とせず、いくつかの例が当業者に知られている。この処理には複数の半周期にわたる単純移動平均化、あるいは指数平均化（単極ＩＩＲフィルタ）が含まれる。このようにして計算された平均値を各値から減算して、その結果に位相感知整流が施される。これにより、電子回路のインパルス応答に影響を与えることなく、リップルが除去される。ここで注意する点は、フィルタ処理と位相感知整流の順序が前記アナログ位相感知整流と比較して逆順のときだけ、この手順が可能なことである。
【００４９】
本方法の代替的な展開では、整流後に変換された信号がデジタル・ノッチ・フィルタで処理される。このタイプのデジタル・フィルタの構造も、当業者にはよく知られている。ＤＣオフセットによるリップルが正確に励起周波数で現れるので、このオフセットは、連続する２つの値の移動平均によって完全に除去される。本方法は、出力信号に対するその他のデジタル・フィルタ処理と組み合わせることが可能であり、特に、周波数応答の速さよりＳＮ比の高さを重要視する用途に適している。
【００５０】
振幅変調されたトランスデューサ信号を更に処理する完全なデジタル信号処理用として、ここに開示された設計に関するもう１つの利点は、完全にデジタル動作する装置の単一回路への簡単な組込みに適していることである。
【００５１】
請求の範囲から逸脱しない範囲で本発明の様々な変形および変更が可能であることは、当業者には明らかである。
【図面の簡単な説明】
【図１】 ＡＣ信号で駆動されるトランスデューサに使用される最新技術水準によるアナログ位相感知整流を行う信号処理の基本的実施例。
【図２】 ＡＣ信号で駆動されるトランスデューサのための本発明方法による改良型信号処理システムの実施例。
【図３】 図１のアナログ・システムを模倣するために特別に設計された本発明によるシステムの代替実施例の原理を示す図。

Claims (20)

1. 周波数ｆのＡＣ励起信号で駆動されるトランスデューサから出力される被測定量を含む振幅変調信号を処理する方法であって、
   前記励起信号に同期してトランスデューサ信号のサンプリングを行うために周波数ｎ・ｆの第１のクロック信号を生成するステップと、
   励起信号に同期する周波数ｆの第２のクロック信号を生成するステップと、
   前記第１のクロック信号によって制御される周波数ｎ・ｆのトランスデューサ出力信号をサンプリングするステップと、
   トランスデューサからのＡＣ出力信号のサンプルのｎ／２を加重平均計算することによって半周期平均を生成するステップであって、前記平均計算の開始点を前記第２のクロック信号に同期させて周波数２ｆでの最適サンプリングに対応する測定値の減少が達成されるようにしたステップと、
   第２のクロック信号の論理値にしたがって交互に半周期平均の符号を変えることによって、サンプリングされたトランスデューサ信号を位相感知法で整流および復調するステップとを含む前記方法。
2. 信号処理にかかわる計算処理量を最小限にするために、前記半周期平均におけるすべてのサンプルに等しい重みを付けるステップを含むことを特徴とする請求項１記載の方法。
3. トランスデューサ信号に対する前記サンプリングをＡ／Ｄコンバータ（１５）によって実行するステップを更に含むことを特徴とする請求項１記載の方法。
4. 処理された信号の位相シフトを補償するために、周波数ｆの第２のクロック信号に時間遅延（６）を導入するステップを含むことを特徴とする請求項１記載の方法。
5. 第１のクロック信号を１／ｎ分周することによって励起ＡＣ信号および前記第２のクロック信号を生成し、次にＤ／Ａコンバータを用いて励起ＡＣ波形を生成するステップを更に含むことを特徴とする請求項１記載の方法。
6. 伝達関数をＡ（ｊω）とする非模倣入力フィルタを備えたアナログ処理装置の挙動を模倣するために、伝達関数をＣ（ｊω）とする実際の入力フィルタを備えたデジタル信号処理システムにおいて、非模倣入力フィルタと実際の入力フィルタの伝達関数間の複素共役商をＡ^*（ｊω）／Ｃ^*（ｊω）（７）とした方形波の数学的フィルタ処理から得られる重み付け関数を用いて半周期分の平均値が生成され、方形波の周波数が第２のクロック信号と同じ周波数であることを特徴とする請求項３記載の方法。
7. 第２のクロック信号と同じ周波数の正弦波形状をもつ重み付け関数を用いて半周期平均を計算するステップを含むことを特徴とする請求項３記載の方法。
8. 半周期平均のＤＣオフセットに起因する整流出力のリップルを完全に除去するために、多くの半周期平均にわたって整流前にデジタル高域通過フィルタ処理を行うステップであって、励起信号の期間と比較して時定数の非常に大きいデジタル高域通過フィルタ処理ステップを更に含むことを特徴とする請求項３記載の方法。
9. 半周期平均の整流に続いてデジタル・ノッチ・フィルタ処理を行うステップであって、励起周波数の奇数倍に対応する周波数でノッチが現れるデジタル・ノッチ・フィルタ処理を更に含むことを特徴とする請求項３記載の方法。
10. 連続する２つの値の移動平均を計算することによってデジタル・ノッチ・フィルタ処理を行うステップを含むことを特徴とする請求項９記載の方法。
11. ＡＣ励起信号によって駆動され、振幅変調信号を出力するトランスデューサからの信号を処理するシステムであって、
    トランスデューサのＡＣ励起用として周波数ｆの励起信号を生成する発生器（２）と、
    励起周波数に同期するトランスデューサ信号のサンプリング用として周波数ｎ・ｆの第１のクロック信号を生成するクロックジェネレータ（１３）と、
    第１のクロック信号から周波数ｆの第２のクロック信号を生成する分周手段（１４）と、
    第１のクロック信号によって制御され、周波数がｎ・ｆのトランスデューサ出力信号をサンプリングするサンプリング手段と、
    トランスデューサからのＡＣ出力信号のサンプルのｎ／２を加重平均計算することによって半周期平均を計算する手段であって、前記平均計算の開始点を前記第２のクロック信号に同期させて周波数２ｆでの最適サンプリングに対応する測定値の減少が達成されるようにした手段と、
    第２のクロック信号の論理値にしたがって交互に半周期平均の符号を変えることによって、サンプリングされたトランスデューサ信号を位感知感法で整流および復調する手段とを有することを特徴とする前記システム。
12. 信号処理にかかわる計算処理量を最小限にするために、前記半周期平均におけるすべてのサンプルに等しい重みを付けることを特徴とする請求項１１記載のシステム。
13. トランスデューサ信号に対するサンプリングをＡ／Ｄコンバータ（１５）によって実行することを特徴とする請求項１１記載のシステム。
14. 処理された信号の位相シフトを補償するために、周波数ｆの第２のクロック信号に時間遅延（６）を導入することを特徴とする請求項１１記載のシステム。
15. 第１のクロック信号を１／ｎ分周することによって励起ＡＣ信号および前記第２のクロック信号を生成し、次にＤ／Ａコンバータを用いて励起ＡＣ波形を生成することを特徴とする請求項１１記載のシステム。
16. 伝達関数をＡ（ｊω）とする非模倣入力フィルタを備えたアナログ処理装置の挙動を模倣するために、伝達関数をＣ（ｊω）とする実際の入力フィルタを備えたデジタル信号処理システムを導入し、非模倣入力フィルタと実際の入力フィルタの伝達関数間の複素共役商をＡ^*（ｊω）／Ｃ^*（ｊω）（７）とした方形波の数学的フィルタ処理から得られる重み付け関数を用いて半周期分の平均値が生成され、方形波の周波数が第２のクロック信号と同じ周波数であることを特徴とする請求項１３記載のシステム。
17. 第２のクロック信号と同じ周波数の正弦波形状をもつ重み付け関数を用いて半周期平均を計算することを特徴とする請求項１３記載のシステム。
18. 半周期平均のＤＣオフセットに起因する整流出力のリップルを完全に除去するために、多くの半周期平均にわたって整流前にデジタル高域通過フィルタ処理を行い、デジタル高域通過フィルタ処理の時定数が励起信号の期間と比較して非常に大きいことを特徴とする請求項１３記載のシステム。
19. 半周期平均の整流に続いてデジタル・ノッチ・フィルタ処理を行い、デジタル・ノッチ・フィルタのノッチが励起周波数の奇数倍に対応する周波数で現れることを特徴とする請求項１３記載のシステム。
20. 連続する２つの値の移動平均を計算することによってデジタル・ノッチ・フィルタ処理を行うことを特徴とする請求項１９記載のシステム。

Images