JP2575983B2 - 変位検出装置 - Google Patents
変位検出装置Info
- Publication number
- JP2575983B2 JP2575983B2 JP4031456A JP3145692A JP2575983B2 JP 2575983 B2 JP2575983 B2 JP 2575983B2 JP 4031456 A JP4031456 A JP 4031456A JP 3145692 A JP3145692 A JP 3145692A JP 2575983 B2 JP2575983 B2 JP 2575983B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- sine wave
- detector
- displacement
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/027—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【0001】
【産業上の利用分野】本発明は、差動トランス又は差動
コイルを利用した変位検出装置に関し、特に復調回路に
D/A変換器と遅延回路を使用することで高速動作を可
能にした変位検出装置に関する。
コイルを利用した変位検出装置に関し、特に復調回路に
D/A変換器と遅延回路を使用することで高速動作を可
能にした変位検出装置に関する。
【0002】
【従来の技術】例えば、物体の表面性状を検出するため
に触針を物体表面に接触させ、その触針の変位を差動ト
ランスで検出する測定器がある。即ち、触針の変位で差
動トランスのコアーを変位させると、2組の二次コイル
に誘起される起電力に触針変位に対応した差が生ずる。
そこで、この起電力の差から触針変位を検出するのがこ
の測定器の動作原理になる。
に触針を物体表面に接触させ、その触針の変位を差動ト
ランスで検出する測定器がある。即ち、触針の変位で差
動トランスのコアーを変位させると、2組の二次コイル
に誘起される起電力に触針変位に対応した差が生ずる。
そこで、この起電力の差から触針変位を検出するのがこ
の測定器の動作原理になる。
【0003】この種の変位検出器の一例として、図5に
示すように、発振回路1で互いに逆相となる正弦波si
n(ωt),−sin(ωt)を発生し、これを差動ト
ランス又は差動コイル形式の検出器2の両端に供給し、
この検出器2の中点の電圧を交流増幅器3で増幅して同
期整流回路4で同期整流する方式が知られている。この
方式では、測定対象とする変位に応じて検出器2の出力
の振幅が変化するため、これを増幅する交流増幅器3の
出力k・sin(ωt)からそこに含まれる変位情報k
を抽出する。具体的には、復調回路としての同期整流回
路4に増幅器出力を入力し、これを波形整形回路5の出
力(原正弦波と同期した信号)でスイッチングすること
で直流化する。
示すように、発振回路1で互いに逆相となる正弦波si
n(ωt),−sin(ωt)を発生し、これを差動ト
ランス又は差動コイル形式の検出器2の両端に供給し、
この検出器2の中点の電圧を交流増幅器3で増幅して同
期整流回路4で同期整流する方式が知られている。この
方式では、測定対象とする変位に応じて検出器2の出力
の振幅が変化するため、これを増幅する交流増幅器3の
出力k・sin(ωt)からそこに含まれる変位情報k
を抽出する。具体的には、復調回路としての同期整流回
路4に増幅器出力を入力し、これを波形整形回路5の出
力(原正弦波と同期した信号)でスイッチングすること
で直流化する。
【0004】
【発明が解決しようとする課題】図5の回路方式では、
交流増幅器3の出力が多くの脈流を含んでいるため、同
期整流回路4の出力kを最終出力とする際に、原正弦波
より充分に低い(1/100程度の)カットオフ周波数
を有する低域フィルタ6で脈流を除去する必要がある。
この様に低いカットオフ周波数の低域フィルタを用いる
と、最終的な出力信号の応答がフィルタ6の時定数に依
存してしまうため、検出器2の応答速度を充分に生かす
ことができず、高速動作が期待できない。例えば、数k
Hz〜数10kHzの正弦波を用いても、フィルタ6の
時定数のために応答周波数が数10Hz〜数100Hz
に低減させられる欠点がある。
交流増幅器3の出力が多くの脈流を含んでいるため、同
期整流回路4の出力kを最終出力とする際に、原正弦波
より充分に低い(1/100程度の)カットオフ周波数
を有する低域フィルタ6で脈流を除去する必要がある。
この様に低いカットオフ周波数の低域フィルタを用いる
と、最終的な出力信号の応答がフィルタ6の時定数に依
存してしまうため、検出器2の応答速度を充分に生かす
ことができず、高速動作が期待できない。例えば、数k
Hz〜数10kHzの正弦波を用いても、フィルタ6の
時定数のために応答周波数が数10Hz〜数100Hz
に低減させられる欠点がある。
【0005】本発明は、差動トランスや差動コイルを利
用する変位検出装置において、復調回路にD/A変換器
と遅延回路を用いることで脈動除去用の低域フィルタを
不要とし、高速な変位検出を可能にすることを目的とし
ている。
用する変位検出装置において、復調回路にD/A変換器
と遅延回路を用いることで脈動除去用の低域フィルタを
不要とし、高速な変位検出を可能にすることを目的とし
ている。
【0006】
【課題を解決するための手段】上記目的を達成するため
本発明では、差動トランス又は差動コイルを用いた変位
検出器と、この検出器に正弦波を供給する正弦波発生部
と、前記検出器の出力信号をリファレンス電圧として使
用し、前記正弦波の基となる正弦波情報データをアナロ
グ電圧に変換するD/A変換器と、このD/A変換器の
出力を前記正弦波の1/4周期遅延させる遅延回路と、
前記D/A変換器の出力と前記遅延回路の出力とを加算
する加算器とを備えてなることを特徴としている。
本発明では、差動トランス又は差動コイルを用いた変位
検出器と、この検出器に正弦波を供給する正弦波発生部
と、前記検出器の出力信号をリファレンス電圧として使
用し、前記正弦波の基となる正弦波情報データをアナロ
グ電圧に変換するD/A変換器と、このD/A変換器の
出力を前記正弦波の1/4周期遅延させる遅延回路と、
前記D/A変換器の出力と前記遅延回路の出力とを加算
する加算器とを備えてなることを特徴としている。
【0007】
【作用】差動トランス又は差動コイルを変位検出器とし
た変位検出装置において、検出器に加える原正弦波をs
in(ωt),−sin(ωt)とし、また検出器出力
をk・sin(ωt)とすれば、k・sin(ωt)を
リファレンス電圧とするD/A変換器にsin(ωt)
のデジタルデータを入力したとき、その出力V1は変位
情報kを振幅とする正弦波の2乗の波形となる。
た変位検出装置において、検出器に加える原正弦波をs
in(ωt),−sin(ωt)とし、また検出器出力
をk・sin(ωt)とすれば、k・sin(ωt)を
リファレンス電圧とするD/A変換器にsin(ωt)
のデジタルデータを入力したとき、その出力V1は変位
情報kを振幅とする正弦波の2乗の波形となる。
【0008】
【数1】V1=k・sin2(ωt)
【0009】更に、この出力V1を遅延回路で原正弦波
の1/4周期だけ遅延させると、その遅延出力V2は変
位情報kを振幅とする余弦波の2乗の波形となる。
の1/4周期だけ遅延させると、その遅延出力V2は変
位情報kを振幅とする余弦波の2乗の波形となる。
【0010】
【数2】V2=k・sin2(ωt−π/2) =k・cos2(ωt)
【0011】よって、V1とV2を加算器で加算して得
られる最終出力Voは
られる最終出力Voは
【0012】
【数3】Vo=V1+V2 =k・sin2(ωt)+k・cos2(ωt) =k{sin2(ωt)+cos2(ωt)} =k
【0013】となり、検出器の変位に比例した直流信号
kが得られる。この直流信号kには脈動成分が無い。従
って、従来のような脈動除去用の低域フィルタを要しな
いため、高速検出動作が可能になり、測定作業の効率化
を図ることができる。また、高周波の領域まで測定でき
るため、測定で得られる情報量が飛躍的に増加する。こ
のため、物体の振動の様子を観測したり、解析すること
も可能になる。更には、差動トランスや差動コイルを自
動制御のフィードバックループに取り込めば、直流電圧
で制御できる簡単な高速位置決め等の分野への応用も可
能になる。
kが得られる。この直流信号kには脈動成分が無い。従
って、従来のような脈動除去用の低域フィルタを要しな
いため、高速検出動作が可能になり、測定作業の効率化
を図ることができる。また、高周波の領域まで測定でき
るため、測定で得られる情報量が飛躍的に増加する。こ
のため、物体の振動の様子を観測したり、解析すること
も可能になる。更には、差動トランスや差動コイルを自
動制御のフィードバックループに取り込めば、直流電圧
で制御できる簡単な高速位置決め等の分野への応用も可
能になる。
【0014】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明の基本構成を示すブロック図であ
る。同図において、11は正弦波発生器で、図2の検出
器2と同様の差動トランス又は差動コイル型の変位検出
器12に加える正弦波sin(ωt),−sin(ω
t)を発生する。13は検出器12の検出出力を増幅す
る交流増幅器である。正弦波発生器11はデータ生成部
14で生成される正弦波データからアナログ波形の正弦
波を発生する。このデータ生成部14は、正弦波周波数
より高い周波数で発振する発振器15の出力で動作し
て、検出に必要な周波数の正弦波データを出力する。
する。図1は、本発明の基本構成を示すブロック図であ
る。同図において、11は正弦波発生器で、図2の検出
器2と同様の差動トランス又は差動コイル型の変位検出
器12に加える正弦波sin(ωt),−sin(ω
t)を発生する。13は検出器12の検出出力を増幅す
る交流増幅器である。正弦波発生器11はデータ生成部
14で生成される正弦波データからアナログ波形の正弦
波を発生する。このデータ生成部14は、正弦波周波数
より高い周波数で発振する発振器15の出力で動作し
て、検出に必要な周波数の正弦波データを出力する。
【0015】交流増幅器13の出力k・sin(ωt)
は、検出した変位情報kを振幅としている。この増幅器
13に後続するD/A変換器16、遅延回路17、加算
器18は復調回路を構成する。D/A変換器16は増幅
出力k・sin(ωt)をリファレンス電圧として動作
し、データ生成部14から出力される正弦波データをD
/A変換する。この正弦波データは検出器印加用の正弦
波sin(ωt)の基であるので、増幅出力k・sin
(ωt)と同一周波数及び同一位相である。従って、D
/A変換器16の出力V1は正弦波sin(ωt)の2
乗の関数となる。
は、検出した変位情報kを振幅としている。この増幅器
13に後続するD/A変換器16、遅延回路17、加算
器18は復調回路を構成する。D/A変換器16は増幅
出力k・sin(ωt)をリファレンス電圧として動作
し、データ生成部14から出力される正弦波データをD
/A変換する。この正弦波データは検出器印加用の正弦
波sin(ωt)の基であるので、増幅出力k・sin
(ωt)と同一周波数及び同一位相である。従って、D
/A変換器16の出力V1は正弦波sin(ωt)の2
乗の関数となる。
【0016】遅延回路17はA/D変換出力V1を正弦
波sin(ωt)の1/4周期(π/2)だけ遅延させ
る。この遅延により出力V2は余弦波の2乗になる。周
知のように正弦波の2乗と余弦波の2乗の和は1になる
ので、A/D変換出力V1とその遅延出力V2との和を
取った加算器18の出力Voは変位情報kだけの直流成
分となる。
波sin(ωt)の1/4周期(π/2)だけ遅延させ
る。この遅延により出力V2は余弦波の2乗になる。周
知のように正弦波の2乗と余弦波の2乗の和は1になる
ので、A/D変換出力V1とその遅延出力V2との和を
取った加算器18の出力Voは変位情報kだけの直流成
分となる。
【0017】図2は本発明の一実施例を示すブロック図
である。この実施例では、データ生成部14が、発振器
15の出力を計数するカウンタ21と、その計数出力で
アクセスされる二つの読み出し専用メモリ(ROM)2
2,23とで構成され、また正弦波発生器11が、RO
M22の出力をアナログ信号に変換するD/A変換器2
4と、このアナログ信号の高周波分を除去する低域フィ
ルタ25と、この低域フィルタの出力を反転させて逆位
相の信号を発生する反転アンプ26とで構成されてい
る。
である。この実施例では、データ生成部14が、発振器
15の出力を計数するカウンタ21と、その計数出力で
アクセスされる二つの読み出し専用メモリ(ROM)2
2,23とで構成され、また正弦波発生器11が、RO
M22の出力をアナログ信号に変換するD/A変換器2
4と、このアナログ信号の高周波分を除去する低域フィ
ルタ25と、この低域フィルタの出力を反転させて逆位
相の信号を発生する反転アンプ26とで構成されてい
る。
【0018】発振器15は、検出器12に供給する正弦
波の周波数(foとする)より充分に高い周波数(fc
kとする)のシステムクロックを発生する。カウンタ2
1はこのシステムクロックを計数しながらROM22,
23のアドレスをインクリメントする。ROM22,2
3には予め、システムクロック周波数を正弦波周波数で
割った数(fck/fo)のアドレスに一連の正弦波デ
ータのそれぞれが書き込まれているので、カウンタ21
の出力でアクセスされると、正弦波を発生させるのに必
要なデータが順次出力されることになる。
波の周波数(foとする)より充分に高い周波数(fc
kとする)のシステムクロックを発生する。カウンタ2
1はこのシステムクロックを計数しながらROM22,
23のアドレスをインクリメントする。ROM22,2
3には予め、システムクロック周波数を正弦波周波数で
割った数(fck/fo)のアドレスに一連の正弦波デ
ータのそれぞれが書き込まれているので、カウンタ21
の出力でアクセスされると、正弦波を発生させるのに必
要なデータが順次出力されることになる。
【0019】D/A変換器24はROM22のデジタル
出力(正弦波データ)をアナログ電圧に変換して、検出
器に供給する正弦波を発生する。但し、このD/A変換
出力にはシステムクロックの高周波成分が乗っているの
で、低域フィルタ25でこれを除去してきれいな波形の
正弦波にする。この正弦波は検出器12の一方の端部に
印加されるが、このとき他方の端部に印加する逆位相の
正弦波を反転アンプ26で作成する。
出力(正弦波データ)をアナログ電圧に変換して、検出
器に供給する正弦波を発生する。但し、このD/A変換
出力にはシステムクロックの高周波成分が乗っているの
で、低域フィルタ25でこれを除去してきれいな波形の
正弦波にする。この正弦波は検出器12の一方の端部に
印加されるが、このとき他方の端部に印加する逆位相の
正弦波を反転アンプ26で作成する。
【0020】変位情報kを持つ増幅出力をリファレンス
電圧とするD/A変換器16は、ROM23の出力デー
タをアナログ電圧に変換する。このリファレンス電圧が
正弦波であり、またデータ入力も同一位相、同一周波数
の正弦波であれば、両者で変調されたD/A変換出力V
1は正弦波の2乗となる。但し、検出器12の入出力間
にはその特性上固有の位相差があるので、この位相差を
補正するように、ROM23の正弦波データは予めRO
M22の正弦波データに対し位相差をつけておく。
電圧とするD/A変換器16は、ROM23の出力デー
タをアナログ電圧に変換する。このリファレンス電圧が
正弦波であり、またデータ入力も同一位相、同一周波数
の正弦波であれば、両者で変調されたD/A変換出力V
1は正弦波の2乗となる。但し、検出器12の入出力間
にはその特性上固有の位相差があるので、この位相差を
補正するように、ROM23の正弦波データは予めRO
M22の正弦波データに対し位相差をつけておく。
【0021】図3は、遅延回路17を2段のサンプルホ
ールド回路31,32で構成する場合の具体例を示す回
路図であり、また図4はこの回路の各部動作波形図であ
る。この回路では、サンプルホールド用のクロックとし
て、正弦波の周波数foの4倍の周波数4×foを使用
する。INVはこのクロックを反転させるインバータで
ある。初段のサンプルホールド回路31の前半は、アナ
ログスイッチS1、コンデンサC1、バッファB1から
なり、スイッチS1のオン期間にアナログ入力IN(D
/A変換器16の出力V1)でコンデンサC1を充電す
る。このサンプルホールド回路31の後半は、アナログ
スイッチS2、コンデンサC2、バッファB2からな
り、スイッチS2のオン期間(スイッチS1のオフ期
間)にバッファB1のアナログ出力でコンデンサC2を
充電する。続くサンプルホールド回路32も同様であ
り、前半はアナログスイッチS3、コンデンサC3、バ
ッファB3で構成され、また後半は、アナログスイッチ
S4、コンデンサC4、バッファB4で構成される。
ールド回路31,32で構成する場合の具体例を示す回
路図であり、また図4はこの回路の各部動作波形図であ
る。この回路では、サンプルホールド用のクロックとし
て、正弦波の周波数foの4倍の周波数4×foを使用
する。INVはこのクロックを反転させるインバータで
ある。初段のサンプルホールド回路31の前半は、アナ
ログスイッチS1、コンデンサC1、バッファB1から
なり、スイッチS1のオン期間にアナログ入力IN(D
/A変換器16の出力V1)でコンデンサC1を充電す
る。このサンプルホールド回路31の後半は、アナログ
スイッチS2、コンデンサC2、バッファB2からな
り、スイッチS2のオン期間(スイッチS1のオフ期
間)にバッファB1のアナログ出力でコンデンサC2を
充電する。続くサンプルホールド回路32も同様であ
り、前半はアナログスイッチS3、コンデンサC3、バ
ッファB3で構成され、また後半は、アナログスイッチ
S4、コンデンサC4、バッファB4で構成される。
【0022】図4に示すように、次段のサンプルホール
ド回路32の出力OUT2は初段のサンプルホールド回
路31の出力OUT1より4×foの1クロック分(f
oの1/4周期分)遅延する。従って、これらの出力O
UT1,OUT2を加算器18で加算することで変位情
報kの直流出力を得ることができる。但し、この直流出
力にはサンプルクロック4×foによる高周波分が乗っ
ているので、図2に示すように低域フィルタ27を設け
てこの高周波分を除去する。この低域フィルタ27は、
図5に示した低域フィルタ6とは異なり、検出動作を低
下させる要因にはならない。
ド回路32の出力OUT2は初段のサンプルホールド回
路31の出力OUT1より4×foの1クロック分(f
oの1/4周期分)遅延する。従って、これらの出力O
UT1,OUT2を加算器18で加算することで変位情
報kの直流出力を得ることができる。但し、この直流出
力にはサンプルクロック4×foによる高周波分が乗っ
ているので、図2に示すように低域フィルタ27を設け
てこの高周波分を除去する。この低域フィルタ27は、
図5に示した低域フィルタ6とは異なり、検出動作を低
下させる要因にはならない。
【0023】
【発明の効果】以上述べたように本発明によれば、差動
トランスや差動コイルを利用する変位検出装置におい
て、復調回路にD/A変換器と遅延回路を用いるように
したので、脈動除去用の低域フィルタが不要となり、高
速な変位検出を行うことができる。
トランスや差動コイルを利用する変位検出装置におい
て、復調回路にD/A変換器と遅延回路を用いるように
したので、脈動除去用の低域フィルタが不要となり、高
速な変位検出を行うことができる。
【図1】 本発明の基本構成を示すブロック図である。
【図2】 本発明の一実施例を示すブロック図である。
【図3】 遅延回路の具体例を示す回路図である。
【図4】 図3の各部信号波形図である。
【図5】 従来の変位検出装置のブロック図である。
11…正弦波発生部、12…検出器(差動トランス又は
差動コイル)、13…交流増幅器、14…データ生成
部、15…発振器、16…D/A変換部、17…遅延回
路、18…加算器。
差動コイル)、13…交流増幅器、14…データ生成
部、15…発振器、16…D/A変換部、17…遅延回
路、18…加算器。
Claims (1)
- 【請求項1】 差動トランス又は差動コイルを用いた変
位検出器と、 この検出器に正弦波を供給する正弦波発生部と、 前記検出器の出力信号をリファレンス電圧として使用
し、前記正弦波の基となる正弦波情報データをアナログ
電圧に変換するD/A変換器と、 このD/A変換器の出力を前記正弦波の1/4周期遅延
させる遅延回路と、 前記D/A変換器の出力と前記遅延回路の出力とを加算
する加算器とを備えてなることを特徴とする変位検出装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4031456A JP2575983B2 (ja) | 1992-01-22 | 1992-01-22 | 変位検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4031456A JP2575983B2 (ja) | 1992-01-22 | 1992-01-22 | 変位検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05196402A JPH05196402A (ja) | 1993-08-06 |
JP2575983B2 true JP2575983B2 (ja) | 1997-01-29 |
Family
ID=12331761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4031456A Expired - Lifetime JP2575983B2 (ja) | 1992-01-22 | 1992-01-22 | 変位検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2575983B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5352796B2 (ja) * | 2010-03-24 | 2013-11-27 | 株式会社ミツトヨ | 整流平滑回路及びこれを使用した変位検出装置 |
-
1992
- 1992-01-22 JP JP4031456A patent/JP2575983B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05196402A (ja) | 1993-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2575983B2 (ja) | 変位検出装置 | |
JP4454866B2 (ja) | Ac駆動されるトランスデューサからの信号のデジタル位相感知整流 | |
JP3353533B2 (ja) | 磁力計 | |
JPS63193603A (ja) | 同期復調器 | |
JPH05232157A (ja) | 電圧低下検出装置 | |
Gao et al. | A self-sensing synchronous electric charge extraction (SECE) solution for piezoelectric energy harvesting enhancement | |
JP3289961B2 (ja) | 回路素子の定数測定装置 | |
JP2589817Y2 (ja) | Lcrテスタ | |
JPS5938731Y2 (ja) | 位相検波器 | |
JPS626751Y2 (ja) | ||
JP2000162294A (ja) | 磁界センサ | |
JPH06109783A (ja) | Lcrテスタ | |
JP5352796B2 (ja) | 整流平滑回路及びこれを使用した変位検出装置 | |
JPH039267A (ja) | 直流電流測定方法 | |
JPH049581Y2 (ja) | ||
KR880001796B1 (ko) | 삼상 정현파 발생회로 | |
JPH0566235A (ja) | ピークホールド回路、ピーク検波回路及びピーク位置検出回路 | |
JPS63133001A (ja) | インダクタンス式変位検出器の信号処理方法及びその装置 | |
JPS62266469A (ja) | 変換器の電圧変換回路 | |
JP3881450B2 (ja) | タイミング検出回路及び振幅検出回路 | |
JP2932292B2 (ja) | 磁気式位置検出装置 | |
JPH0120650Y2 (ja) | ||
KR960003562B1 (ko) | 레졸버신호의 복조 시스템 | |
JPH0120646Y2 (ja) | ||
JP3068039B2 (ja) | 同期判定装置 |