KR880001796B1 - 삼상 정현파 발생회로 - Google Patents

Abstract

내용 없음.

Description

삼상 정현파 발생회로

제1도는 본 발명의 회로도.

제2도는 종래의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 8비트 2진화 카운터 2 : 프로그램 롬

3a-e : 8비트 디지탈/아나로그 컨버터

4a-b : 기능회로 5 : 제어회로

A₁-A₃: 연산증폭기 Vout 1-3 : 정현판 출력단자

본 발명은 주파수 진폭 및 위상차 조정이 가능한 삼상 정현파 발생회로에 관한 것이다.

종래의 삼상 정현파 발생회로는 제2도에 도시와 같이 제어회로(5)에 진폭(Vm)이 인가되는 D/A 컨버터(3)를 연결하고, 각 D/A 컨버터(3)의 출력을 정현파 출력단자(Vout 1)(Vout 2)와 저항(R₈)(R₉)을 통해 연산 증폭기(A₃)로 거쳐 나온 출력을 정현파 출력단자(Vout 3)로 하여, 제어회로(5)에서 계산된 위상차(θ)와 각 주파수(W), 각 상간의 위상차

에 대해 롬(ROM)에 내장된 싸인 테이블(표 1참조)을 적절한 방법으로 읽어서 출력시키는 방식을 택해 왔다.

[표 1]

그러므로 U상에 대하여 계산된 위상차가 θ이면 데이터를 처음 읽어 들어가는 점을 θ부터 해석 각 주파수(W)에 따라서 읽는 간격을 정하고,

[표 2]

V상은 표 2에서 도시와 같이 시작점 θ에서

만을 떨어진 곳인 θ'에서부터 같은 간격으로 읽는다.

위와 같이 리이드 된 데이터는 각각 U상 V상, U상 V상 순으로 계속적으로 D/A 컨버터로 소프트웨어로 출력된다.

따라서 주파수가 높아지면 각 주파수(W)에 따른 데이터 읽기 간격이 넓어져 파형이 나빠지고, U상 V상 데이터를 교대로 출력함으로써 상간의 불균형이 발생하여 정밀한 삼상 정현파를 요구하는 곳에 사용이 불편하고 처리 속도가 늦은 결점이 내재되어 있었다.

본 발명의 목적은 전술한 바와 같은 결점을 해소시킬 수 있는 발명 된 삼상 정현파 발생회로를 제공하는데 있다.

이하 본 발명의 구성 및 작용 효과를 설명하면 다음과 같다.

8비트 2진화 카운터(1)의 입력축은 클럭주파수(fc)와 출력측은 프로그램 롬(2)을 연결하고, 진폭(Vm)이 합성된 8비트 D/A 컨버터(3a)를 연결한다.

8비트 D/A 컨버터(3a)의 출력은 저항(R₁)과 콘덴서(C₁)의 필터 회로에 연결하되, 그 출력한 단은 8비트 D/A 컨버터(3b)와 저항(R₂)을 통해 연산 증폭기(A₁)의 플러스 입력에 연결하며, 그 출력타단은 기능회로(4a)와 8비트 D/A 컨버터(3c) 및 저항(R₃)을 통해 연산 증폭기(A₁)의 플러스 입력단자에 연결한다.

연산 증폭기(A₁)의 출력은 정현파 출력단자(Vout 1)에 연결하고 그 일단은 8비트 D/A 컨버터(3d)와 저항(R₄)에 그 타단은 기능회로(4b)와 8비트 D/A 컨버터(3e) 및 저항(R₅)에 각각 연결하여 연산증폭기(A₂)의 플러스 입력단자에 연결한다.

연산 증폭기(A₂)의 출력단은 정현파 출력단자(Vout 2)에 연결하고, 그 일단은 저항(R₇)을 통해 연산 증폭기(A₃)의 마이너스 입력단자에 연결하되, 저항(R₇)과 병렬로 저항(R₆)을 연산 증폭기(A₁)의 출력단에 연결한다.

연산 증폭기(A₃)의 출력단은 정현파 출력단자(Vout3)에 연결하여 구성한다.

이와 같이 구성된 본 발명의 작용 효과를 살펴보면, 8비트 2진화 카운터(1)에 클럭 주파수(fc)가 인가될 때 주파수가 높으면 8비트 2진화 카운터(1)의 카운트 속도는 빨라지고, 다시 주파수가 낮으면 카운트 속도가 늦어져 각각의 카운터 출력은 프로그램 롬(2)의 어드레스에 연결되어 프로그램 롬(2)에 저장된 사인파형을 발생시키는 데이터를 반복해서 읽어낸다.

이때 프로그램 롬(2)의 출력은 도면에서와 같이 스텝 정현파(S₁)가 진폭(Vm)이 합성되는 8비트 D/A 컨버터(3a)로 입력되어 진폭 (Vm)과 합성될 때, 그 출력은 아래와 같은 식이 된다.

Vm sin wt, W=2π fc

이 파형은 저항(R₁)과 콘덴서(C₁)로 구성된 필터회로를 거치면서 정현파에 가까운 파형(S₂)이 된다.

이 파형(S₂)은 기능회로(4a)에서 위상이 90°빠른 Vm cos wt로 sin θ가 입력되는 8비트 D/A 컨버터(3c)로 입력되어 그 출력은 Vm sin wt. sin θ의 파형이 저항(R₃)을 거쳐 연산 증폭기(A₁)의 플러스 입력단자에 입력되고, 또Vm sin wt(S₂)의 파형은 cosθ가 입력되는 8비트 D/A 컨버터(3b)로 입력되어 그 출력은 Vm sin wt. cos θ의 파형이 저항(R₂)을 거쳐 연산 증폭기(A₁)의 플러스 입력단자에 입력된다.

결국 연산 증폭기(A₁)에서 8비트 D/A 컨버터(3b)의 출려과 8비트 D/A 컨버터(3c)의 출력이 더해져 정현파의 출력단자(Vout 1)에는, Vout 1=Vm sin wt. cos θ+Vm cos wt. sin θ=V sin(wt+θ)의 파형이 나타난다.

이때 cosθ와 sin θ는 전압과 전류의 위상차로써 컴퓨터에서 디지탈 값으로 공급하게 된다.

또 Vm sin(wt+θ) 파형의 일단은 기능회로(4b)에 입력되어 위상이 90°빠른 Vm cos(wt+θ)로 변화하여 sin(

)가 입력되는 8비트 D/A 컨버터(3e)로 입력되고, 타단은 cos(

)가 입려되는 8비트 D/A 컨버터(3d)에 입력되어 그 출력은 Vm sin(wt+θ). cos(

)의 아나로그 파형으로, 8비트 D/A 컨버터 (3e)의 출력Vm cos(wt+θ).sin(

)과 함께 저항(R₄)(R₅)을 통해 연산 증폭기(A₂)의 플러스 입력 단자에 입력된다.

이때 연산 증폭기(A₂)는 8비트 D/A 컨버터(3d)(3e)의 출력을 합쳐서 정현파 출력단자(Vout 2)에는 Vout 2=Vm sin(wt+θ).cos(

)+Vm cos(wt+θ).sin(

)=Vm sin(wt+θ

)의 파형이 나타난다.

이때, 연산 증폭기(A₂)의 출력은 저항(R₇)에 나타나고, 연산 증폭기(A₁)의 출력은 저항(R₆)에서 각각 나타나 연산 증폭기(A₃)의 마이너스 입력단자에 입력되어 연산 증폭기(A₃)에서 더해져 그 출력은 정현파 출력단자(Vout 3)에 나타나게 된다.

Vout 3=-[Vout 1+Vout 2]

=-[Vm sin(wt+θ)+Vm sin(wt+θ

)]

=Vm sin(wt+θ

)

결국 Vout 1, Vout 2, Vout 3는 정현파 삼상파형이 된다.

이상에서와 같이 본 발명은 종래의 주파수가 높아짐에 따른 사인 파형의 불량을 카운터에 입력되는 클럭 주파수를 변화시켜 롬(ROM)의 사인 테이블을 읽게 함으로써 해소 시킬 수 있으며, 또한 U상→V상→U상→V상 데이터순으로 출력함으로써 인한 상간의 미세한 불균형의 파형과 처리속도가 늦는 것을 아나로그 처리함으로써 정밀한 삼상정현파를 얻고 처리속도가 빠른 효과를 얻을 수 있다.

Claims (1)

1. 도시한 바와 같이, 클럭 주파수(fc)단에 8비트 2진화 카운터(1)와 프로그램 롬(2) 및 진폭(Vm)이 합성 된 8비트 D/A 컨버터(3a)와 저항(R₁) 및 콘덴서(C₁)로 구성된 필터 회로를 연결하되, 그 일단은 cosθ가 입력된 8비트 D/A 컨버터(3b)와 저항(R₂)을 연결하고, 그 타단은 기능회로(4a)와 sinθ가 입력된 8비트 D/A 컨버터(3c)및 저항(R₃)을 연결하여, 연산 증폭기(A₁)의 플러스 입력에 연결하여, 그 출력은 정현파 출력단자(Vout 1)에 연결되어 출력되고, 그 일단은 기능회로(4b)와 sin(

   

   )가 입력된 8비트 D/A 컨버터(3e)및 저항(R₅)을 연결하되, 그 타단은 cos(

   

   )가 입력된 8비트 D/A 컨버터(3d)와 저항(R₄)을 연결하여 연산 증폭기(A₂)의 플럭스 입력단자에 연결하고, 그 출력은 정현파 출력단자(Vout 2 )에 연결되며, 정현파 출력단자(Vout 1)(Vout 2)는 저항(R₆)(R₇)을 연결하여 연산 증폭기(A₃)의 마이너스 입력단자에 연결하고, 그 출력은 정현파 출력단자(Vout 3)에 연결하여 된 삼상 정현파 발생회로.

Images