JP3881450B2 - タイミング検出回路及び振幅検出回路 - Google Patents
タイミング検出回路及び振幅検出回路 Download PDFInfo
- Publication number
- JP3881450B2 JP3881450B2 JP11599998A JP11599998A JP3881450B2 JP 3881450 B2 JP3881450 B2 JP 3881450B2 JP 11599998 A JP11599998 A JP 11599998A JP 11599998 A JP11599998 A JP 11599998A JP 3881450 B2 JP3881450 B2 JP 3881450B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- amplitude
- timing
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はタイミング検出回路及び振幅検出回路に関し、特に、ＡＳＫ変調によるデータキャリアシステムに用いて好適なものである。
【０００２】
【従来の技術】
従来より、ＡＳＫ変調によるデータキャリアシステムにおいては、子機は親機から送られてきた高周波信号の振幅の変化を検出してデータを復調するようにしている。上記高周波信号の振幅を検出するときに、正確な検出を行うようにするためには、交流振幅を直流化する時に発生するリップルノイズや、周りからのノイズの影響を取り除くためのフィルタが必要になる。
【０００３】
このようなノイズ除去フィルタ回路は単純な構成の回路であり、抵抗器とコンデンサとで実現することができる。しかしながら、１３．５６ＭＨｚのような短波帯の場合は必要な容量が小さいので、コンデンサをＩＣに内蔵することが可能である。しかし、１２５ＫＨｚのような長波帯の場合には必要な容量が大きくなるので、コンデンサをＩＣ内に設けることは面積の制約上、実質的に困難である。このため、長波帯を用いたデータキャリアシステムにおいては、容量を外付けにする必要がある。
【０００４】
図５に従来例を示す。図５においては、コイルとコンデンサとからなるアンテナ回路５０を介して入力された高周波信号を第１の整流回路５１で全波整流するとともに、上記第１の整流回路５１の整流出力をコンデンサＣ及びレギュレータ５３で所定の電圧値となるように制御して電源電圧を得るようにしている。
【０００５】
また、上記アンテナ回路５０を介して入力された高周波信号を、ダイオードＤ５４及びＤ５５よりなる第２の整流回路５２で整流し、さらに、コンデンサＣ３及び抵抗器Ｒ３による微分回路５６で微分して信号振幅の変化点を検出した後、コンパレータＣＯＭＰにて振幅を判定してデータ復調を行っている。
【０００６】
すなわち、図５に示した回路の場合、動作電源を得るための第１の整流回路５１と、データ復調を行うための第２の整流回路５２とを分離している。これは、入力信号の信号振幅を直流化した後のフィルタの時定数を大きくして、検出した電圧に含まれるリップルを減らすためである。
【０００７】
但し、この回路の場合は、信号振幅の変調による変動を検出するためのものなので、時定数を大きくしてリップルを完全に取り除くことができない問題があった。
【０００８】
ところで、ＡＳＫ変調によるデータキャリアシステムにおける子機を集積回路化する場合に、大きな容量のコンデンサを内蔵することはチップサイズの増大を招くので好ましくない。
【０００９】
特に、長波帯の場合、必要とするコンデンサの容量が非常に大きいので、ＩＣ内に設けるとチップサイズの半分以上がコンデンサのために占領されてしまう不都合が発生する。このような問題を避けるには、スイッチドキャパシタ回路を用いてそのサンプリングを信号の波形のほぼピークのタイミングとすればよい。
【００１０】
【発明が解決しようとする課題】
しかしながら、入力信号を整流して動作電源を得るとともに、入力信号をサンプリングする動作タイミングを得るのは容易であるが、サンプリングタイミングを入力信号振幅のピーク点に持ってくるのは簡単ではない。
【００１１】
図６に、振幅検出回路の一例を示す。図６の振幅検出回路は、アンテナ回路６０を介して入力された信号を、全波整流回路６１で全波整流し、さらに、コンデンサＣ及びレギュレータ６２で所定の電圧値となるように制御して電源電圧を得るようにしている。
【００１２】
また、上記アンテナ回路６０を介して入力された信号をダイオードＤ及び抵抗器Ｒよりなる信号電圧生成回路６３に与え、入力信号の振幅に応じた大きさの電圧を発生させている。そして、上記信号電圧の大きさを振幅検出器６４で判定し、入力信号が所定の信号レベルに達しているか否かを判定している。
【００１３】
しかし、図６の振幅検出回路の場合、入力信号が所定のレベルに達した時点を検出していたので、送信されてきた信号の大きさが変わっても、振幅が所定の大きさになった瞬間にサンプリングパルスが出力されてしまう問題があった。
【００１４】
この問題の対策として、タイミング検出した後に一定時間待たせる方法があるが、この方法では待たせる時間のバラツキを高精度に制御するのが困難である問題があった。
【００１５】
本発明は上述の問題点にかんがみ、信号振幅のピーク点のタイミングを正確に検出できるようにすることを第１の目的とする。
また、信号振幅のピーク点のタイミングで入力信号の振幅を正確に検出できるようにすることを第２の目的とする。
【００１６】
【課題を解決するための手段】
本発明のタイミング検出回路は、第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段とを具備することを特徴としている。
【００１７】
また、本発明の振幅検出回路は、第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段と、上記タイミング検出手段の検出出力に応じて上記入力交流信号をサンプルホールドする手段と、上記サンプルホールド手段によってサンプルホールドされている電圧に基づいて上記入力交流信号の振幅の変化を検出する検出手段とを具備することを特徴としている。
【００１８】
【作用】
本発明は上記技術手段を有するので、第１の入力点と第２の入力点との間に入力された交流信号が整流回路によって全波整流されて、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧信号が生成されるとともに、上記第１及び第２の入力点の電圧信号が所定時間遅延される。そして、上記遅延された第１の遅延信号と上記第２の遅延信号との大小が比較され、その大きさが反転するタイミングが、上記入力された交流信号のピーク電圧のタイミングとして検出することができ、入力信号のピーク電圧を、フィルタ用のコンデンサを内蔵することなく確実に検出することが可能となる。
【００１９】
また、本発明の振幅検出回路によれば、コンパレータの出力反転時に信号振幅がサンプルされるとともにホールドされるので、信号振幅のピーク値をリップルなく検出することができ、フィルタ用のコンデンサを内蔵することなくピーク電圧を確実に検出することができる。これにより、チップサイズを大型化させたり、コンデンサを外付けしたりすることなく、受信した交流信号を良好に検波することができる。
【００２０】
【発明の実施の形態】
以下、本発明のタイミング検出回路の実施の形態を図面を参照しながら説明する。
本発明によるタイミング検出回路の実施の形態を図１に示す。
図１において、１は整流回路であり、ブリッジ接続された第１のダイオードＤ１〜Ｄ４により構成されていて、コイルＬ1 及びコンデンサＣ1 よりなるアンテナ回路２で受信した交流信号を両波整流するためのものである。上記アンテナ回路２は、第１の端子Ｓ１及び第２の端子Ｓ２を介して集積回路の内部に構成された両波整流回路１に接続されている。
【００２１】
両波整流回路１の出力は、基準電位点となるＣＧＮＤ、及び電源供給点となるＣＶDD間にそれぞれ供給される。また、第１の端子Ｓ１と基準電位点ＣＧNDとの間には抵抗器１１及びコンデンサ１２よりなる第１の遅延フィルタ１０が接続され、第２の端子Ｓ２と基準電位点ＣＧND間には抵抗器２１及びコンデンサ２２よりなる第２の遅延フィルタ２０が接続されている。
【００２２】
そして、上記抵抗器１１及びコンデンサ１２の接続点から取り出された信号がコンパレータＣＯＭＰ１の正入力端子に与えられ、抵抗器２１及びコンデンサ２２の接続点から取り出された信号がコンパレータＣＯＭＰ１の負入力端子に与えられている。
【００２３】
上述のように構成された本実施の形態のタイミング検出回路の動作波形を図２に示す。
図２（イ）に示したように、第１の端子Ｓ１と第２の端子Ｓ２との間に与えられる信号は交流波形であるが、第１の端子Ｓ１と基準電位点ＣＧNDとの間には、図２（ロ）に示すような第１の第１の半波整流信号が出力され、第２の端子Ｓ２と基準電位点ＣＧNDとの間には、図２（ハ）に示すような第２の半波整流信号が出力される。
【００２４】
上記第１の半波整流信号及び第２の半波整流信号は、位相が互いに逆転している。図２（ロ）に示す信号は、第１の遅延フィルタ１０で遅延され、端子Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ホ）に示すような波形を持つ信号に変換される。同様に、図２（ハ）に示す信号は第２の遅延フィルタ２０で遅延され、端子Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ヘ）に示すような波形を持つ信号に変換される。
【００２５】
図２の（ヘ）の点線で示す波形は、図２（ホ）の波形と同一のものを示している。コンパレータＣＯＭＰ１の２つの入力端子には、この両信号が入力されるので、コンパレータＣＯＭＰ１は図２（ヘ）の両波形がクロスするタイミングで出力を反転させ、図２（ト）のような信号を出力する。
【００２６】
第１の遅延フィルタ１０、第２の遅延フィルタ２０の遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミングの関係を図７に示す。実線の波形はａ−ＣＧｎｄを示し、点線の波形はｂ−ＣＧｎｄを示している。
【００２７】
この図７から理解されるように、遅延時間が大きくなるに従ってａ−ＣＧｎｄとｂ−ＣＧｎｄの両波形がクロスするタイミングはｔ１からｔ４へと徐々に入力信号のピークに近づく。図７では、１μ秒の遅延時間から８μ秒の遅延時間迄の４つの例を示したが、これ以上遅延時間を増やしてもクロスタイミングが入力信号波形のピークに近づく効果は余り得られない。
【００２８】
逆に、ａ−ＣＧｎｄとｂ−ＣＧｎｄの両波形がなまって来て信号の差が少なくなり、コンパレータＣＯＭＰ１の比較時の誤差が増大するので、余り大きな遅延時間に設定するのは好ましくない。また、遅延時間を大きくするためには、コンデンサ１２、２２の容量を大きくする必要があるが、データキャリアのように小型化が要求される用途では余り大きなコンデンサを利用できない。
【００２９】
したがって、最適遅延時間はピーク検出の要求精度と搭載可能なコンデンサ容量との関係で設計的に求められることになる。また、遅延時間がばらついても、２つの波形の反転タイミングには影響が少ないので、正確な反転タイミングを検出することができる利点がある。
【００３０】
以上のように構成したので、コンパレータＣＯＭＰ１の出力ｃの“Ｈ”／“Ｌ”の反転タイミングは、図２（ト）に示したように、入力信号波形の略ピークのタイミングとなっている。これは、入力信号の振幅には関係なく成立しているので、正確なタイミング検出を行うことが可能となる。なお、上記タイミング検出動作は、コンパレータＣＯＭＰ１の動作にヒステリシスをつけることでより一層安定化することができる。
【００３１】
（第２の実施の形態）
次に、図３を参照しながら本発明の振幅検出回路について説明する。
図３に示すように、上述したタイミング検出回路は、ＡＳＫ変調によるデータキャリアシステムの復調のための振幅検出を行うタイミングパルス発生回路として用いることができる。
【００３２】
本実施の形態の振幅検出回路は、図１に示したタイミング検出回路の出力を遅延インバータ３０に供給して所定時間だけ遅延させ、コンパレータＣＯＭＰ１の出力反転時に信号振幅をサンプルし、ホールドするようにしている。
【００３３】
図３に示したように上記遅延インバータ３０は、３個のナンド回路と７個（奇数個）のインバータとにより構成されていて、図４の（ロ）に示すように、その出力３０ａをゲート回路３１に与えて、図４（ハ）に示すように入力信号波形ＣＶDDーＣＧNDのピークのタイミングでサンプルするための微分波形信号を生成するようにしている。
【００３４】
そして、そのタイミングで、タイミングホールド回路３３でホールドすることにより、図４（ニ）に示すように、入力信号波形ＣＶDDーＣＧNDのピークの値を確実にホールドすることができるようになる。
【００３５】
上記タイミングホールド回路３３のホールド値は、コンデンサ３５及び抵抗器３６よりなる微分回路を介して比較回路３４に与えられ、図４（ホ）に示すように信号振幅の変化が検出される。したがって、入力信号の振幅変化を確実に検出することができる。しかも、本実施の形態の振幅検出回路は、大きな容量を用いることなく回路を構成することができるので、集積回路化に好適である。
【００３６】
【発明の効果】
本発明は上述したように、本発明のタイミング検出回路によれば、第１の入力点と第２の入力点との間に入力された交流信号をブリッジ整流回路で全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧信号を生成するとともに、上記第１及び第２の入力点の電圧信号を所定時間遅延させ、上記遅延させた第１の遅延信号と上記第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するようにしたので、入力交流信号のピーク電圧を、フィルタ用のコンデンサを内蔵することなく確実に検出することができる。
【００３７】
また、本発明の振幅検出回路によれば、コンパレータの出力反転時に信号振幅をサンプルし、ホールドするようにしたので、信号振幅のピーク値をリップルなく検出でき、上記検出したピークタイミングで、過去にサンプルされてホールドされている電圧と比較することで、信号振幅の変化を正確に検出することができる。これにより、フィルタ用のコンデンサを内蔵することなく信号振幅の変化を正確に検出することができるので、集積回路化する場合にチップサイズを大型化させたり、コンデンサを外付けしたりすることなく、受信した交流信号を良好に検波することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示し、タイミング検出回路の構成を示すブロック図である。
【図２】図１のタイミング検出回路の各部の動作を説明するための波形図である。
【図３】振幅検出回路の実施の形態を示すブロック図である。
【図４】図３のタイミング検出回路の各部の動作を説明するための波形図である。
【図５】従来例を示し、信号の振幅の変化を検出する回路の一例を示す図である。
【図６】従来例を示し、振幅検出回路の一例を示す図である。
【図７】第１及び第２の遅延フィルタの遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミングの関係を示す図である。
【符号の説明】
１ 両波整流回路
２ アンテナ回路
Ｓ１ 第１の入力端子
Ｓ２ 第２の入力端子
１０ 第１の遅延フィルタ
２０ 第２の遅延フィルタ
ＣＯＭＰ１ コンパレータ
ＣＧND 基準電位点
ＣＶDD 電源供給点
【発明の属する技術分野】
本発明はタイミング検出回路及び振幅検出回路に関し、特に、ＡＳＫ変調によるデータキャリアシステムに用いて好適なものである。
【０００２】
【従来の技術】
従来より、ＡＳＫ変調によるデータキャリアシステムにおいては、子機は親機から送られてきた高周波信号の振幅の変化を検出してデータを復調するようにしている。上記高周波信号の振幅を検出するときに、正確な検出を行うようにするためには、交流振幅を直流化する時に発生するリップルノイズや、周りからのノイズの影響を取り除くためのフィルタが必要になる。
【０００３】
このようなノイズ除去フィルタ回路は単純な構成の回路であり、抵抗器とコンデンサとで実現することができる。しかしながら、１３．５６ＭＨｚのような短波帯の場合は必要な容量が小さいので、コンデンサをＩＣに内蔵することが可能である。しかし、１２５ＫＨｚのような長波帯の場合には必要な容量が大きくなるので、コンデンサをＩＣ内に設けることは面積の制約上、実質的に困難である。このため、長波帯を用いたデータキャリアシステムにおいては、容量を外付けにする必要がある。
【０００４】
図５に従来例を示す。図５においては、コイルとコンデンサとからなるアンテナ回路５０を介して入力された高周波信号を第１の整流回路５１で全波整流するとともに、上記第１の整流回路５１の整流出力をコンデンサＣ及びレギュレータ５３で所定の電圧値となるように制御して電源電圧を得るようにしている。
【０００５】
また、上記アンテナ回路５０を介して入力された高周波信号を、ダイオードＤ５４及びＤ５５よりなる第２の整流回路５２で整流し、さらに、コンデンサＣ３及び抵抗器Ｒ３による微分回路５６で微分して信号振幅の変化点を検出した後、コンパレータＣＯＭＰにて振幅を判定してデータ復調を行っている。
【０００６】
すなわち、図５に示した回路の場合、動作電源を得るための第１の整流回路５１と、データ復調を行うための第２の整流回路５２とを分離している。これは、入力信号の信号振幅を直流化した後のフィルタの時定数を大きくして、検出した電圧に含まれるリップルを減らすためである。
【０００７】
但し、この回路の場合は、信号振幅の変調による変動を検出するためのものなので、時定数を大きくしてリップルを完全に取り除くことができない問題があった。
【０００８】
ところで、ＡＳＫ変調によるデータキャリアシステムにおける子機を集積回路化する場合に、大きな容量のコンデンサを内蔵することはチップサイズの増大を招くので好ましくない。
【０００９】
特に、長波帯の場合、必要とするコンデンサの容量が非常に大きいので、ＩＣ内に設けるとチップサイズの半分以上がコンデンサのために占領されてしまう不都合が発生する。このような問題を避けるには、スイッチドキャパシタ回路を用いてそのサンプリングを信号の波形のほぼピークのタイミングとすればよい。
【００１０】
【発明が解決しようとする課題】
しかしながら、入力信号を整流して動作電源を得るとともに、入力信号をサンプリングする動作タイミングを得るのは容易であるが、サンプリングタイミングを入力信号振幅のピーク点に持ってくるのは簡単ではない。
【００１１】
図６に、振幅検出回路の一例を示す。図６の振幅検出回路は、アンテナ回路６０を介して入力された信号を、全波整流回路６１で全波整流し、さらに、コンデンサＣ及びレギュレータ６２で所定の電圧値となるように制御して電源電圧を得るようにしている。
【００１２】
また、上記アンテナ回路６０を介して入力された信号をダイオードＤ及び抵抗器Ｒよりなる信号電圧生成回路６３に与え、入力信号の振幅に応じた大きさの電圧を発生させている。そして、上記信号電圧の大きさを振幅検出器６４で判定し、入力信号が所定の信号レベルに達しているか否かを判定している。
【００１３】
しかし、図６の振幅検出回路の場合、入力信号が所定のレベルに達した時点を検出していたので、送信されてきた信号の大きさが変わっても、振幅が所定の大きさになった瞬間にサンプリングパルスが出力されてしまう問題があった。
【００１４】
この問題の対策として、タイミング検出した後に一定時間待たせる方法があるが、この方法では待たせる時間のバラツキを高精度に制御するのが困難である問題があった。
【００１５】
本発明は上述の問題点にかんがみ、信号振幅のピーク点のタイミングを正確に検出できるようにすることを第１の目的とする。
また、信号振幅のピーク点のタイミングで入力信号の振幅を正確に検出できるようにすることを第２の目的とする。
【００１６】
【課題を解決するための手段】
本発明のタイミング検出回路は、第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段とを具備することを特徴としている。
【００１７】
また、本発明の振幅検出回路は、第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段と、上記タイミング検出手段の検出出力に応じて上記入力交流信号をサンプルホールドする手段と、上記サンプルホールド手段によってサンプルホールドされている電圧に基づいて上記入力交流信号の振幅の変化を検出する検出手段とを具備することを特徴としている。
【００１８】
【作用】
本発明は上記技術手段を有するので、第１の入力点と第２の入力点との間に入力された交流信号が整流回路によって全波整流されて、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧信号が生成されるとともに、上記第１及び第２の入力点の電圧信号が所定時間遅延される。そして、上記遅延された第１の遅延信号と上記第２の遅延信号との大小が比較され、その大きさが反転するタイミングが、上記入力された交流信号のピーク電圧のタイミングとして検出することができ、入力信号のピーク電圧を、フィルタ用のコンデンサを内蔵することなく確実に検出することが可能となる。
【００１９】
また、本発明の振幅検出回路によれば、コンパレータの出力反転時に信号振幅がサンプルされるとともにホールドされるので、信号振幅のピーク値をリップルなく検出することができ、フィルタ用のコンデンサを内蔵することなくピーク電圧を確実に検出することができる。これにより、チップサイズを大型化させたり、コンデンサを外付けしたりすることなく、受信した交流信号を良好に検波することができる。
【００２０】
【発明の実施の形態】
以下、本発明のタイミング検出回路の実施の形態を図面を参照しながら説明する。
本発明によるタイミング検出回路の実施の形態を図１に示す。
図１において、１は整流回路であり、ブリッジ接続された第１のダイオードＤ１〜Ｄ４により構成されていて、コイルＬ1 及びコンデンサＣ1 よりなるアンテナ回路２で受信した交流信号を両波整流するためのものである。上記アンテナ回路２は、第１の端子Ｓ１及び第２の端子Ｓ２を介して集積回路の内部に構成された両波整流回路１に接続されている。
【００２１】
両波整流回路１の出力は、基準電位点となるＣＧＮＤ、及び電源供給点となるＣＶDD間にそれぞれ供給される。また、第１の端子Ｓ１と基準電位点ＣＧNDとの間には抵抗器１１及びコンデンサ１２よりなる第１の遅延フィルタ１０が接続され、第２の端子Ｓ２と基準電位点ＣＧND間には抵抗器２１及びコンデンサ２２よりなる第２の遅延フィルタ２０が接続されている。
【００２２】
そして、上記抵抗器１１及びコンデンサ１２の接続点から取り出された信号がコンパレータＣＯＭＰ１の正入力端子に与えられ、抵抗器２１及びコンデンサ２２の接続点から取り出された信号がコンパレータＣＯＭＰ１の負入力端子に与えられている。
【００２３】
上述のように構成された本実施の形態のタイミング検出回路の動作波形を図２に示す。
図２（イ）に示したように、第１の端子Ｓ１と第２の端子Ｓ２との間に与えられる信号は交流波形であるが、第１の端子Ｓ１と基準電位点ＣＧNDとの間には、図２（ロ）に示すような第１の第１の半波整流信号が出力され、第２の端子Ｓ２と基準電位点ＣＧNDとの間には、図２（ハ）に示すような第２の半波整流信号が出力される。
【００２４】
上記第１の半波整流信号及び第２の半波整流信号は、位相が互いに逆転している。図２（ロ）に示す信号は、第１の遅延フィルタ１０で遅延され、端子Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ホ）に示すような波形を持つ信号に変換される。同様に、図２（ハ）に示す信号は第２の遅延フィルタ２０で遅延され、端子Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ヘ）に示すような波形を持つ信号に変換される。
【００２５】
図２の（ヘ）の点線で示す波形は、図２（ホ）の波形と同一のものを示している。コンパレータＣＯＭＰ１の２つの入力端子には、この両信号が入力されるので、コンパレータＣＯＭＰ１は図２（ヘ）の両波形がクロスするタイミングで出力を反転させ、図２（ト）のような信号を出力する。
【００２６】
第１の遅延フィルタ１０、第２の遅延フィルタ２０の遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミングの関係を図７に示す。実線の波形はａ−ＣＧｎｄを示し、点線の波形はｂ−ＣＧｎｄを示している。
【００２７】
この図７から理解されるように、遅延時間が大きくなるに従ってａ−ＣＧｎｄとｂ−ＣＧｎｄの両波形がクロスするタイミングはｔ１からｔ４へと徐々に入力信号のピークに近づく。図７では、１μ秒の遅延時間から８μ秒の遅延時間迄の４つの例を示したが、これ以上遅延時間を増やしてもクロスタイミングが入力信号波形のピークに近づく効果は余り得られない。
【００２８】
逆に、ａ−ＣＧｎｄとｂ−ＣＧｎｄの両波形がなまって来て信号の差が少なくなり、コンパレータＣＯＭＰ１の比較時の誤差が増大するので、余り大きな遅延時間に設定するのは好ましくない。また、遅延時間を大きくするためには、コンデンサ１２、２２の容量を大きくする必要があるが、データキャリアのように小型化が要求される用途では余り大きなコンデンサを利用できない。
【００２９】
したがって、最適遅延時間はピーク検出の要求精度と搭載可能なコンデンサ容量との関係で設計的に求められることになる。また、遅延時間がばらついても、２つの波形の反転タイミングには影響が少ないので、正確な反転タイミングを検出することができる利点がある。
【００３０】
以上のように構成したので、コンパレータＣＯＭＰ１の出力ｃの“Ｈ”／“Ｌ”の反転タイミングは、図２（ト）に示したように、入力信号波形の略ピークのタイミングとなっている。これは、入力信号の振幅には関係なく成立しているので、正確なタイミング検出を行うことが可能となる。なお、上記タイミング検出動作は、コンパレータＣＯＭＰ１の動作にヒステリシスをつけることでより一層安定化することができる。
【００３１】
（第２の実施の形態）
次に、図３を参照しながら本発明の振幅検出回路について説明する。
図３に示すように、上述したタイミング検出回路は、ＡＳＫ変調によるデータキャリアシステムの復調のための振幅検出を行うタイミングパルス発生回路として用いることができる。
【００３２】
本実施の形態の振幅検出回路は、図１に示したタイミング検出回路の出力を遅延インバータ３０に供給して所定時間だけ遅延させ、コンパレータＣＯＭＰ１の出力反転時に信号振幅をサンプルし、ホールドするようにしている。
【００３３】
図３に示したように上記遅延インバータ３０は、３個のナンド回路と７個（奇数個）のインバータとにより構成されていて、図４の（ロ）に示すように、その出力３０ａをゲート回路３１に与えて、図４（ハ）に示すように入力信号波形ＣＶDDーＣＧNDのピークのタイミングでサンプルするための微分波形信号を生成するようにしている。
【００３４】
そして、そのタイミングで、タイミングホールド回路３３でホールドすることにより、図４（ニ）に示すように、入力信号波形ＣＶDDーＣＧNDのピークの値を確実にホールドすることができるようになる。
【００３５】
上記タイミングホールド回路３３のホールド値は、コンデンサ３５及び抵抗器３６よりなる微分回路を介して比較回路３４に与えられ、図４（ホ）に示すように信号振幅の変化が検出される。したがって、入力信号の振幅変化を確実に検出することができる。しかも、本実施の形態の振幅検出回路は、大きな容量を用いることなく回路を構成することができるので、集積回路化に好適である。
【００３６】
【発明の効果】
本発明は上述したように、本発明のタイミング検出回路によれば、第１の入力点と第２の入力点との間に入力された交流信号をブリッジ整流回路で全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧信号を生成するとともに、上記第１及び第２の入力点の電圧信号を所定時間遅延させ、上記遅延させた第１の遅延信号と上記第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するようにしたので、入力交流信号のピーク電圧を、フィルタ用のコンデンサを内蔵することなく確実に検出することができる。
【００３７】
また、本発明の振幅検出回路によれば、コンパレータの出力反転時に信号振幅をサンプルし、ホールドするようにしたので、信号振幅のピーク値をリップルなく検出でき、上記検出したピークタイミングで、過去にサンプルされてホールドされている電圧と比較することで、信号振幅の変化を正確に検出することができる。これにより、フィルタ用のコンデンサを内蔵することなく信号振幅の変化を正確に検出することができるので、集積回路化する場合にチップサイズを大型化させたり、コンデンサを外付けしたりすることなく、受信した交流信号を良好に検波することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示し、タイミング検出回路の構成を示すブロック図である。
【図２】図１のタイミング検出回路の各部の動作を説明するための波形図である。
【図３】振幅検出回路の実施の形態を示すブロック図である。
【図４】図３のタイミング検出回路の各部の動作を説明するための波形図である。
【図５】従来例を示し、信号の振幅の変化を検出する回路の一例を示す図である。
【図６】従来例を示し、振幅検出回路の一例を示す図である。
【図７】第１及び第２の遅延フィルタの遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミングの関係を示す図である。
【符号の説明】
１ 両波整流回路
２ アンテナ回路
Ｓ１ 第１の入力端子
Ｓ２ 第２の入力端子
１０ 第１の遅延フィルタ
２０ 第２の遅延フィルタ
ＣＯＭＰ１ コンパレータ
ＣＧND 基準電位点
ＣＶDD 電源供給点
Claims (2)
- 第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、
上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、
上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、
上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段とを具備することを特徴とするタイミング検出回路。 - 第１の入力点と第２の入力点との間に入力された交流信号を全波整流して、基準電位からの大きさが上記入力交流信号の振幅に対応する直流電圧を生成する整流回路と、
上記第１の入力点と上記基準電位との間に接続され、上記第１の入力点の電圧信号を所定時間遅延させる第１の遅延手段と、
上記第２の入力点と上記基準電位との間に接続され、上記第２の入力点の電圧信号を所定時間遅延させる第２の遅延手段と、
上記第１の遅延手段から出力される第１の遅延信号と、上記第２の遅延手段から出力される第２の遅延信号とを比較して、その大きさが反転するタイミングを検出するタイミング検出手段と、
上記タイミング検出手段の検出出力に応じて上記入力交流信号をサンプルホールドする手段と、
上記サンプルホールド手段によってサンプルホールドされている電圧に基づいて上記入力交流信号の振幅の変化を検出する検出手段とを具備することを特徴とする振幅検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11599998A JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11599998A JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298461A JPH11298461A (ja) | 1999-10-29 |
| JP3881450B2 true JP3881450B2 (ja) | 2007-02-14 |
Family
ID=14676348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11599998A Expired - Fee Related JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881450B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647708B2 (ja) * | 2000-02-09 | 2005-05-18 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | 磁気ヘッド浮上量異常検出方法、データ書込方法およびハード・ディスク・ドライブ装置 |
-
1998
- 1998-04-10 JP JP11599998A patent/JP3881450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11298461A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI568125B (zh) | 感應式電源供應器之供電模組及其電壓測量方法 | |
| JP3177502B2 (ja) | 非接触チップカード用復調器 | |
| WO2011121877A1 (ja) | 受電装置及び電力伝送システム | |
| JP4263023B2 (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| CN108303579B (zh) | 一种电压检测电路和方法 | |
| JP3881450B2 (ja) | タイミング検出回路及び振幅検出回路 | |
| WO2010052905A1 (ja) | デジタル変換装置及び電力変換装置 | |
| US5579214A (en) | Half-wave rectifier circuit | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| JP3706207B2 (ja) | 電圧監視回路 | |
| JPH03189569A (ja) | 電圧測定装置 | |
| KR100337398B1 (ko) | 전력선 통신시스템의 통신속도 제어장치 | |
| JPH11142448A (ja) | 位相差検出回路 | |
| JP2733450B2 (ja) | 停電検出装置 | |
| JPH08105921A (ja) | 交流電圧検出回路 | |
| JP3173512B2 (ja) | ピークホールド回路 | |
| JPH05114920A (ja) | データキヤリア回路 | |
| JP2774886B2 (ja) | スイッチングレギュレータ | |
| JPH07264002A (ja) | 積分回路 | |
| JP2913683B2 (ja) | 周波数同調回路 | |
| JPH05327794A (ja) | データキャリアのクロック抽出方法及びクロック抽出回路 | |
| JPS5910027A (ja) | クロツクパルス発生装置 | |
| JPH0718175Y2 (ja) | 全波整流回路 | |
| JP3399793B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| CN112782605A (zh) | 高频高压信号电压电流的幅值及相位隔离检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |