JPH11142448A - 位相差検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 速度発電機の巻線間の位相差特性を検出して
その合否を自動的に判別できる位相差検出回路を提供す
る。 【解決手段】 速度発電機１の各巻線の正弦波形が、波
形整形回路２，３で矩形波の出力信号Ｓ２，Ｓ３に変換
される。巻線間が逆位相でなければ、出力信号Ｓ３の立
ち上がりでＤＦＦ４の出力信号Ｓ４がハイレベルとな
り、出力信号Ｓ２の立ち下がりでＯＳ６の出力信号Ｓ６
にパルスが発生して出力信号Ｓ４がローレベルとなる。
平滑回路１３は、出力信号Ｓ４を回転数に依存しない平
均電圧に変換して出力電圧Ｓ１３を出力される。位相差
判定回路１４は、出力電圧Ｓ１３が位相差の基準値の下
限値に相当する電圧ＶrefL〜上限値に相当する電圧Ｖre
fHの範囲内に存在するかどうかを判定する。位相差が正
常範囲内であれば位相差検知出力ＯＵＴ２はローレベル
となり、異常範囲であれば位相差検知出力ＯＵＴ２はハ
イレベルとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、速度発電機の自動
試験等に用いて好適な位相差検出回路に関するものであ
る。

【０００２】

【従来の技術】速度発電機の特性の合否を判定するにあ
たっては、励磁巻線及び出力巻線間の位相差を検知して
その位相差が所定範囲（例えば、９０゜±２０゜）に存
在するかどうかを調べることになる。そのための第１の
手法として、これら２つの巻線で測定される電圧波形を
オシロスコープ上に表示させて、波形観測により両巻線
の位相差を確認することが行われてきた。

【０００３】また第２の手法として、後退検知の考え方
から両波形の位相の前後関係（即ち、進み又は遅れ）だ
けを検知することが行われてきた。さらに第３の手法と
して、図４に示すように、両巻線の電圧波形を整形した
方形波に基づき、回転子の回転によって生じるパルスを
計数回路でカウントして位相差を判別することが考えら
れる。すなわち、巻線ＡＢに対応する波形ＷABのみがハ
イレベルの期間には計数回路をゼロからカウントアップ
させ、波形ＷAB及び巻線ＣＤに対応する波形ＷCDの双方
がハイレベルの期間には計数回路をカウントダウンさせ
る。そして、波形ＷCDのみがハイレベルとなった時点で
カウントを停止させて、計数回路の残りカウントから位
相差を判別するものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た第１の手法では、目視によって位相差を判定すること
から誤判定を生じ易く、なにより速度発電機の試験を自
動化できないという問題がある。また第２の手法では、
速度発電機の誤配線によって生じる位相進み又は位相遅
れは自動判定できるものの、位相差特性を自動的に判定
できないという問題がある。さらに第３の手法では、計
数回路の容量やパルスの周波数等の関係から、検出でき
る回転数が制限されてしまうという問題がある。本発明
は上記の点に鑑みてなされたものであり、その目的は、
速度発電機の巻線間の位相差特性を検出してその合否を
自動的に判別できる位相差検出回路を提供することにあ
る。

【０００５】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、速度発電機の第１乃至第
２の巻線に生じる信号を２値化して、第１乃至第２のパ
ルス信号を各々生成する第１乃至第２のパルス生成手段
と、前記第１乃至第２のパルス信号に基づいて、前記第
１及び第２の巻線間の位相差に応じた位相差パルスを生
成する位相差パルス生成手段と、前記位相差パルスを前
記第１及び第２の巻線間の位相差に応じた平均電圧へ変
換する変換手段と、前記平均電圧に基づいて前記第１及
び第２の巻線間の位相差が所定範囲内に存在するかを調
べ、該位相差が所定範囲内にあれば前記巻線間の位相差
特性を正常と判定し、該位相差が所定範囲外であれば前
記位相差特性を異常と判定する位相差特性判定手段とを
具備することを特徴としている。

【０００６】また、請求項２記載の発明は、請求項１記
載の発明において、前記第１乃至第２のパルス生成手段
の何れかは、前記速度発電機の回転数に依存したパルス
信号を出力し、前記変換手段は、前記位相差パルスを前
記速度発電機の回転数に依存しない平均電圧へ変換する
ことを特徴としている。また、請求項３記載の発明は、
請求項１又は２記載の発明において、前記速度発電機の
回転数が所定回転数以上であるか否かを判定する回転数
判定手段と、前記速度発電機の回転数が前記所定回転数
未満であるとき、前記位相差特性判定手段による位相差
特性の異常の判定を抑止する異常抑止手段とを具備する
ことを特徴としている。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は、同実施形態による
位相差検出回路の構成を示すブロック図である。図中、
符号１は速度発電機であって巻線ＡＢ及び巻線ＣＤを有
する。波形整形回路２，３は、巻線ＡＢ，巻線ＣＤで計
測される正弦波形を所定の閾値に基づいて２値化し、得
られる方形波を出力信号Ｓ２，Ｓ３としてそれぞれ出力
する。

【０００８】ＤＦＦ（Ｄタイプ・フリップフロップ）４
は、波形整形回路３の出力信号Ｓ３の立ち上がりタイミ
ングで波形整形回路２の出力信号Ｓ２を取り込む。後述
するように、ＤＦＦ４から出力される出力信号Ｓ４のパ
ルス幅は、両巻線間の位相差に応じて変化する。すなわ
ち、位相差が大きくなるほどパルス幅は小さくなり、位
相差が小さくなるほどパルス幅は大きくなる。また、Ｄ
ＦＦ５は波形整形回路２の出力信号Ｓ２の立ち上がりタ
イミングで波形整形回路３の出力信号Ｓ３を取り込む。

【０００９】ＯＳ６は一般的なワンショットフリップフ
ロップ（ワンショットマルチバイブレータ）である。す
なわち、Ａ端子及びＢ端子に加えられる入力信号の論理
積としてパルスが与えられると反転出力端子Ｑ￣に負の
パルスが出力される。そのパルス幅は、Ｃext端子及び
Ｃext/Ｒext端子の間に接続されたコンデンサの容量値
と、Ｃext／Ｒext端子にその一端が接続され他端が電源
電圧Ｖｃｃに接続された抵抗素子の抵抗値から決定され
る。この場合、ＯＳ６のＢ端子は抵抗Ｒ１を介して電源
電圧Ｖｃｃに接続されていることから、ＯＳ６はＡ端子
に与えられる信号の立ち下がりタイミングから、抵抗Ｒ
２及びコンデンサＣ１の時定数で定まる出力幅のパルス
を反転出力端子Ｑ￣に発生させる。

【００１０】同様に、ＯＳ７のＢ端子は抵抗Ｒ３を介し
て電源電圧Ｖｃｃに接続されていることから、ＯＳ７は
Ａ端子に与えられる信号の立ち下がりタイミングから、
抵抗Ｒ４及びコンデンサＣ２の時定数で定まる出力幅の
パルスを反転出力端子Ｑ￣へ出力する。なお、これらＯ
Ｓ６やＯＳ７は論理ゲートなどによって構成するように
しても良い。ＤＦＦ８は、ＤＦＦ５の端子Ｑにおける出
力信号Ｓ５の立ち上がりタイミングで、ＤＦＦ４の端子
Ｑにおける出力信号Ｓ４の反転信号であるインバータ９
の出力を取り込む。このＤＦＦ８の端子Ｑにおける出力
信号が後退検知出力ＯＵＴ１となる。この後退検知出力
ＯＵＴ１がハイレベルであれば、後退検知が為されたこ
とになる。

【００１１】回転数検出回路１０は、波形整形回路２，
３の出力信号Ｓ２，Ｓ３に基づいて速度発電機１の回転
数が一定値以上であるかどうか判別するもので、一定回
転数以上であればローレベルを出力しさもなくばハイレ
ベルを出力する。図示したように、回転数検出回路１０
はダイオードＤ１〜Ｄ４，抵抗Ｒ５〜Ｒ１０，コンデン
サＣ３〜Ｃ４，コンパレータ１１から構成される。

【００１２】図中、Ｎφは０Ｖ電位（ＧＮＤ）である。
ここでは、速度発電機１が、回転数に応じて出力電圧の
増加する電磁誘導タイプを想定しているため、回転数に
比例して周波数が増加することになる。したがって、ダ
イオードＤ１〜Ｄ４，抵抗Ｒ５，抵抗Ｒ６，抵抗Ｒ９，
コンデンサＣ３，コンデンサＣ４で構成する回路から得
られる平滑電圧が増加することで回転数が検知される。

【００１３】コンパレータ１１は、速度発電機１の回転
数が所定回転数の場合に対応する基準電圧Ｖref と、各
時点における速度発電機１の回転数に相当するダイオー
ドＤ３（又はダイオードＤ４）のカソード端の信号電圧
を比較する。そして、速度発電機１の回転数を表す信号
電圧が基準電圧Ｖref を越えていなければハイレベルを
出力し、実測回転数に対応する信号電圧が基準電圧Ｖre
f を越えているのであればローレベルを出力する。イン
バータ１２は回転数検出回路１０の出力を反転するた
め、インバータ１２の出力がハイレベルであれば速度発
電機１の回転数は一定数以上であり、ローレベルであれ
ば回転数は一定数未満である。

【００１４】平滑回路１３は、ＤＦＦ４の出力信号Ｓ４
として出力されるパルス列（方形波）を抵抗Ｒ１１とコ
ンデンサＣ５，抵抗Ｒ１２とコンデンサＣ６の２段の積
分回路で平滑して、各パルスのパルス幅をそれに応じた
平均電圧（直流電圧）に変換する。

【００１５】位相差判定回路１４は、巻線ＡＢと巻線Ｃ
Ｄの位相差が基準値の下限値〜上限値の範囲内にあるか
を判別する回路であって、この範囲内であれば位相差特
性が正常であるとしてハイレベルを出力する一方、位相
差が当該範囲を逸脱していれば位相差特性が異常である
としてローレベルを出力する。なお、この基準値は位相
差９０゜に対応し、また、下限値は７０゜（＝９０゜−
２０゜）に，上限値は１１０゜（＝９０゜＋２０゜）に
それぞれ対応する。

【００１６】図示したように、位相差判定回路１４は抵
抗Ｒ１３〜Ｒ１７及びコンパレータ１５，１６により構
成される。コンパレータ１５は平滑回路１３の出力信号
Ｓ１３の電圧と基準値の下限値に相当する電圧ＶrefLを
比較し、出力信号Ｓ１３＜ＶrefLであればローレベルを
出力する。同様にして、コンパレータ１６は出力信号Ｓ
１３と基準値の上限値に相当する電圧ＶrefHを比較し、
出力信号Ｓ１３＞ＶrefHであればローレベルを出力す
る。コンパレータ１５，１６の出力はワイヤードＯＲで
接続されており、これらコンパレータの出力の何れかが
ローレベルとなれば位相差判定回路１４の出力がローレ
ベルとなる。

【００１７】インバータ１７は位相差判定回路１４の出
力を反転させることから、インバータ１７の出力がロー
レベルであれば巻線間の位相差は正常範囲内であり、ハ
イレベルであれば異常な範囲である。このインバータ１
７の出力と前述したインバータ１２の出力はワイヤード
ＯＲで接続されており、これが位相差検知出力ＯＵＴ２
となる。したがって、これらインバータの出力の何れか
がローレベルとなると、位相差検知出力ＯＵＴ２として
はローレベルが出力されることになる。

【００１８】次に、図２のタイミングチャートを参照し
て上記構成による位相差検出回路の動作を説明する。最
初、速度発電機１の回転数は上述した「一定回転数」に
満たないことから、回転数検出回路１０の出力はハイレ
ベルとなって、インバータ１２の出力はローレベルとな
る。これにより、ＤＦＦ８がクリアされて後退検知出力
ＯＵＴ１がローレベルに保持されると共に、位相差検知
出力ＯＵＴ２もローレベルとなる。つまり、速度発電機
１の回転数が一定回転数に達するまでは、後退の検知と
位相差の異常検知が抑止される。その後、速度発電機１
の回転数が一定回転数に達した時点で、インバータ１２
の出力がハイレベルとなるため、ＤＦＦ８におけるデー
タ取り込みが有効になると共に、インバータ１７の出力
が位相差検知出力ＯＵＴ２として出力されるようにな
る。

【００１９】次に、巻線ＡＢ及び巻線ＣＤ間の位相差に
よって場合分けしつつ説明を行ってゆく。まずは、巻線
ＡＢ及び巻線ＣＤ間の位相差が基準値の上限値〜下限値
の範囲内に存在する場合（つまり、位相差が９０゜±２
０゜の範囲内である場合）について説明する。この場
合、図２に示すように、波形整形回路２の出力信号Ｓ２
の位相は、実線で示す波形整形回路３の出力信号Ｓ３の
位相に対して例えば９０゜進んでいる。

【００２０】まず、時刻ｔ１で波形整形回路２の出力信
号Ｓ２が立ち上がると、ＤＦＦ５が波形整形回路３の出
力信号Ｓ３（ローレベル）を取り込み、ＤＦＦ５の出力
信号Ｓ５がローレベルとなる。次に、時刻ｔ３で波形整
形回路３の出力信号Ｓ３が立ち上がると、ＤＦＦ４が波
形整形回路２の出力信号Ｓ２（ハイレベル）を取り込み
その出力信号Ｓ４がハイレベルへと変化する。次に、時
刻ｔ５で波形整形回路２の出力信号Ｓ２がローレベルに
変化すると、この立ち下がりを契機としてＯＳ６が出力
信号Ｓ６にパルスを発生させる。これによってＤＦＦ４
がクリアされ、その出力信号Ｓ４が立ち下がる。次に、
時刻ｔ７で波形整形回路３の出力信号Ｓ３がローレベル
に変化すると、この立ち下がりを契機としてＯＳ７が出
力信号Ｓ７にパルスを発生させる。それ故、ＤＦＦ５が
クリアされてその出力信号Ｓ５はローレベルに維持され
る。

【００２１】そして時刻ｔ９になると、時刻ｔ１以降と
同様の動作が繰り返し行われることから、ＤＦＦ４の出
力信号Ｓ４は図２の実線で示すような繰り返し信号とな
る。したがって、出力信号Ｓ４を平滑回路３で平滑して
得られる出力信号Ｓ１３は、図２の実線で示される波形
となり、その電圧レベルは基準電圧ＶrefLとＶrefHの間
に存在することになる。したがって、位相差判定回路１
４からはハイレベルが出力されることになり、インバー
タ１７によって位相差検知出力ＯＵＴ２は正常範囲内を
表すローレベルとなる。また、上述したように出力信号
Ｓ５は常時ローレベルに保たれるため、ＤＦＦ８がイン
バータ９の出力を取り込むことはなく、後退検知出力Ｏ
ＵＴ１はローレベルのままとなる。以上のように、巻線
間の位相差が基準値の下限値〜上限値の範囲内に存在す
るのであれば、後退が検知されることはなく位相差の異
常も検知されない。

【００２２】次に、巻線ＡＢ及び巻線ＣＤ間の位相差が
基準値の下限値を下回った場合、つまり基準値よりも位
相が進んでいる場合について説明する。つまり、波形整
形回路３の出力信号Ｓ３の波形が図２の二点鎖線で示す
ような場合である。この場合も上記と同様に、時刻ｔ１
で出力信号Ｓ２が立ち上がってＤＦＦ５の出力信号Ｓ５
がローレベルとなる。一方、出力信号Ｓ３の立ち上がり
タイミングは、上述した時刻ｔ３よりも早い時刻ｔ２で
あり、この時点でＤＦＦ４の出力信号Ｓ４もハイレベル
へと変化する。その後、時刻ｔ５で出力信号Ｓ２が立ち
下がると、上記と同様にして出力信号Ｓ６にパルスが出
力され、ＤＦＦ４の出力信号Ｓ４が立ち下がる。次に、
上述した時刻ｔ７よりも早い時刻ｔ６において出力信号
Ｓ３が立ち下がり、上記と同様に出力信号Ｓ７にパルス
が出力されて出力信号Ｓ５がローレベルに維持される。

【００２３】こうして、出力信号Ｓ４は図２の二点鎖線
で示す繰り返し信号となり、そのデューティ比は位相差
が基準値の下限値〜上限値に存在した場合よりも大きく
なる。そのため、出力信号Ｓ４を平滑して得られる出力
信号Ｓ１３の電圧レベルは図２の二点鎖線で示すように
基準電圧ＶrefHよりも高くなる。これにより。位相差判
定回路１４からはローレベルが出力され、インバータ１
７により位相差検知出力ＯＵＴ２が異常範囲を表すハイ
レベルとなる。以上のように、巻線間の位相差が許容範
囲を越えた場合には、位相差検知出力ＯＵＴ２に異常を
示す信号が出力されることになる。

【００２４】次に、巻線ＡＢ及び巻線ＣＤ間の位相差が
基準値の上限値を上回った場合、つまり基準値よりも位
相が遅れている場合について説明する。つまり、波形整
形回路３の出力信号Ｓ３の位相が図２の一点鎖線で示す
ような場合である。この場合も、上記同様に時刻ｔ１で
出力信号Ｓ２が立ち上がってＤＦＦ５の出力信号Ｓ５が
ローレベルとなる。一方、出力信号Ｓ３の立ち上がりタ
イミングは、上述した時刻ｔ３よりも遅い時刻ｔ４であ
って、この立ち上がりに同期してＤＦＦ４の出力信号Ｓ
４もハイレベルへと変化する。その後、時刻ｔ５で出力
信号Ｓ２が立ち下がるとＤＦＦ４の出力信号Ｓ４も立ち
下がる。その後、出力信号Ｓ３は上述した時刻ｔ７より
も遅い時刻ｔ８で立ち下がり、このタイミングで出力信
号Ｓ７にパルスが出力されて出力信号Ｓ５がローレベル
に維持される。

【００２５】こうして、出力信号Ｓ４は図２の一点鎖線
で示す繰り返し信号となり、そのデューティ比は位相差
が基準値の下限値〜上限値に存在した場合よりも小さく
なる。したがって、出力信号Ｓ１３の電圧レベルは図２
の一点鎖線で示す波形のように基準電圧ＶrefLよりも低
くなる。それ故、位相差判定回路１４からはローレベル
が出力されて、位相差検知出力ＯＵＴ２には異常範囲を
表すハイレベルが出力されることになる。以上のよう
に、巻線間の位相差が許容範囲を越えて遅れてしまった
場合にも、位相差検知出力ＯＵＴ２に異常を示す信号が
出力されることになる。

【００２６】次に、巻線ＡＢ及び巻線ＣＤの間との間が
逆位相となった場合は後退検知が行われる。そこで以
下、この場合における位相検出回路の動作を図３のタイ
ミングチャートを参照して説明する。まず、時刻ｔ１０
で出力信号Ｓ３が立ち上がると、出力信号Ｓ２（ローレ
ベル）がＤＦＦ４に取り込まれてその出力信号Ｓ４がロ
ーレベルとなる。つまり、インバータ９の出力信号Ｓ９
はハイレベルとなる。次に、時刻ｔ１１で出力信号Ｓ２
が立ち上がると、出力信号Ｓ３（ハイレベル）がＤＦＦ
５に取り込まれてその出力信号Ｓ５がハイレベルとな
る。この出力信号Ｓ５の立ち上がりによってＤＦＦ８に
クロックが入ると、ＤＦＦ８に出力信号Ｓ９（ハイレベ
ル）が取り込まれ、後退検知出力ＯＵＴ１がハイレベル
となる。

【００２７】次に、時刻ｔ１２で出力信号Ｓ３が立ち下
がると、ＯＳ７によってその出力信号Ｓ７にパルスが出
力されてＤＦＦ５がクリアされ、出力信号Ｓ５が立ち下
がる。次いで、時刻ｔ１３で出力信号Ｓ２が立ち下がる
と、ＯＳ６によってその出力信号Ｓ６にパルスが出力さ
れてＤＦＦ４がクリアされ、その出力信号Ｓ４がローレ
ベルになる。以上のようにして、巻線ＡＢ及び巻線ＣＤ
の間との間が逆位相となると、後退検知出力ＯＵＴ１と
してハイレベルが出力されるようになって、後退が検知
される。

【００２８】

【発明の効果】以上説明したように、本発明によれば、
速度発電機の各巻線に生じる信号をパルス化し、巻線間
の位相差に応じた位相差パルスの平均電圧を求めて、巻
線間の位相差が所定範囲内に存在するかどうかで巻線間
の位相差特性の正常，異常を判定しているので、速度発
電機の位相差特性の合否を自動的に判定できるという効
果がある。

【００２９】また、請求項２記載の発明によれば、各巻
線に生じる信号間の位相差を表す位相差パルスを速度発
電機の回転数に依存しない平均電圧へ変換するようにし
たので、速度発電機の試験回転数の影響を受けることな
く、広範囲の回転領域にわたって位相差特性を判定でき
るという効果がある。また、請求項３記載の発明によれ
ば、速度発電機の回転数が所定回転数に達しない間は位
相差特性の異常検知を抑止するようにしたので、速度発
電機が安定してから位相差特性の判定を行えるという効
果がある。

【図面の簡単な説明】

【図１】 本発明の一実施形態による位相差検出回路の
構成を示すブロック図である。

【図２】 後退検知が行われない場合における同回路の
各部の波形を示したタイミングチャートである。

【図３】 後退検知が行われる場合における同回路の各
部の波形を示したタイミングチャートである。

【図４】 従来の技術において、速度発電機の両巻線の
電圧波形を整形した方形波に基づき、回転子の回転によ
って生じるパルスを計数回路でカウントして位相差を判
別する方法を示した図である。

【符号の説明】

１…速度発電機、２，３…波形整形回路、４，５，８…
ＤＦＦ、６，７…ＯＳ、９，１２，１７…インバータ、
１０…回転数検出回路、１１，１５，１６…コンパレー
タ、１３…平滑回路、１４…位相差判定回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 速度発電機の第１乃至第２の巻線に生じ
   る信号を２値化して、第１乃至第２のパルス信号を各々
   生成する第１乃至第２のパルス生成手段と、 前記第１乃至第２のパルス信号に基づいて、前記第１及
   び第２の巻線間の位相差に応じた位相差パルスを生成す
   る位相差パルス生成手段と、 前記位相差パルスを前記第１及び第２の巻線間の位相差
   に応じた平均電圧へ変換する変換手段と、 前記平均電圧に基づいて前記第１及び第２の巻線間の位
   相差が所定範囲内に存在するかを調べ、該位相差が所定
   範囲内にあれば前記巻線間の位相差特性を正常と判定
   し、該位相差が所定範囲外であれば前記位相差特性を異
   常と判定する位相差特性判定手段とを具備することを特
   徴とする位相差検出回路。
2. 【請求項２】 前記第１乃至第２のパルス生成手段の何
   れかは、前記速度発電機の回転数に依存したパルス信号
   を出力し、 前記変換手段は、前記位相差パルスを前記速度発電機の
   回転数に依存しない平均電圧へ変換することを特徴とす
   る請求項１記載の位相差検出回路。
3. 【請求項３】 前記速度発電機の回転数が所定回転数以
   上であるか否かを判定する回転数判定手段と、 前記速度発電機の回転数が前記所定回転数未満であると
   き、前記位相差特性判定手段による位相差特性の異常の
   判定を抑止する異常抑止手段とを具備することを特徴と
   する請求項１又は２記載の位相差検出回路。