JP3173512B2 - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JP3173512B2 JP3173512B2 JP15003391A JP15003391A JP3173512B2 JP 3173512 B2 JP3173512 B2 JP 3173512B2 JP 15003391 A JP15003391 A JP 15003391A JP 15003391 A JP15003391 A JP 15003391A JP 3173512 B2 JP3173512 B2 JP 3173512B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform
- peak hold
- reference voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源の検査などに用いら
れる電圧波形のピークをホールドするピークホールド回
路に関するものである。
れる電圧波形のピークをホールドするピークホールド回
路に関するものである。
【０００２】
【従来の技術】ピークホールド回路は電源の検査などに
用いられ、具体的には電源からの出力のピーク電圧をこ
のピークホールド回路によって保持し、ピーク電圧が基
準電圧よりも所定電圧以上高いものは不良品とする。図
５は従来のピークホールド回路を示し、１は入力信号端
子、２は信号源の出力インピーダンスを下げるためのバ
ッファ用のオペアンプ、３は半波整流用のダイオード、
４は半波整流された電圧をホールドするためのコンデン
サ、５はコンデンサ４にホールドされた電圧を高入力抵
抗でセンシングするオペアンプ、６は出力端子である。
用いられ、具体的には電源からの出力のピーク電圧をこ
のピークホールド回路によって保持し、ピーク電圧が基
準電圧よりも所定電圧以上高いものは不良品とする。図
５は従来のピークホールド回路を示し、１は入力信号端
子、２は信号源の出力インピーダンスを下げるためのバ
ッファ用のオペアンプ、３は半波整流用のダイオード、
４は半波整流された電圧をホールドするためのコンデン
サ、５はコンデンサ４にホールドされた電圧を高入力抵
抗でセンシングするオペアンプ、６は出力端子である。
【０００３】このような構成でプラスの入力信号波形が
入力信号端子を介してバッファ用のオペアンプ２のプラ
ス端子に入力されると、このオペアンプ２はプラス出力
となり、ダイオード３のアノードに加わる。ダイオード
３のカソード側に接続されたコンデンサ４にホールドさ
れた電圧がオペアンプ２の出力電圧より低い場合ダイオ
ード３を通してコンデンサ４に充電が行われる。コンデ
ンサ４に充電された電圧はオペアンプ５を通してオペア
ンプ２のマイナス端子にフィードバックされているた
め、オペアンプ２のプラス端子に入力された電圧がホー
ルドされて出力される。また、オペアンプ２のプラス端
子に入力された電圧信号波形がそれまでにホールドされ
た電圧より低い場合やマイナスの電圧信号波形であった
場合はダイオード３を通した充電が行われないため、オ
ペアンプ５の出力は以前の状態を保持している。
入力信号端子を介してバッファ用のオペアンプ２のプラ
ス端子に入力されると、このオペアンプ２はプラス出力
となり、ダイオード３のアノードに加わる。ダイオード
３のカソード側に接続されたコンデンサ４にホールドさ
れた電圧がオペアンプ２の出力電圧より低い場合ダイオ
ード３を通してコンデンサ４に充電が行われる。コンデ
ンサ４に充電された電圧はオペアンプ５を通してオペア
ンプ２のマイナス端子にフィードバックされているた
め、オペアンプ２のプラス端子に入力された電圧がホー
ルドされて出力される。また、オペアンプ２のプラス端
子に入力された電圧信号波形がそれまでにホールドされ
た電圧より低い場合やマイナスの電圧信号波形であった
場合はダイオード３を通した充電が行われないため、オ
ペアンプ５の出力は以前の状態を保持している。
【０００４】
【発明が解決しようとする課題】このような従来のピー
クホールド回路では、電源からの入力信号に図６のごと
くパルス状の高電圧が含まれていたとしても、それはコ
ンデンサ４に充電されてしまうと平滑化され、その結果
として出力は実際のパルス状の高電圧よりも低い電圧と
してでしか検出されず、電源の不良品を判別することが
できなかった。
クホールド回路では、電源からの入力信号に図６のごと
くパルス状の高電圧が含まれていたとしても、それはコ
ンデンサ４に充電されてしまうと平滑化され、その結果
として出力は実際のパルス状の高電圧よりも低い電圧と
してでしか検出されず、電源の不良品を判別することが
できなかった。
【０００５】本発明は以上のような従来の欠点を除去
し、パルス状（高周波）の信号波形でも安定してピーク
ホールドできるようにしたピークホールド回路を提供す
ることを目的とするものである。
し、パルス状（高周波）の信号波形でも安定してピーク
ホールドできるようにしたピークホールド回路を提供す
ることを目的とするものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、基準電圧を高電圧から低電圧にリニアに変
化させる基準電圧発生部と、入力信号が印加される入力
信号端子とを電圧比較器に接続し、この電圧比較器によ
り基準電圧波形と入力信号波形を比較し、基準電圧波形
以上の入力信号波形があったときタイミング信号をピー
クホールド部に印加し、基準電圧波形の電圧をホールド
するように構成したものである。
に本発明は、基準電圧を高電圧から低電圧にリニアに変
化させる基準電圧発生部と、入力信号が印加される入力
信号端子とを電圧比較器に接続し、この電圧比較器によ
り基準電圧波形と入力信号波形を比較し、基準電圧波形
以上の入力信号波形があったときタイミング信号をピー
クホールド部に印加し、基準電圧波形の電圧をホールド
するように構成したものである。
【０００７】
【作用】上記構成とすることにより、ピークホールド部
そのものには高い周波数応答性は必要でなく入力信号波
形がパルス状のものであったとしても安定したピークホ
ールドが実現できることになる。
そのものには高い周波数応答性は必要でなく入力信号波
形がパルス状のものであったとしても安定したピークホ
ールドが実現できることになる。
【０００８】
【実施例】以下、本発明の一実施例のピークホールド回
路を図１，図２を用いて説明する。
路を図１，図２を用いて説明する。
【０００９】まず、図１において、７は基準電圧を高電
圧から低電圧にリニアに変化させた基準電圧波形をつく
る基準電圧波形発生部、８は入力信号が印加される入力
信号端子、９は基準電圧波形と入力信号波形を比較し基
準電圧波形以上の入力信号波形があったときにタイミン
グ信号を発する電圧比較器、１０は上記タイミング信号
によって基準電圧波形の電圧をホールドするピークホー
ルド部、１１は出力端子である。
圧から低電圧にリニアに変化させた基準電圧波形をつく
る基準電圧波形発生部、８は入力信号が印加される入力
信号端子、９は基準電圧波形と入力信号波形を比較し基
準電圧波形以上の入力信号波形があったときにタイミン
グ信号を発する電圧比較器、１０は上記タイミング信号
によって基準電圧波形の電圧をホールドするピークホー
ルド部、１１は出力端子である。
【００１０】上記構成でその動作について説明すると、
測定対象の入力信号（電源からの出力電圧）が入力信号
端子８に印加されると同時に基準電圧波形発生部７より
一定の傾きにて変化する基準電圧波形をピークホールド
部１０と電圧比較器９に印加する。電圧比較器９では測
定対象の入力信号波形と基準電圧波形を比較し、測定対
象の入力信号波形の電圧が基準電圧波形の電圧以上とな
った時、ピークホールド部１０にホールドのタイミング
信号を出力する。ピークホールド部１０では電圧比較器
９のタイミング信号によって基準電圧波形発生部７から
の基準電圧波形電圧をホールドする。
測定対象の入力信号（電源からの出力電圧）が入力信号
端子８に印加されると同時に基準電圧波形発生部７より
一定の傾きにて変化する基準電圧波形をピークホールド
部１０と電圧比較器９に印加する。電圧比較器９では測
定対象の入力信号波形と基準電圧波形を比較し、測定対
象の入力信号波形の電圧が基準電圧波形の電圧以上とな
った時、ピークホールド部１０にホールドのタイミング
信号を出力する。ピークホールド部１０では電圧比較器
９のタイミング信号によって基準電圧波形発生部７から
の基準電圧波形電圧をホールドする。
【００１１】具体的な実施例として図２に示す直流電源
出力波形に含まれるリップルノイズ波形のピークレベル
の測定を行ったものがある。リップルノイズ波形は数メ
ガHzの周波数を有し、リップルノイズ波形の発生間隔に
合わせて基準電圧波形の傾きを設定することにより周波
数特性２０MHzの安定したピークホールド回路とするこ
とができる。
出力波形に含まれるリップルノイズ波形のピークレベル
の測定を行ったものがある。リップルノイズ波形は数メ
ガHzの周波数を有し、リップルノイズ波形の発生間隔に
合わせて基準電圧波形の傾きを設定することにより周波
数特性２０MHzの安定したピークホールド回路とするこ
とができる。
【００１２】次に他の実施例について図３，図４を用い
て説明する。図３に示すように基準電圧波形発生部をプ
ラス基準電圧波形発生部７ａとマイナス基準電圧波形発
生部７ｂに分け、電圧比較器もプラス電圧比較器９ａと
マイナス電圧比較器９ｂに分けて入力信号端子８からと
上記プラスとマイナス基準電圧波形発生部７ａ，７ｂか
ら波形が印加されるようにし、それぞれのプラス電圧比
較器９ａ、マイナス電圧比較器９ｂの出力をそれぞれプ
ラスピークホールド部１０ａ、マイナスピークホールド
部１０ｂに印加し、測定対象のプラス側およびマイナス
側の入力信号波形の電圧が基準電圧波形の電圧以上とな
った時、基準電圧波形発生部７ａ，７ｂからの基準電圧
波形電圧をホールドする。１２はプラスとマイナスのピ
ークホールドされた電圧の差を測定するオペアンプであ
る。
て説明する。図３に示すように基準電圧波形発生部をプ
ラス基準電圧波形発生部７ａとマイナス基準電圧波形発
生部７ｂに分け、電圧比較器もプラス電圧比較器９ａと
マイナス電圧比較器９ｂに分けて入力信号端子８からと
上記プラスとマイナス基準電圧波形発生部７ａ，７ｂか
ら波形が印加されるようにし、それぞれのプラス電圧比
較器９ａ、マイナス電圧比較器９ｂの出力をそれぞれプ
ラスピークホールド部１０ａ、マイナスピークホールド
部１０ｂに印加し、測定対象のプラス側およびマイナス
側の入力信号波形の電圧が基準電圧波形の電圧以上とな
った時、基準電圧波形発生部７ａ，７ｂからの基準電圧
波形電圧をホールドする。１２はプラスとマイナスのピ
ークホールドされた電圧の差を測定するオペアンプであ
る。
【００１３】図４に示すようにプラスとマイナスの各回
路はそれぞれの電圧極性にてピークホールドを行い、オ
ペアンプ１２はその２つの入力電圧差を出力するためピ
ークｔｏピークの電圧測定が行える。
路はそれぞれの電圧極性にてピークホールドを行い、オ
ペアンプ１２はその２つの入力電圧差を出力するためピ
ークｔｏピークの電圧測定が行える。
【００１４】
【発明の効果】以上のように本発明のピークホールド回
路は構成されるため、近年の高周波化されたスイッチン
グ電源のリップルノイズ測定や微少なスパイク状の高周
波ノイズなど高周波信号波形であっても高精度でかつ容
易にピーク電圧を検出できることになり、工業的価値の
大なるものである。
路は構成されるため、近年の高周波化されたスイッチン
グ電源のリップルノイズ測定や微少なスパイク状の高周
波ノイズなど高周波信号波形であっても高精度でかつ容
易にピーク電圧を検出できることになり、工業的価値の
大なるものである。
【図１】本発明のピークホールド回路の一実施例を示す
ブロック図
ブロック図
【図２】同回路の測定対象波形とピークホールドした出
力波形図
力波形図
【図３】他の実施例のブロック図
【図４】同実施例の測定対象波形とピークホールドした
出力波形図
出力波形図
【図５】従来のピークホールド回路のブロック図
【図６】同従来の測定対象波形とピークホールドした出
力波形図
力波形図
７ 基準電圧波形発生部 ７ａ プラス基準電圧波形発生部 ７ｂ マイナス基準電圧波形発生部 ８ 入力端子 ９ 電圧比較器 ９ａ プラス電圧比較器 ９ｂ マイナス電圧比較器 １０ ピークホールド部 １０ａ プラスピークホールド部 １０ｂ マイナスピークホールド部 １１ 出力端子 １２ オペアンプ
Claims (2)
- 【請求項１】 基準電圧を高電圧から低電圧にリニアに
変化させる基準電圧発生部と、入力信号が印加される入
力信号端子とを電圧比較器に接続し、この電圧比較器に
より基準電圧波形と入力信号波形を比較し、基準電圧波
形以上の入力信号波形があったときタイミング信号をピ
ークホールド部に印加し、このピークホールド部により
基準電圧波形の電圧をホールドするように構成したピー
クホールド回路。 - 【請求項２】 基準電圧波形発生部，電圧比較器，ピー
クホールド部をプラス側とマイナス側に分離し、両ピー
クホールド部の電圧差を測定するオペアンプを備えた請
求項１記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15003391A JP3173512B2 (ja) | 1991-06-21 | 1991-06-21 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15003391A JP3173512B2 (ja) | 1991-06-21 | 1991-06-21 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04372216A JPH04372216A (ja) | 1992-12-25 |
| JP3173512B2 true JP3173512B2 (ja) | 2001-06-04 |
Family
ID=15488033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15003391A Expired - Lifetime JP3173512B2 (ja) | 1991-06-21 | 1991-06-21 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173512B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2897276A2 (en) | 2014-01-17 | 2015-07-22 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
-
1991
- 1991-06-21 JP JP15003391A patent/JP3173512B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2897276A2 (en) | 2014-01-17 | 2015-07-22 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04372216A (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5731879B2 (ja) | 除電装置及び除電制御方法 | |
| JP3173512B2 (ja) | ピークホールド回路 | |
| US4745359A (en) | Method and apparatus for determining polarity of a capacitor | |
| US6178105B1 (en) | Circuit arrangement for accurately detecting a direct current derived from clocked electric input values | |
| JP3493270B2 (ja) | ダイオ−ド逆回復時間の測定回路 | |
| JP3260533B2 (ja) | 電流検出装置 | |
| JP3255817B2 (ja) | イオン濃度測定装置 | |
| JP3285772B2 (ja) | 停電／復電検知回路 | |
| CN212649440U (zh) | 一种模拟信号隔离采样电路及其应用电路 | |
| CN216670114U (zh) | 一种绝缘电阻测试仪 | |
| JP3400141B2 (ja) | 電圧降下検出トリガ発生装置 | |
| JP4093372B2 (ja) | インバータ装置 | |
| JPH0831783B2 (ja) | 波形整形回路 | |
| KR930011813B1 (ko) | 인버터 전자레인지의 제어회로 | |
| Gong et al. | A design of intelligent power ultrasonic supply | |
| SU1226639A1 (ru) | Формирователь импульсов с удвоением частоты | |
| JPH0136140Y2 (ja) | ||
| JPS62266469A (ja) | 変換器の電圧変換回路 | |
| SU1599169A1 (ru) | Устройство дл измерени силы сварочного тока | |
| JPS62183612A (ja) | 検波回路 | |
| JPH0954121A (ja) | 尖頭値間電圧検出回路 | |
| KR0119811Y1 (ko) | 다중모드모니터의 모드판별회로 | |
| SU654916A1 (ru) | Устройство дл измерени запирающего напр жени электровакуумных приборов | |
| JPH0628513B2 (ja) | 交流電圧歪除去回路 | |
| JPS63236975A (ja) | デユ−テイ比測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |