JPH0282168A - 交流電圧の電圧低下検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、電力変換装置などにおいて問題となる交流
電源の電圧低下が生じた場合に、これを検出して検出信
号を出力する交流電圧の電圧低下検出装置に関する。

〔従来の技術〕

従来、この種の単相交流電圧の電圧低下検出装置として
、第３図に示す構成からなるものが知られている。第３
図において、参照符号１０は交流を源の電圧を検出する
電圧検出器であり、この電圧検出器１０の出力は単相全
波整流を行う整流器１２を介してフィルタ１４へ入力さ
れる。フィルタ１４を通過した直流電圧は、所定の低電
圧検出レベルと共に比較器１６に入力するよう構成され
る。

第４図は、第３図の従来回路における各部の電圧波形を
示すものである。第４図において、電圧検出器１０から
検出された交流電圧波形Ａは、整流器１２により全波整
流電圧波形Ｂとなり、全波整流された電圧は抵抗とコン
デンサからなるフィルタ１４を通ずことによって直流電
圧Ｃに平滑される。この直流電圧Ｃと所定の低電圧検出
レベルＤとを比較器１６において比較し、直流電圧Ｃが
所定の低電圧検出レベルＤより低い場合に電圧低下検出
信号Ｅを出力する。

また、別の従来例として、第５図に示すように構成した
電圧低下検出装置が知られている。この装置は、交流電
圧を検出する電圧検出器２０と、検出された交流電圧と
同期をとるＰＬＬ回路２２と、この同期信号により所定
の低電圧検出レベルを有する正弦波の交流電圧を発生す
る正弦波発生器２４と、検出された交流電圧と正弦波発
生器２４の所定の電圧とを比較する比較器２６とから構
成される。

この検出装置の各部の電圧波形を第６図に示す。第６図
において、電圧検出器２０から検出された交流電圧波形
Ａとの同期をＰＬＬ回Ｒ２２にてとり、ＰＬＬ回８２２
からの同期信号によって交流電圧波形Ａと同期し、かつ
、所定の低電圧検出レベルを有する正弦波の交流電圧Ｂ
を正弦波発生器２４にて発生する。

比較器２６は、検出された交流電圧Ａと正弦波発生器２
４の出力電圧Ｂとを同期した状態で比較し、電圧の低下
に対して瞬時に応答して低電圧検出信号Ｃを出力する。

〔発明が解決しようとする課題〕

しかしながら、前述した２種類の従来の交流電圧の電圧
低下検出装置によれば、前者の整流器１２、フィルタ１
４等からなる検出装置は構成が簡単であることからよく
用いられるが、単相全波整流電圧を直流に平滑するため
のフィルタ１４が必要であり、このなめ第４図Ｅの波形
上で示すように交流電圧が実際に低下してから検出信号
が出力されるまでに時間遅れＴｏが生じ、電圧低下を短
時間で行う用途には使えない欠点がある。

これに対して、後者のＰＬＬ回路２２を使用する検出装
置は、低電圧検出を瞬時に行うことが可能であるが、但
し、この場合ＰＬＬ回路２２による同期が一致するまで
の時間が無効時間となり、検出装置の立上げ時に検出の
不可能な状態が生じるという問題点がある。

また、ＰＬＬ回路２２や正弦波発生器２４等の複雑な回
路が必要となり、回路設計が難しく製造コストら高くつ
くなどの難点も有する。

そこで、本発明の目的は、単相交流の電圧低下を簡単な
回路構成で、しかも実用上問題のない半サイクルの時間
遅れだけで検出することができる交流電圧の電圧低下検
出装置を提供するにある。

〔課題を解決するための手段〕

本発明に係る交流電圧の電圧低下検出装置は、交流電圧
を検出する電圧検出器と、検出された交流電圧を全波整
流する整流器と、全波整流電圧を積分する積分器と、該
積分器の出力電圧と所定の低電圧検出レベルとを比較す
る比較器と、検出された交流電圧のゼロクロスに同期す
るタイミングパルスを形成しこのタイミングパルスと前
記比較器の出力とにより電圧低下の検出の有無を判定し
て低電圧検出信号を出力する論理回路と、前記電圧低下
の検出の有無判定終了後に前記タイミングパルスに基づ
いて前記積分器に対するリセットパルスを発生ずるパル
ス発生器とから構成することを特徴とする。

〔作用〕

本発明に係る交流電圧の電圧低下検出装置によれば、積
分器は電圧検出器により検出された交流電圧の全波整流
電圧に対して半サイクル毎に積分動作を行い、比較器は
この積分した半サイクル毎の検出電圧と所定の低電圧検
出レベルとを比較して検出電圧が高い場合にローレベル
となる信号を出力する。また、電圧検出器により検出さ
れた交流電圧を波形整形して方形波とし、この方形波の
立上り・立下りのエツジでゼロクロスのタイミングパル
スを、遅延回路とＥＸ−ＯＲ回路とによって形成する。

このタイミングパルスと前記比較器の出力との論理積を
とることによって、電圧低下検出の有無を判定し、電圧
低下と判定した際に低電圧検出信号を出力することがで
きる。更に、このタイミングパルスの立下りのエツジに
よって、パルス発生器は前記積分器に対する半サイクル
毎のリセットパルスを発生するよう動作する。従って、
検出電圧のゼロクロスのタイミングで電圧低下の判定を
行うことができるため、半サイクルの時間遅れだけで電
圧低下の検出が可能となる。

〔実施例〕

次に、本発明に係る交流電圧の電圧低下検出装置の実施
例につき、添付図面を参照しながら以下詳細に説明する
。

第１図は、本発明の一実施例を示す交流電圧の電圧低下
検出装置の回路図である。第１図において、参照符号３
０は交流電源の電圧を検出する電圧検出器であり、電圧
検出器３０の出力は単相全波整流を行う整流器３４に入
力すると共に波形整形器３８にも入力する。整流器３４
にて全波整流された電圧は、積分器３４を介して比較器
３６に入力する。

この比較器３６には、さらに所定の低電圧検出レベルで
ある直流電圧が入力され、出力はＡＮＤ回路４６の一方
の入力に加えられる。

また、波形整形器３８の出力を、ＥＸ−ＯＲ。

（排他的論理和）回路４２の一方の入力に加えると共に
遅延口ＦＩ？１４０を介してＥＸ−ＯＲ回路４２の他方
の入力に加える、そして、ＥＸ−ＯＲ回路４２の出力は
パルス発生器４４を介して積分器３４のリセット入力に
加えると共にＡＮＤ回路４６の他方の入力に加えるよう
構成する。

次に、このように構成された本実施例回路の動作につき
第２図を用いて説明する。第２図は、第１図に示す回路
の各部の動作電圧波形を示すものである。第２図におい
て、波形Ａは、電圧検出器３０により検出された交流電
圧（以下、検出電圧と称する）波形であり、これを整流
器３２により全波整流電圧波形Ｂとし、積分器３４へ入
力する。積分器３４はパルス発生器４４からのリセット
パルスＨにより半サイクル毎に初期値０■にリセットさ
れるため、積分器３４に入力された全波整流電圧波形Ｂ
はゼロクロス点から積分動作がスタートし、第２図Ｃに
示す電圧波形が得られる。この積分器３４の出力電圧を
■３とすると、 Ｖｓ　＝　５ＫＥ、　　Ｓｉｎ　　ωｔ　　ｄ　ｔＫＥ
。

＝１１−ｃｏｓ　　ωｔ）・・・（１）ω と表わせる。ここでＫは係数、Ｅ、は検出電圧の波高値
、ωは角周波数である。

従って、半サイクル経過しリセットされる直前の積分器
３４の出力電圧Ｖ□は、半サイクルがωｔ＝πであるか
ら、（１）式より２ＫＥ。

■ｓ、＝　　　　　　　　　　　・・・（２）ω となる、ここで、検出しない交流電圧の下限の電圧波高
値なＥｍ’とすると、所定の低電圧検出レベルである直
流電圧ｖしは、（２）式％式％ となり（第２図Ｆの電圧）、この直流電圧■、と積分器
３４の出力電圧■３とを比較器３６にて比較する。比較
器３６は、積分器３４の出力な圧■ｓが直流電圧ｖＬよ
りも高い場合、すなわち、 Ｖ＃＞ＶＬ　　・・・（４） の場合にローレベルとなる信号りを出力する。

一方、波形整流器３８に入力された検出電圧Ａは、方形
波状に波形整形する（第２図Ｅの電圧波形）、この方形
波電圧ＥをＥＸ−ＯＲ回路４２の一方の入力に加えると
共に遅延回路４０を介して他方の入力に加えることによ
って、ＥＸ−ＯＲ回路４２の出力電圧は検出電圧Ａと同
期したゼロクロスのタイミングパルスＧとして得られる
。すなわち、方形波電圧Ｅの立」一つ・立下りのエツジ
でタイミングパルスＧが発生する。なお、遅延回路４０
はＤ−ＦＦあるいは数段接続したインノく一夕等を用い
ても良く、公知の回路を用いることができる。：Ｌな、
このパルス幅は遅延回路４０の遅延時間により自由に設
定可能である。

次に、この検出電圧Ａのゼロクロスと同期したタイミン
グパルスＧは、ＡＮＤ回路４６の一方の入力に加えられ
、ＡＮＤ回路４６の他方の入力には比較器３６の出力電
圧りが加えられる。このタイミングパルスＧと比較器３
６の出力電圧りとの論理和をとることによって、タイミ
ングパルスＧは検出電圧Ａの電圧低下の有無を判定する
ことができる。検出電圧Ａのゼロクロスのタイミングで
、検出電圧Ａの半サイクルを積分した電圧Ｃが所定の低
電圧検出レベルＦを超えていない場合、すなわち、所定
の電圧低下がある場合には、比較器３６の出力電圧りは
ハイレベルであるため、判定信号であるタイミングパル
スＧとの論理和はパルス幅の期間ハイレベルとなり、低
電圧検出信号として出力される（第２図Ｉの電圧波形）
。

また、所定の低電圧検出レベルＦを超えている場合、す
なわち、所定の電圧低下が無い場合には、比較器３６の
出力電圧りはローレベルであるため、タイミングパルス
Ｇとの論理和はローレベルのままであり、低電圧検出信
号は出力されない（第２図■の電圧波形）。

次いで、最後にタイミングパルスＧの立下りのエツジに
おいて、すなわち電圧低下の検出の有無の判定終了直後
に、パルス発生器４４はリセットパルスＨを発生する。

このリセットパルスＨにより積分器３４は初期状態にセ
ットされると同時に、次の半サイクルの検出電圧に対す
る積分動作を再び開始する。

このようにして、第１図の実施例回路は、検出電圧のゼ
ロクロス点を基準にして半サイクル毎に検出電圧の積分
を行い、この積分動作の終了時点で電圧低下の検出の有
無をタイミングパルスにより判定する。そして１．所定
の電圧低下が有る場合には、低電圧検出信号を出力する
回路として機能する。

′発明の効果〕 前述した実施例から明らかなように、本発明によれば、
積分器、比較器およびＥＸ−ＯＲやＡＮＤなどの論理回
路等の簡単な回路を用いて、しかも、交流検出電圧のゼ
ロクロスのタイミングで電圧低下の検出の有無の判定を
するよう構成したため、ＰＬＬ回路等の複雑な回路を使
用することなく、実用上問題の無い半サイクルの遅れ時
間だけで単相交流電圧の電圧低下の検出を行うことがで
きるという極めて大きな利点が得られる。

以上、本発明の好適な実施例について説明したか、本発
明の精神を逸脱しない範囲内において種々の設計変更を
なし得ることは勿論である。

【図面の簡単な説明】

第１図は本発明に係る交流電圧の電圧低下検出装置の一
実施例を示す回路図、第２図は第１図に示す回路の動作
波形図、第３図は従来の交流電圧の電圧低下検出装置の
構成例を示す概略回路図、第４図は第３図に示す回路の
動作波形図、第５図は従来の電圧低下検出装置の別の構
成例を示す概略回路図、第６図は第５図に示す回路の動
作波形図である。 １０．２０．３０・・・電圧検出器 １２．３２・・・整流器 １６．２６．３６・・・比較器 ２４・・・正弦波発生器 ３８・・・波形益形器 ４２・・・ＥＸ−ＯＲ回路 ４６・・・ＡＮＤ回路

Claims (1)

【特許請求の範囲】
1. （１）交流電圧を検出する電圧検出器と、検出された交
   流電圧を全波整流する整流器と、全波整流電圧を積分す
   る積分器と、該積分器の出力電圧と所定の低電圧検出レ
   ベルとを比較する比較器と、検出された交流電圧のゼロ
   クロスに同期するタイミングパルスを形成しこのタイミ
   ングパルスと前記比較器の出力とにより電圧低下の検出
   の有無を判定して低電圧検出信号を出力する論理回路と
   、前記電圧低下の検出の有無判定終了後に前記タイミン
   グパルスに基づいて前記積分器に対するリセットパルス
   を発生するパルス発生器とから構成することを特徴とす
   る交流電圧の電圧低下検出装置。