JPH0949859A - 停電検出回路 - Google Patents
停電検出回路Info
- Publication number
- JPH0949859A JPH0949859A JP7222644A JP22264495A JPH0949859A JP H0949859 A JPH0949859 A JP H0949859A JP 7222644 A JP7222644 A JP 7222644A JP 22264495 A JP22264495 A JP 22264495A JP H0949859 A JPH0949859 A JP H0949859A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power failure
- pulse train
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 交流フィルタの残留電圧の影響を受けずに、
瞬時の停電を検出する高力率整流回路に有効な停電検出
回路を提供する。 【解決手段】 交流電源ＡＶＣを全波整流する整流回路
１の出力電圧ＶＤと基準電圧Ｖｒとをコンパレータ５で
比較して得たパルス列の立ち上がりに同期して一定幅の
反転パルス列をモノステータブルマルチバイブレータ６
より得て、この出力とコンパレータ５の出力とのＮＯＲ
論理をとり、その出力によりフリップフロップ１０をセ
ットし、コンパレータ５の出力にフリップフロップ１０
をリセットする。
瞬時の停電を検出する高力率整流回路に有効な停電検出
回路を提供する。 【解決手段】 交流電源ＡＶＣを全波整流する整流回路
１の出力電圧ＶＤと基準電圧Ｖｒとをコンパレータ５で
比較して得たパルス列の立ち上がりに同期して一定幅の
反転パルス列をモノステータブルマルチバイブレータ６
より得て、この出力とコンパレータ５の出力とのＮＯＲ
論理をとり、その出力によりフリップフロップ１０をセ
ットし、コンパレータ５の出力にフリップフロップ１０
をリセットする。
Description
【０００１】
【発明の属する技術分野】本発明は、単相交流を入力す
る無停電電源装置に用いる停電検出回路に関する。
る無停電電源装置に用いる停電検出回路に関する。
【０００２】
【従来の技術】従来、単相交流を入力する無停電電源装
置に用いる停電検出回路は公知であり、図４はその一例
を示すものである。即ち、図４において、交流電圧ＶＡ
Ｃは整流回路Ｄ１で全波整流された後、抵抗Ｒ1 ，Ｒ2
により分圧され、その分圧電圧ＶＤをコンパレータＡ１
において基準電圧Ｖｒと比較してＶｒ＞ＶＤとなったと
きに停電を判定する。この場合、分圧電圧ＶＤに交流分
が含まれているので、コンパレータＡ１の出力はチャタ
リングを起こすので、前記抵抗Ｒ2 にコンデンサＣ1 を
接続してチャタリング現象を防止している。この構成に
よれば、チャタリング現象を解消するためにコンデンサ
Ｃ1 を用いているので、常態でコンデンサＣ1 に電荷が
充電され、停電時にコンデンサＣ1の電荷が抵抗Ｒ2 を
通じて放電されるので、図５で示すタイムチャートから
明らかなように、停電時から停電検出を判定するまでの
遅れ時間ｔ1 が長くかかると言う不都合を有する。
置に用いる停電検出回路は公知であり、図４はその一例
を示すものである。即ち、図４において、交流電圧ＶＡ
Ｃは整流回路Ｄ１で全波整流された後、抵抗Ｒ1 ，Ｒ2
により分圧され、その分圧電圧ＶＤをコンパレータＡ１
において基準電圧Ｖｒと比較してＶｒ＞ＶＤとなったと
きに停電を判定する。この場合、分圧電圧ＶＤに交流分
が含まれているので、コンパレータＡ１の出力はチャタ
リングを起こすので、前記抵抗Ｒ2 にコンデンサＣ1 を
接続してチャタリング現象を防止している。この構成に
よれば、チャタリング現象を解消するためにコンデンサ
Ｃ1 を用いているので、常態でコンデンサＣ1 に電荷が
充電され、停電時にコンデンサＣ1の電荷が抵抗Ｒ2 を
通じて放電されるので、図５で示すタイムチャートから
明らかなように、停電時から停電検出を判定するまでの
遅れ時間ｔ1 が長くかかると言う不都合を有する。
【０００３】図６は、他の従来例を示すもので、この構
成によれば、抵抗Ｒ2 にコンデンサを接続していないた
め、コンパレータＡ１の出力（ａ点の出力）は、図７の
タイムチャートで示すように、パルス状となるが、ここ
で、基準電圧Ｖｒの値を小さくすれば、コンパレータＡ
１の出力即ちａ点の出力のパルス列のオフ期間ｔ2 は短
くなり、コンパレータＡ１の出力に抵抗Ｒ3 ，Ｒ4 と、
コンデンサＣ1 から成る時定数の小さいフィルタＦ1 と
ヒステリシスを持った反転ゲートＧ1 を用いることによ
り、反転ゲートＧ1 の出力即ちＣ点の出力は、停電時に
Ｌレベルで交流受電時にＨレベルとすることができ、停
電時から停電検出を判定するまでの遅れ時間ｔ3 が短く
なり、停電検出が高速化できる利点を有する。
成によれば、抵抗Ｒ2 にコンデンサを接続していないた
め、コンパレータＡ１の出力（ａ点の出力）は、図７の
タイムチャートで示すように、パルス状となるが、ここ
で、基準電圧Ｖｒの値を小さくすれば、コンパレータＡ
１の出力即ちａ点の出力のパルス列のオフ期間ｔ2 は短
くなり、コンパレータＡ１の出力に抵抗Ｒ3 ，Ｒ4 と、
コンデンサＣ1 から成る時定数の小さいフィルタＦ1 と
ヒステリシスを持った反転ゲートＧ1 を用いることによ
り、反転ゲートＧ1 の出力即ちＣ点の出力は、停電時に
Ｌレベルで交流受電時にＨレベルとすることができ、停
電時から停電検出を判定するまでの遅れ時間ｔ3 が短く
なり、停電検出が高速化できる利点を有する。
【０００４】
【発明が解決しようとする課題】ところで、近年、機器
の交流入力電流高調波を減少される動きが強くなってい
る。このため、交流を直流に整流する整流回路に対して
も、高調波を多く発生するダイオードとコンデンサとか
ら成るコンデンサ入力型回路から高調波電流をなくする
ことが可能な図８で示すようなスイッチング素子を用い
た高力率整流回路を用いることが増加してきている。こ
の高力率整流回路は、交流電圧ＶＡＣに瞬時に停電が生
じると制御が不安定になる恐れがあり、このため、１０
ｍＳ程度の瞬時の停電も検知して、復電する前にスイッ
チ動作を一旦停止し、再起動を行う必要がある。
の交流入力電流高調波を減少される動きが強くなってい
る。このため、交流を直流に整流する整流回路に対して
も、高調波を多く発生するダイオードとコンデンサとか
ら成るコンデンサ入力型回路から高調波電流をなくする
ことが可能な図８で示すようなスイッチング素子を用い
た高力率整流回路を用いることが増加してきている。こ
の高力率整流回路は、交流電圧ＶＡＣに瞬時に停電が生
じると制御が不安定になる恐れがあり、このため、１０
ｍＳ程度の瞬時の停電も検知して、復電する前にスイッ
チ動作を一旦停止し、再起動を行う必要がある。
【０００５】そこで、この高力率整流回路に、前記した
図４で示す停電検出回路を用いると、停電が生じてから
停電検出を行うまでに数１０ｍＳかかるため、１０ｍＳ
前後の瞬時停電は検出できないと言う不都合を有する。
図４で示す停電検出回路を用いると、停電が生じてから
停電検出を行うまでに数１０ｍＳかかるため、１０ｍＳ
前後の瞬時停電は検出できないと言う不都合を有する。
【０００６】また、前記高力率整流回路に、前記した図
６で示す停電検出回路を用いるときは、速度的には充分
であるが、前記高力率整流回路は、図８で示すように、
交流入力側にリアクトルＬ1 ，Ｌ2 とコンデンサＣ１か
ら成る交流フィルタＦ2 を備えているので、１０ｍＳ程
度の瞬時停電では交流電圧波形は図９で示すように、停
電が発生してもコンデンサＣ１による残留電圧によりコ
ンパレータＡ１は停電を検出できないと言う不都合を有
する。上記において、図６で示す停電検出回路における
基準電圧Ｖｒを大きく設定することにより、残留電圧の
影響を解消することができるが、パルス幅が狭くなり、
そのためコンパレータＡ１の出力に接続するフィルタＦ
1 の時定数を大きくしなければならず、その結果、検出
の遅れ時間ｔ3 が長くなり、図４で示す回路と同様に１
０ｍＳの瞬時停電を検出することができなくなると言う
不都合を有する。即ち、従来の停電検出回路では、検出
時間が長くなり、交流フィルタを有する高力率整流回路
には使用できないと言う問題があった。
６で示す停電検出回路を用いるときは、速度的には充分
であるが、前記高力率整流回路は、図８で示すように、
交流入力側にリアクトルＬ1 ，Ｌ2 とコンデンサＣ１か
ら成る交流フィルタＦ2 を備えているので、１０ｍＳ程
度の瞬時停電では交流電圧波形は図９で示すように、停
電が発生してもコンデンサＣ１による残留電圧によりコ
ンパレータＡ１は停電を検出できないと言う不都合を有
する。上記において、図６で示す停電検出回路における
基準電圧Ｖｒを大きく設定することにより、残留電圧の
影響を解消することができるが、パルス幅が狭くなり、
そのためコンパレータＡ１の出力に接続するフィルタＦ
1 の時定数を大きくしなければならず、その結果、検出
の遅れ時間ｔ3 が長くなり、図４で示す回路と同様に１
０ｍＳの瞬時停電を検出することができなくなると言う
不都合を有する。即ち、従来の停電検出回路では、検出
時間が長くなり、交流フィルタを有する高力率整流回路
には使用できないと言う問題があった。
【０００７】
【課題を解決するための手段】そこで本発明は、高力率
整流回路に用いることを前提として、従来構成の問題を
解決するための停電検出回路を提供するもので、交流電
源を全波整流する整流回路と、この整流回路の出力電圧
と基準電圧とを比較してパルス列を出力するコンパレー
タと、前記パルス列の立ち上がりに同期して前記パルス
列のパレス幅よりも狭い一定幅の反転パルス列を出力す
るモノステータブルマルチバイブレータと、前記パルス
列と前記反転パルス列とのＮＯＲ論理をとるゲートと、
このゲートの出力によりリセットされ、前記パルス列に
よってリセットされるフリップフロップとから構成した
ことを特徴とする停電検出回路に存する。
整流回路に用いることを前提として、従来構成の問題を
解決するための停電検出回路を提供するもので、交流電
源を全波整流する整流回路と、この整流回路の出力電圧
と基準電圧とを比較してパルス列を出力するコンパレー
タと、前記パルス列の立ち上がりに同期して前記パルス
列のパレス幅よりも狭い一定幅の反転パルス列を出力す
るモノステータブルマルチバイブレータと、前記パルス
列と前記反転パルス列とのＮＯＲ論理をとるゲートと、
このゲートの出力によりリセットされ、前記パルス列に
よってリセットされるフリップフロップとから構成した
ことを特徴とする停電検出回路に存する。
【０００８】
【発明の実施の形態】図１は本発明の停電検出回路の実
施の１例を示しており、交流電圧ＶＡＣを全波整流する
ダイオードから成る整流回路１と、整流回路１により整
流された電圧を分圧する分圧抵抗２，３を直列接続した
分圧回路４と、この分圧回路４によって分圧された電圧
ＶＤと基準電圧Ｖｒとを比較するコンパレータ５と、こ
のコンパレータ５から出力パレス列の立ち上がりに同期
して一定の幅ＴＷ2 をもつ反転パルスを出力するモノス
テータブルマルチバイブレータ６と、このモノステータ
ブルマルチバイブレータ６の出力と前記コンパレータ５
の出力とのＮＯＲ論理をとるゲート７と、このゲート７
の出力及び前記コンパレータ５の出力によって夫々セッ
ト及びリセットされるゲート８，９から成るフリップフ
ロップ１０とから構成して、停電が生じたときに、時間
的遅れなく且つ残留電圧の影響を受けずに停電検出を可
能にしたものである。
施の１例を示しており、交流電圧ＶＡＣを全波整流する
ダイオードから成る整流回路１と、整流回路１により整
流された電圧を分圧する分圧抵抗２，３を直列接続した
分圧回路４と、この分圧回路４によって分圧された電圧
ＶＤと基準電圧Ｖｒとを比較するコンパレータ５と、こ
のコンパレータ５から出力パレス列の立ち上がりに同期
して一定の幅ＴＷ2 をもつ反転パルスを出力するモノス
テータブルマルチバイブレータ６と、このモノステータ
ブルマルチバイブレータ６の出力と前記コンパレータ５
の出力とのＮＯＲ論理をとるゲート７と、このゲート７
の出力及び前記コンパレータ５の出力によって夫々セッ
ト及びリセットされるゲート８，９から成るフリップフ
ロップ１０とから構成して、停電が生じたときに、時間
的遅れなく且つ残留電圧の影響を受けずに停電検出を可
能にしたものである。
【０００９】図２は、図１に示す回路におけるタイムチ
ャートを示しており、（１）は停電発生時における波形
を含む交流電圧ＶＡＣの波形列を示し、この交流電圧Ｖ
ＡＣは、整流回路１において全波整流された後、分圧抵
抗２，３により分圧されて分圧抵抗３の両端に図２の
（２）で示す波形の分圧電圧ＶＤが生じ、この分圧電圧
ＶＤは、コンパレータ５において基準電圧Ｖｒと比較さ
れる。その結果、コンパレータ５の出力点（ａ点）から
図２の（３）で示すように、パルス幅ＴＷ1 をもつ矩形
のパルス列が生じ、このパルス列は、モノステータブル
マルチバイブレータ６において前記パルス列の立ち上が
りに同期してパルス幅ＴＷ2 をもつ反転パルス列に変換
され、その出力（ｂ点）に図２の（４）で示す反転パル
ス列が生じる。
ャートを示しており、（１）は停電発生時における波形
を含む交流電圧ＶＡＣの波形列を示し、この交流電圧Ｖ
ＡＣは、整流回路１において全波整流された後、分圧抵
抗２，３により分圧されて分圧抵抗３の両端に図２の
（２）で示す波形の分圧電圧ＶＤが生じ、この分圧電圧
ＶＤは、コンパレータ５において基準電圧Ｖｒと比較さ
れる。その結果、コンパレータ５の出力点（ａ点）から
図２の（３）で示すように、パルス幅ＴＷ1 をもつ矩形
のパルス列が生じ、このパルス列は、モノステータブル
マルチバイブレータ６において前記パルス列の立ち上が
りに同期してパルス幅ＴＷ2 をもつ反転パルス列に変換
され、その出力（ｂ点）に図２の（４）で示す反転パル
ス列が生じる。
【００１０】上記において、ｂ点におけるパルス列のパ
ルス幅ＴＷ2 を、ａ点におけるパルス列のパルス幅ＴＷ
1 より狭く設定すると、ａ点のパルス波形とｂ点のパル
ス波形とをゲート７に入力してＮＯＲ論理をとると、正
常な交流受信時には、ａ点のパルス列とｂ点のパルス列
とが同時にＬレベルになることはないので、ゲート７の
出力（ｃ点）はＬレベルを保持する。従って、フリップ
フロップ１０は、ａ点のパルス列の立ち上がりでトリガ
ーされるので、フリップフロップ１０の出力（ｄ点）が
Ｌレベルを維持する。
ルス幅ＴＷ2 を、ａ点におけるパルス列のパルス幅ＴＷ
1 より狭く設定すると、ａ点のパルス波形とｂ点のパル
ス波形とをゲート７に入力してＮＯＲ論理をとると、正
常な交流受信時には、ａ点のパルス列とｂ点のパルス列
とが同時にＬレベルになることはないので、ゲート７の
出力（ｃ点）はＬレベルを保持する。従って、フリップ
フロップ１０は、ａ点のパルス列の立ち上がりでトリガ
ーされるので、フリップフロップ１０の出力（ｄ点）が
Ｌレベルを維持する。
【００１１】上記において、停電が生じると、分圧電圧
ＶＤの波形が不連続となるので、コンパレータ５から出
力されるパルス列のパルス幅ＴＷ3 が、モノステータブ
ルマルチバイブレータ６より出力される反転パルス列の
パルス幅ＴＷ2 より狭くなるので、停電が生じた瞬間に
ａ点のパルス列とｂ点のパルス列が同時にＬレベルとな
り、ＮＯＲ論理のゲート７の出力が図２の（５）で示す
ようにＨレベルとなるので、フリップフロップ１０をセ
ットする。このため、フリップフロップ１０の出力は、
図２の（６）で示すようにＨレベルに上がる。ＮＯＲ論
理のゲート７の出力は、ｂ点の反転パルス列がＨレベル
になったときにＬレベルに下がるが、フリップフロップ
１０によってラッチされ、停電が回復して再びａ点のパ
ルス列がＨレベルに立ち上がると、フリップフロップ１
０の出力はＬレベルにリセットされる。
ＶＤの波形が不連続となるので、コンパレータ５から出
力されるパルス列のパルス幅ＴＷ3 が、モノステータブ
ルマルチバイブレータ６より出力される反転パルス列の
パルス幅ＴＷ2 より狭くなるので、停電が生じた瞬間に
ａ点のパルス列とｂ点のパルス列が同時にＬレベルとな
り、ＮＯＲ論理のゲート７の出力が図２の（５）で示す
ようにＨレベルとなるので、フリップフロップ１０をセ
ットする。このため、フリップフロップ１０の出力は、
図２の（６）で示すようにＨレベルに上がる。ＮＯＲ論
理のゲート７の出力は、ｂ点の反転パルス列がＨレベル
になったときにＬレベルに下がるが、フリップフロップ
１０によってラッチされ、停電が回復して再びａ点のパ
ルス列がＨレベルに立ち上がると、フリップフロップ１
０の出力はＬレベルにリセットされる。
【００１２】このように、本願回路によれば、停電が生
じたとき、時間的遅れなく停電を検知できると同時に、
コンパレータ５の基準電圧Ｖｒを残留電圧以上とし、同
時に反転パルス列のパルス幅ＴＷ2 をそのときのコンパ
レータ５により出力されるパルス列のパルス幅ＴＷ1 に
合わせて設定すれば、残留電圧の影響を受けずに停電を
検出することができる。
じたとき、時間的遅れなく停電を検知できると同時に、
コンパレータ５の基準電圧Ｖｒを残留電圧以上とし、同
時に反転パルス列のパルス幅ＴＷ2 をそのときのコンパ
レータ５により出力されるパルス列のパルス幅ＴＷ1 に
合わせて設定すれば、残留電圧の影響を受けずに停電を
検出することができる。
【００１３】図３は、本発明の回路を、高力率整流回路
を用いた電源装置に応用した場合の実施例を示してお
り、該実施例は、高力率整流回路の後段にＤＣ−ＤＣコ
ンバータを接続した直流電源装置を示したが、インバー
タを接続した無停電電源装置にも応用し得ることは勿論
である。即ち、図３は高力率整流回路１１とＤＣ−ＤＣ
コンバータ１２とをユニット１３とし、このユニット１
３を複数本例では２台並列に接続した電源システムを示
しており、この電源システムは、本願回路Ｐを１組備え
ている。交流入力ＶＡＣはトランス１４で適当な電圧に
降圧され、絶縁によって本願回路Ｐに入力する。本願回
路Ｐにおいては、既に述べたような作用が行われ、その
出力即ちｄ点の出力はトランシスタ１５，１６で増幅さ
れて夫々２つのユニット１３，１３に入力する。各ユニ
ット１３，１３では、その信号をフォトカプラ１７で絶
縁してユニット１３の高力率制御回路１１のイニシャル
リセット回路１８に入力する。上記において、電源装置
の交流入力に電源の切り換え等で瞬時に停電が生じる
と、本願回路Ｐで時間的遅れがなく停電を検出し、フリ
ップフロップ１０の出力がＨレベルに上がり、これによ
ってトランジスタ１５，１６はオンとなって、各ユニッ
ト１３内のフォトカプラ１７をオンさせる。このため、
各ユニット１３の高力率制御回路１１はリセットされて
再起動することになり、瞬時停電による不安定動作を解
消することができる。
を用いた電源装置に応用した場合の実施例を示してお
り、該実施例は、高力率整流回路の後段にＤＣ−ＤＣコ
ンバータを接続した直流電源装置を示したが、インバー
タを接続した無停電電源装置にも応用し得ることは勿論
である。即ち、図３は高力率整流回路１１とＤＣ−ＤＣ
コンバータ１２とをユニット１３とし、このユニット１
３を複数本例では２台並列に接続した電源システムを示
しており、この電源システムは、本願回路Ｐを１組備え
ている。交流入力ＶＡＣはトランス１４で適当な電圧に
降圧され、絶縁によって本願回路Ｐに入力する。本願回
路Ｐにおいては、既に述べたような作用が行われ、その
出力即ちｄ点の出力はトランシスタ１５，１６で増幅さ
れて夫々２つのユニット１３，１３に入力する。各ユニ
ット１３，１３では、その信号をフォトカプラ１７で絶
縁してユニット１３の高力率制御回路１１のイニシャル
リセット回路１８に入力する。上記において、電源装置
の交流入力に電源の切り換え等で瞬時に停電が生じる
と、本願回路Ｐで時間的遅れがなく停電を検出し、フリ
ップフロップ１０の出力がＨレベルに上がり、これによ
ってトランジスタ１５，１６はオンとなって、各ユニッ
ト１３内のフォトカプラ１７をオンさせる。このため、
各ユニット１３の高力率制御回路１１はリセットされて
再起動することになり、瞬時停電による不安定動作を解
消することができる。
【０００７】
【発明の効果】本願は叙上のように構成されているの
で、フィルタ等で生じる残留電圧に影響されることな
く、停電が生じたとき時間的遅れなく停電を検出するこ
とができると言う利点を有する。
で、フィルタ等で生じる残留電圧に影響されることな
く、停電が生じたとき時間的遅れなく停電を検出するこ
とができると言う利点を有する。
【図１】 本発明の実施の１例の停電検出回路図。
【図２】 本発明の回路におけるタイムチャートを示す
図。
図。
【図３】 本発明の回路を応用した電源システムの回路
図。
図。
【図４】 従来構成の回路図。
【図５】 図４におけるタイムチャートを示す図。
【図６】 従来の他の構成の回路図。
【図７】 図６におけるタイムチャートを示す図。
【図８】 高力率整流回路図。
【図９】 図８における瞬時停電波形図。
１ 整流回路 ２，３ 分圧抵抗 ５
コンパレータ ６ モノステータブルマルチバイブレータ ７ ゲート １０ フリップフロップ回路 ＶＡＣ 交流電圧 ＶＤ 分圧電圧 Ｖ
ｒ 基準電圧
コンパレータ ６ モノステータブルマルチバイブレータ ７ ゲート １０ フリップフロップ回路 ＶＡＣ 交流電圧 ＶＤ 分圧電圧 Ｖ
ｒ 基準電圧
Claims (1)
- 【請求項１】 交流電源を全波整流する整流回路と、こ
の整流回路の出力電圧と基準電圧とを比較してパルス列
を出力するコンパレータと、前記パルス列の立ち上がり
に同期して前記パルス列のパレス幅よりも狭い一定幅の
反転パルス列を出力するモノステータブルマルチバイブ
レータと、前記パルス列と前記反転パルス列とのＮＯＲ
論理をとるゲートと、このゲートの出力によりリセット
され、前記パルス列によってリセットされるフリップフ
ロップとから構成したことを特徴とする停電検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222644A JPH0949859A (ja) | 1995-08-08 | 1995-08-08 | 停電検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222644A JPH0949859A (ja) | 1995-08-08 | 1995-08-08 | 停電検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0949859A true JPH0949859A (ja) | 1997-02-18 |
Family
ID=16785687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222644A Pending JPH0949859A (ja) | 1995-08-08 | 1995-08-08 | 停電検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0949859A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008209018A (ja) * | 2007-02-23 | 2008-09-11 | Mitsubishi Heavy Ind Ltd | 大型冷凍機の制御装置およびその停電検出方法 |
| CN101881793A (zh) * | 2009-05-08 | 2010-11-10 | 深圳市金威源科技有限公司 | 一种交流电掉电检测方法及报警电路 |
| CN102269789A (zh) * | 2010-12-31 | 2011-12-07 | 北京谊安医疗系统股份有限公司 | 断电报警装置 |
| CN102749498A (zh) * | 2012-07-16 | 2012-10-24 | 成都芯源系统有限公司 | 一种交流电压检测电路及其方法和安规电容放电电路 |
-
1995
- 1995-08-08 JP JP7222644A patent/JPH0949859A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008209018A (ja) * | 2007-02-23 | 2008-09-11 | Mitsubishi Heavy Ind Ltd | 大型冷凍機の制御装置およびその停電検出方法 |
| CN101881793A (zh) * | 2009-05-08 | 2010-11-10 | 深圳市金威源科技有限公司 | 一种交流电掉电检测方法及报警电路 |
| CN102269789A (zh) * | 2010-12-31 | 2011-12-07 | 北京谊安医疗系统股份有限公司 | 断电报警装置 |
| CN102749498A (zh) * | 2012-07-16 | 2012-10-24 | 成都芯源系统有限公司 | 一种交流电压检测电路及其方法和安规电容放电电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9479067B2 (en) | System and method for a switched-mode power supply | |
| JPH02231922A (ja) | モータ駆動装置における瞬時停電回復時の突入電流防止制御方式 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| CN114355236A (zh) | 整流逆变电路的检测方法、装置及不间断电源 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPH0843453A (ja) | 電圧低下検出回路 | |
| JPH0431772A (ja) | 停電検出回路 | |
| JPH11341820A (ja) | 電圧型インバータ | |
| JP2647204B2 (ja) | 電力変換装置 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPS60232422A (ja) | 火炎電流検出装置 | |
| JPS62269240A (ja) | ノイズ除去装置 | |
| JP3058156B2 (ja) | 入力切断信号送出回路 | |
| JPH0145223Y2 (ja) | ||
| JPH04322136A (ja) | 電源装置 | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JPH0537254Y2 (ja) | ||
| JPH04285437A (ja) | 停電検出装置 | |
| JPS63103311A (ja) | マイクロコンピユ−タシステムの停電時の処理方法 | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| JPH02218967A (ja) | 直流安定化電源の停電検出信号装置 | |
| JPH0313786Y2 (ja) | ||
| JPH04140013A (ja) | 三相入力欠相検出方法および三相入力欠相検出装置 | |
| JPH0237097Y2 (ja) |