JPH04140013A - 三相入力欠相検出方法および三相入力欠相検出装置 - Google Patents
三相入力欠相検出方法および三相入力欠相検出装置Info
- Publication number
- JPH04140013A JPH04140013A JP26016290A JP26016290A JPH04140013A JP H04140013 A JPH04140013 A JP H04140013A JP 26016290 A JP26016290 A JP 26016290A JP 26016290 A JP26016290 A JP 26016290A JP H04140013 A JPH04140013 A JP H04140013A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- open
- load
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 5
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 238000010586 diagram Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
三相入力電源を使用している装置において、三相のうち
一相でも入力が無い状態が生じた場合を検出する三相入
力欠相検出回路に関し、誘導電圧に関係なく欠相検出で
きるようにすることを目的とし、 負荷１１に接続する各電源入力ラインに流れる電流に基
づき欠相検出するような構成の方法および装置としたも
のである。
一相でも入力が無い状態が生じた場合を検出する三相入
力欠相検出回路に関し、誘導電圧に関係なく欠相検出で
きるようにすることを目的とし、 負荷１１に接続する各電源入力ラインに流れる電流に基
づき欠相検出するような構成の方法および装置としたも
のである。
本発明は、三相入力電源を使用している装置において、
三相のうち一相でも入力が無い状態が住じた場合を検出
する三相入力欠相検出回路に関する。
三相のうち一相でも入力が無い状態が住じた場合を検出
する三相入力欠相検出回路に関する。
従来の三相入力欠相検出回路を第４図に示す。
ここに、Ｌｌ、Ｌ２．Ｌ３は三相の一相、二相、三相を
表示する。三相の各ラインから入力した電源電圧を整流
して平滑にする整流・平滑回路１と、整流・平滑回路１
の出力によって動作する負荷２と、それぞれＬｌ、Ｌ２
．Ｌ３の電圧を負側入力端から入力し、正側入力端から
入力する基準電圧と比較して各相の欠相を評価する比較
器３．４．５と、三相の各ラインから分岐して比較器３
，４．５の負側に接続させる各分岐ラインにそれぞれ設
け、比較器入力を整流するダイオード６．７．８と、各
比較器３，４．５の出力から電源の欠相を検知し、アラ
ームを送出する制御部９を具備している。
表示する。三相の各ラインから入力した電源電圧を整流
して平滑にする整流・平滑回路１と、整流・平滑回路１
の出力によって動作する負荷２と、それぞれＬｌ、Ｌ２
．Ｌ３の電圧を負側入力端から入力し、正側入力端から
入力する基準電圧と比較して各相の欠相を評価する比較
器３．４．５と、三相の各ラインから分岐して比較器３
，４．５の負側に接続させる各分岐ラインにそれぞれ設
け、比較器入力を整流するダイオード６．７．８と、各
比較器３，４．５の出力から電源の欠相を検知し、アラ
ームを送出する制御部９を具備している。
この検出回路においては、比較器３，４．５により各相
の入力電圧と基準電圧を比較し、その出力が第５図に示
すように、定常時はパルス出力、欠相時は定電圧出力と
なり、その欠相判別を制御部９が行なっていた。
の入力電圧と基準電圧を比較し、その出力が第５図に示
すように、定常時はパルス出力、欠相時は定電圧出力と
なり、その欠相判別を制御部９が行なっていた。
上記従来の検出回路ては、負荷２か交流ファン等でイン
ダクタンスＬを持つ場合、欠相か発生した時に誘導電圧
により欠相した相に電圧が発生して、入力電圧で欠相検
出している回路では検出できない場合があるという問題
点があった。
ダクタンスＬを持つ場合、欠相か発生した時に誘導電圧
により欠相した相に電圧が発生して、入力電圧で欠相検
出している回路では検出できない場合があるという問題
点があった。
本発明は、上記問題点に鑑みて成されたものてあり、そ
の解決を目的として設定される技術的課題は、誘導電圧
に関係なく欠相検出てきる三相入力欠相検出方法および
三相入力欠相検出装置を提供することにある。
の解決を目的として設定される技術的課題は、誘導電圧
に関係なく欠相検出てきる三相入力欠相検出方法および
三相入力欠相検出装置を提供することにある。
本発明は、上記課題を解決するための具体的な手段とし
て、第１図に示すように、三相入力欠相検出方法を構成
するにあたり、負荷１１に接続する各電源入力ライン１
１ａ、１１ｂ、１１ｃに流れる電流に基づき欠相検出す
ることにしたものである。
て、第１図に示すように、三相入力欠相検出方法を構成
するにあたり、負荷１１に接続する各電源入力ライン１
１ａ、１１ｂ、１１ｃに流れる電流に基づき欠相検出す
ることにしたものである。
前記方法を実現する三相入力欠相検出装置としては、負
荷１１に接続する各電源入力ライン１１ａ、１１ｂ、１
１ｃに流れる電流をそれぞれ検出する電流検出手段１２
ａ、１２ｂ。
荷１１に接続する各電源入力ライン１１ａ、１１ｂ、１
１ｃに流れる電流をそれぞれ検出する電流検出手段１２
ａ、１２ｂ。
１２ｃと、該電流検出手段１２ａ、１２ｂ。
１２ｃが検出した電流から定電圧を得る電圧出力手段１
３ａ、１３ｂ、１３ｃと、該電圧出力手段１３ａ、１３
ｂ、１３ｃから出力される電圧と負荷１１の最低負荷で
動作する電圧よりも低く設定した基準電圧を比較する比
較器１４ａ、１４ｂ。
３ａ、１３ｂ、１３ｃと、該電圧出力手段１３ａ、１３
ｂ、１３ｃから出力される電圧と負荷１１の最低負荷で
動作する電圧よりも低く設定した基準電圧を比較する比
較器１４ａ、１４ｂ。
１４ｃと、各比較器１４ａ、１４ｂ、１４ｃの出力を受
けて前記電源入力ライン１１ａ、１１ｂ。
けて前記電源入力ライン１１ａ、１１ｂ。
１１ｃの欠相していることを判定する欠相判別手段１５
を備えたものである。
を備えたものである。
前記欠相判別手段１５は、欠相している１相についての
欠相検出信号を出力する手段を形成したものが望ましい
。
欠相検出信号を出力する手段を形成したものが望ましい
。
本発明は上記構成により、電流検出手段１２ａ、１２ｂ
、１２ｃが負荷１１に接続する各電源入力ライン１１ａ
、１１ｂ、１１ｃに流れる電流を検出し、電流検出手段
１２ａ、１２ｂ。
、１２ｃが負荷１１に接続する各電源入力ライン１１ａ
、１１ｂ、１１ｃに流れる電流を検出し、電流検出手段
１２ａ、１２ｂ。
１２ｃにより検出された電流から電圧出力手段１３ａ、
１３ｂ、１３ｃがそれぞれ定電圧Ｖｌ。
１３ｂ、１３ｃがそれぞれ定電圧Ｖｌ。
Ｖ２．Ｖ３を出力し、この電圧出力手段１３ａ。
１３ｂ、１３ｃから出力される電圧と負荷１１の最低負
荷で動作する電圧よりも低く設定した基準電圧を比較器
１４ａ、１４ｂ、１４ｃによって比較し、基準電圧より
も高い電圧であればハイレベルの出力を出して、欠相判
別手段１５により各比較器１４ａ、１４ｂ、１４ｃの出
力から欠相していることを判定させる。
荷で動作する電圧よりも低く設定した基準電圧を比較器
１４ａ、１４ｂ、１４ｃによって比較し、基準電圧より
も高い電圧であればハイレベルの出力を出して、欠相判
別手段１５により各比較器１４ａ、１４ｂ、１４ｃの出
力から欠相していることを判定させる。
そして、この欠相している場合において、欠相判別手段
１５は、欠相している１相についての欠相検出信号を出
力させる。
１５は、欠相している１相についての欠相検出信号を出
力させる。
以下、本発明の実施例として、欠相判別手段を制御部内
に設けた場合について図示説明する。
に設けた場合について図示説明する。
第２図に実施例装置の構成を示す。
ここに、２１は負荷、２２ａ、２２ｂ。
２２ｃはカレントトランスで、それぞれ各Ｌｌ。
Ｌ２．Ｌ３のラインから電流を取り出し、抵抗（Ｒ）を
流れることによって生じる電位差を欠相検出に利用する
。２３ａ、２３ｂ、２３ｃは整流・平滑回路で、各抵抗
（Ｒ）前後の電位差を定電圧Ｖとして出力する。２４ａ
、２４ｂ、２４ｃは比較器で、定電圧Ｖを負入力端から
入力し、最低負荷で動作する電圧Ｖ”よりも低い基準電
圧Ｖｌ （＞Ｏ）を正入力端から入力して電圧を比較し
、比較結果Ｌｌ （１）、Ｌ２ （１）。
流れることによって生じる電位差を欠相検出に利用する
。２３ａ、２３ｂ、２３ｃは整流・平滑回路で、各抵抗
（Ｒ）前後の電位差を定電圧Ｖとして出力する。２４ａ
、２４ｂ、２４ｃは比較器で、定電圧Ｖを負入力端から
入力し、最低負荷で動作する電圧Ｖ”よりも低い基準電
圧Ｖｌ （＞Ｏ）を正入力端から入力して電圧を比較し
、比較結果Ｌｌ （１）、Ｌ２ （１）。
Ｌ３（１）をそれぞれ出力する。２５は制御部で、電源
の欠相を検知し、アラームを送出する機能を有する。こ
の制御部２５では、第３図に示すように、各比較器２４
ａ、２４ｂ、２４ｃからの出力Ｌｌ （１）、Ｌ２ （
１）、Ｌ３ （１）をそれぞれ入力して、特定の相が欠
相しているか判別する欠相判別回路２６を具備している
。
の欠相を検知し、アラームを送出する機能を有する。こ
の制御部２５では、第３図に示すように、各比較器２４
ａ、２４ｂ、２４ｃからの出力Ｌｌ （１）、Ｌ２ （
１）、Ｌ３ （１）をそれぞれ入力して、特定の相が欠
相しているか判別する欠相判別回路２６を具備している
。
欠相判別回路２６は、Ｌｌ （１）、Ｌ２ （１）の論
理積Ａを出力するアンドゲート２６ａと、Ｌｌ （１）
、Ｌ３ （１）の論理積Ｂを出力するアンドゲート２６
ｂと、Ｌ２ （１）、Ｌ３ （１）の論理積Ｃを出力す
るアンドゲート２６ｃと、Ａ。
理積Ａを出力するアンドゲート２６ａと、Ｌｌ （１）
、Ｌ３ （１）の論理積Ｂを出力するアンドゲート２６
ｂと、Ｌ２ （１）、Ｌ３ （１）の論理積Ｃを出力す
るアンドゲート２６ｃと、Ａ。
Ｂ、Ｃの論理和を出力するオアゲート２６ｄと、オアゲ
ート２６ｄの出力を反転して出力するノットゲート２６
ｅと、ノットゲート２６ｅの出力りと比較器２４ａ、２
４ｂ、２４ｃからの出力Ｌｌ （１）、Ｌ２ （１）、
Ｌ３ （１）との論理積Ｅ、Ｆ、Ｇを出力するアンドゲ
ート２６ｆ。
ート２６ｄの出力を反転して出力するノットゲート２６
ｅと、ノットゲート２６ｅの出力りと比較器２４ａ、２
４ｂ、２４ｃからの出力Ｌｌ （１）、Ｌ２ （１）、
Ｌ３ （１）との論理積Ｅ、Ｆ、Ｇを出力するアンドゲ
ート２６ｆ。
２６ｇ、２６ｈからなる。
この欠相判別回路２６では、欠相しているラインが１つ
の時たけ欠相検出し、２つあるいは３つのラインが欠相
した場合には欠相と判断せず、欠相検出をしないことに
する。
の時たけ欠相検出し、２つあるいは３つのラインが欠相
した場合には欠相と判断せず、欠相検出をしないことに
する。
各ラインの状態における比較器２４ａ。
２４ｂ、２４ｃからの出力Ｌｌ （１） Ｌ２（１）
、Ｌ３ （１）に対する各ゲートの出力を、回路信号パ
ターンとして表にまとめて示す。
、Ｌ３ （１）に対する各ゲートの出力を、回路信号パ
ターンとして表にまとめて示す。
表回路信号パターン
このように構成した実施例において、例えばＬ１ライン
の電源供給側で断線したとする場合、カレントトランス
２２ａには電流が流れなくなり、整流・平滑回路２３ａ
の出力は定電圧Ｖ＝０であり、比較器２４ａの出力Ｌｌ
（１）はハイレベル（Ｈ）となる。これに対して比較
器２４ｂの出力Ｌ２ （１）はローレベル（Ｌ）、比較
器２４ｃの出力Ｌ３（１）はローレベル（Ｌ）である。
の電源供給側で断線したとする場合、カレントトランス
２２ａには電流が流れなくなり、整流・平滑回路２３ａ
の出力は定電圧Ｖ＝０であり、比較器２４ａの出力Ｌｌ
（１）はハイレベル（Ｈ）となる。これに対して比較
器２４ｂの出力Ｌ２ （１）はローレベル（Ｌ）、比較
器２４ｃの出力Ｌ３（１）はローレベル（Ｌ）である。
この信号をそれぞれ２つづつ入力したアントゲート２６
ａ、２６ｂ、２６ｃではそれぞれの出力がローレベル（
Ｌ）となり、このためオアゲート２６ｄの出力を反転し
たノットゲート２６ｅの出力りはハイレベル（Ｈ）にな
り、この信号と各比較器２４ａ、２４ｂ、２４ｃの出力
をそれぞれ入力したアンドゲート２６ｆ、２６ｇ。
ａ、２６ｂ、２６ｃではそれぞれの出力がローレベル（
Ｌ）となり、このためオアゲート２６ｄの出力を反転し
たノットゲート２６ｅの出力りはハイレベル（Ｈ）にな
り、この信号と各比較器２４ａ、２４ｂ、２４ｃの出力
をそれぞれ入力したアンドゲート２６ｆ、２６ｇ。
２６ｈの出力Ｅ、Ｆ、Ｇがそれぞれハイレベル（Ｈ）、
ローレベル（Ｌ）、ローレベル（Ｌ）となって、Ｌ１ラ
インの欠相検出信号（アラーム）が出力される。
ローレベル（Ｌ）、ローレベル（Ｌ）となって、Ｌ１ラ
インの欠相検出信号（アラーム）が出力される。
このように実施例では、１ラインの欠相によって電流値
が下がることを検出するようにしたことによって、負荷
側て誦導電圧を生じる場合も、電流が流れず電位差を生
じるだけであり、電流値の低下を確実に検出できて、欠
相検出の精度を向上させることができる。これにより、
負荷の誤動ηあるいは負荷の一部における負担の増加等
を確逢に防止できるようになり、故障、破損等の原因奄
除去することができる。
が下がることを検出するようにしたことによって、負荷
側て誦導電圧を生じる場合も、電流が流れず電位差を生
じるだけであり、電流値の低下を確実に検出できて、欠
相検出の精度を向上させることができる。これにより、
負荷の誤動ηあるいは負荷の一部における負担の増加等
を確逢に防止できるようになり、故障、破損等の原因奄
除去することができる。
以上のように本発明ては、三相入力欠相検出ブ法として
、負荷１１に接続する各電源入力ライン１１ａ、１１ｂ
、１１ｃに流れる電流に基づき欠相検出することにした
ことによって、誘導電圧か生じる負荷１１に対しても確
実に欠相検出ができ、欠相に起因する負荷の誤動作、負
荷の一部における負担の増加等の故障原因を回避するこ
とができる。
、負荷１１に接続する各電源入力ライン１１ａ、１１ｂ
、１１ｃに流れる電流に基づき欠相検出することにした
ことによって、誘導電圧か生じる負荷１１に対しても確
実に欠相検出ができ、欠相に起因する負荷の誤動作、負
荷の一部における負担の増加等の故障原因を回避するこ
とができる。
また、三相入力欠相検出装置として、負荷１１に接続す
る各電源入力ライン１１ａ。
る各電源入力ライン１１ａ。
１１ｂ、１１ｃに流れる電流を電流検出手段１２ａ、１
２ｂ、１２ｃにより検出して、その検出した電流から電
圧出力手段１３ａ、１３ｂ。
２ｂ、１２ｃにより検出して、その検出した電流から電
圧出力手段１３ａ、１３ｂ。
１３ｃにより定電圧を得て、その定電圧と負荷１１の最
低負荷で動作する電圧よりも低く設定した基準電圧を比
較器１４ａ、１４ｂ、１４ｃにより比較し、それぞれの
比較結果を受けて欠相判別手段１５により電源入力ライ
ン１１ａ、１１ｂ。
低負荷で動作する電圧よりも低く設定した基準電圧を比
較器１４ａ、１４ｂ、１４ｃにより比較し、それぞれの
比較結果を受けて欠相判別手段１５により電源入力ライ
ン１１ａ、１１ｂ。
１１ｃの欠相していることを判定することができるよう
にしたことによって、各電源入力ライン１１ａ、１１ｂ
、１１ｃに流れる電流に基づき欠相が検出でき、誘導電
圧による影響を排除し、欠相検出の精度を向上させるこ
とができ、欠相に起因した装置損傷を未然に防止できる
。
にしたことによって、各電源入力ライン１１ａ、１１ｂ
、１１ｃに流れる電流に基づき欠相が検出でき、誘導電
圧による影響を排除し、欠相検出の精度を向上させるこ
とができ、欠相に起因した装置損傷を未然に防止できる
。
この場合において、欠相判別手段１５により欠相してい
る１相についての欠相検出信号を出力すると、３相のう
ち１相だけが欠相した場合の認識が容易にでき、負荷の
誤動作あるいは負荷の一部における過剰負担の回避が容
易にでき、装置の損傷を回避できる。
る１相についての欠相検出信号を出力すると、３相のう
ち１相だけが欠相した場合の認識が容易にでき、負荷の
誤動作あるいは負荷の一部における過剰負担の回避が容
易にでき、装置の損傷を回避できる。
第１図は、本発明の原理構成図、
第２図は、実施例の検出回路を示す構成図、第３図は、
第４図は、
第５図は、
明図。
１１・・・負荷
１１ａ、１ ｌｂ、１１ｃ・・・電源入力ライン１２ａ
、１２ｂ、１２ｃｍ−−電流検出手段１３ａ、１３ｂ、
１３ｃ・・・電圧出力手段１４ａ、１４ｂ、１４ｃ・・
・比較器 １５・・・欠相判別手段 実施例の欠相判別回路を示す構成図、 従来の検出回路を示す構成図、 従来における比較器出力を示す波形説 支施例の欠相判別回路１示す績孫図 第３図 正′Ｉ＃時の捜出１ずルλ 従来における比較球 第 Ｌ１欠相時の捜出１つμ ）出力を示す波形説明図 図
、１２ｂ、１２ｃｍ−−電流検出手段１３ａ、１３ｂ、
１３ｃ・・・電圧出力手段１４ａ、１４ｂ、１４ｃ・・
・比較器 １５・・・欠相判別手段 実施例の欠相判別回路を示す構成図、 従来の検出回路を示す構成図、 従来における比較器出力を示す波形説 支施例の欠相判別回路１示す績孫図 第３図 正′Ｉ＃時の捜出１ずルλ 従来における比較球 第 Ｌ１欠相時の捜出１つμ ）出力を示す波形説明図 図
Claims (3)
- （１）負荷（１１）に接続する各電源入力ライン（１１
ａ、１１ｂ、１１ｃ）に流れる電流に基づき欠相検出す
る ことを特徴とする三相入力欠相検出方法。 - （２）負荷（１１）に接続する各電源入力ライン（１１
ａ、１１ｂ、１１ｃ）に流れる電流を検出する電流検出
手段（１２ａ、１２ｂ、１２ｃ）と、該電流検出手段（
１２ａ、１２ｂ、１２ｃ）が検出した電流から定電圧を
得る電圧出力 手段（１３ａ、１３ｂ、１３ｃ）と、該電圧出力手段（
１３ａ、１３ｂ、１３ｃ）から出力される電圧と負荷（
１１）の最低負荷で動作する電圧よりも低く設定した基
準電圧を比較する比較器（１４ａ、１４ｂ、１４ｃ）と
、各比較器（１４ａ、１４ｂ、１４ｃ）の出力を受けて
前記電源入力ライン（１１ａ、１１ｂ、１１ｃ）の欠相
していることを判定する欠相判別手段（１５）を備えた ことを特徴とする三相入力欠相検出装置。 - （３）前記欠相判別手段（１５）を、欠相している１相
についての欠相検出信号を出力する手段として形成した ことを特徴とする請求項２記載の三相入力欠相検出装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26016290A JPH04140013A (ja) | 1990-09-28 | 1990-09-28 | 三相入力欠相検出方法および三相入力欠相検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26016290A JPH04140013A (ja) | 1990-09-28 | 1990-09-28 | 三相入力欠相検出方法および三相入力欠相検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140013A true JPH04140013A (ja) | 1992-05-14 |
Family
ID=17344182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26016290A Pending JPH04140013A (ja) | 1990-09-28 | 1990-09-28 | 三相入力欠相検出方法および三相入力欠相検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016538547A (ja) * | 2013-11-12 | 2016-12-08 | ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ | 光学的電流センサを使用する電力変圧器 |
| KR102519115B1 (ko) * | 2022-12-29 | 2023-04-10 | 주식회사 베스텍 | 배전반의 전압 검출기(VD, Voltage Detector)를 이용한 결상 감지 방법 및 제어 장치 |
-
1990
- 1990-09-28 JP JP26016290A patent/JPH04140013A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016538547A (ja) * | 2013-11-12 | 2016-12-08 | ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ | 光学的電流センサを使用する電力変圧器 |
| US10191090B2 (en) | 2013-11-12 | 2019-01-29 | Alstom Technology Ltd | Power transformers using optical current sensors |
| KR102519115B1 (ko) * | 2022-12-29 | 2023-04-10 | 주식회사 베스텍 | 배전반의 전압 검출기(VD, Voltage Detector)를 이용한 결상 감지 방법 및 제어 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3220523B1 (en) | Phase loss detection in active front end converters | |
| US4507724A (en) | Pulse width modulated inverter for unbalanced and variable power factor loads | |
| GB2293505A (en) | Detecting abnormal conditions in a semiconductor composite element | |
| JPH0984254A (ja) | 電源装置、インバータ装置および分散型電源装置 | |
| US5548207A (en) | Missing phase detector | |
| KR20150063920A (ko) | 쇼트된 다이오드들의 검출 | |
| US11509254B2 (en) | Method for detecting a motor phase fault of a motor arrangement and drive circuit for driving an electronically commutated motor | |
| JPH04140013A (ja) | 三相入力欠相検出方法および三相入力欠相検出装置 | |
| US5942134A (en) | Frequency-changing welding arrangement | |
| US5206801A (en) | Ac/dc converter fault detector | |
| JP5621210B2 (ja) | インバータの保護方法及び保護装置 | |
| JP2006109670A (ja) | 三相欠相検出回路 | |
| US3973185A (en) | Circuit for monitoring the inductance of an inductive load to indicate occurrence of a fault | |
| JPS6229962B2 (ja) | ||
| JPS61189119A (ja) | 断線検出装置 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JP2006238577A (ja) | 空気調和機の三相欠相検出回路 | |
| JPS62201015A (ja) | 単３中性線欠相検出遮断器 | |
| JPS6395813A (ja) | インバ−タの欠相検出回路 | |
| JP2597025Y2 (ja) | インバータの直流短絡検出装置 | |
| JPH01231616A (ja) | 電路状態検出装置およびそれを用いた電気装置 | |
| JPH1042488A (ja) | 電源装置 | |
| JPH0348738B2 (ja) | ||
| SU1403200A1 (ru) | Устройство дл сигнализации обрыва в трехфазной сети переменного тока | |
| JPH031893B2 (ja) |