JP2011220953A - ゼロクロス信号生成回路および位相測定器 - Google Patents

Abstract

【課題】ゼロクロス点の検出確度の向上を図る。
【解決手段】位相測定器１００のコンパレータ１０は、入力される電圧信号Ｓｖとゼロク
ロス位置とを比較してゼロクロス点を検出し、検出したゼロクロス点に基づいてゼロクロ
ス信号Ｓzvを生成する。位相同期回路２２は、コンパレータ１０により生成されたゼロク
ロス信号Ｓzvの周期を検出し、検出したゼロクロス信号Ｓzvの周期に基づく周波数を２倍
に逓倍してゼロクロス信号Ｓzvに同期した同期信号を生成する。そして、生成した同期信
号を１／２倍に分周することによりゼロクロス信号Ｓzvと同一周波数のゼロクロス再生成
信号Ｓfvを生成する。同様に、電流信号Ｓｉからゼロクロス再生成信号Ｓfiを生成する。
これにより、ゼロクロス再生成信号Ｓfv，Ｓfiの各周期におけるデューティ比は５０パー
セントとなるので、ゼロクロス点の検出誤差を防止できる。
【選択図】図１

Description

本発明は、ゼロクロス信号を位相の極性判別を行うことにより負荷が誘導性か容量性か
を判別する位相測定器および位相測定器を構成するゼロクロス信号生成回路に関する。

従来から、位相の極性判別を行うことにより負荷が誘導性か容量性かを判別する位相測
定器が広く利用されている。位相測定器としては、例えば、ゼロクロスコンパレータによ
る位相の進みおよび遅れの検出と演算により、０°〜３６０°の範囲で位相角を測定する
位相角測定装置が提案されている（特許文献１参照）。さらには、被測定信号の演算区間
を特定するゼロクロス信号を改善することにより、平均値測定の際に生じる無駄時間の削
減を図った交流信号測定器が提案されている（特許文献２参照）。

図６は、従来の一般的な位相測定器２００の構成例を示している。位相測定器２００に
おいては、測定する電圧信号Ｓｖや電流信号Ｓｉに含まれる不要な高周波やノイズ等によ
りコンパレータ２１０，２３０にチャタリングが発生する場合があるので、コンパレータ
２１０，２３０には予めヒステリシスが設定される。以下ではコンパレータ２１０にヒス
テリシスを設定した場合について説明する。コンパレータ２１０は、入力される電圧信号
Ｓｖのゼロクロス点を検出し、この検出に基づく矩形波のゼロクロス信号Ｓzvを生成して
アイソレータ２１２およびアッテネータ２１４に供給する。

アッテネータ２１４に入力されたゼロクロス信号Ｓzvは減衰され、減衰されたゼロクロ
ス信号Ｓzvはスイッチ２１９に入力されると共に反転回路２１６を介してスイッチ２２１
に入力される。スイッチ２１９がオンされると、電圧源２１８からプラスのヒステリシス
電圧がコンパレータ２１０に供給され、プラス方向のヒステリシスが設定される。一方、
スイッチ２２１がオンされると、電圧源２２４からマイナスのヒステリシス電圧がコンパ
レータ２１０に供給され、マイナス方向のヒステリシスが設定される。

アイソレータ２１２に入力された電圧信号Ｓｖは、アイソレータ２１２により絶縁され
て演算系のフリップフロップ回路２５０のＤ端子に入力される。電流信号Ｓｉについても
、同様に、コンパレータ２３０によりゼロクロス点が検出され、この検出に基づくゼロク
ロス信号Ｓziが生成されて、アイソレータ２３２を介してフリップフロップ回路２５０の
クロック端子に入力される。

フリップフロップ回路２５０は、入力されたゼロクロス信号Ｓzv，Ｓziを論理演算し、
この演算結果に基づく位相極性検出信号Ｓphを出力する。ユーザは、この位相極性検出信
号Ｓphにより、負荷が誘導性であるかまたは容量性であるかを判別することができる。

特開平７−１１０３４９号公報 特開２００２−７１７３０号公報

しかしながら、コンパレータにヒステリシスを設定することにより位相測定器の動作は
安定するが、ヒステリシスを設定することで同時にコンパレータによるゼロクロス検出位
置に誤差を発生させてしまうという問題がある。以下に、コンパレータにヒステリシスを
設定した場合と、コンパレータにヒステリシスを設定しない場合における、ゼロクロス点
の検出位置の誤差について説明する。

図７および図８に示すように、ヒステリシスをマイナス方向に設定した場合のプラス方
向におけるゼロクロス点ａ３１，ａ３２，ａ３３，ａ３４と、ヒステリシスを設定しない
場合のプラス方向におけるゼロクロス点ａ５１，ａ５２，ａ５３，ａ５４とを比較すると
、両者のゼロクロス点の検出位置は同じであり、ヒステリシスを設定した場合でもゼロク
ロス点検出位置に誤差が生じないことが分かる。

ところが、ヒステリシスをマイナス方向に設定した場合におけるマイナス方向のゼロク
ロス点ｂ３１，ｂ３２，ｂ３３，ｂ３４と、ヒステリシスを設定しない場合におけるマイ
ナス方向のゼロクロス点ｂ５１，ｂ５２，ｂ５３，ｂ５４とを比較すると、ヒステリシス
を設定することでゼロクロス点がずれてしまうことが分かる。詳細には、位相差０°から
１８０°未満についてはゼロクロス点ｂ３１，ｂ３２が影響しないため、進みとして正常
に位相極性を検出することができるが、１８０°以上については、ゼロクロス点ｂ３３，
ｂ３４の遅延により、正しくは遅れであるが進みとして位相極性を誤検出してしまう。

そのため、電圧側のコンパレータと同様に電流側のコンパレータについてもヒステリシ
ス値を設定することで、ゼロクロス点の検出誤差を小さくすることも考えられる。この場
合、電圧信号と電流信号の振幅とヒステリシス値のレベル比が等しいと仮定すると、理想
的にはコンパレータとアイソレータの応答速度差のみとなる。しかしながら、両信号の振
幅のレベルがある範囲を持って変動する用途においては、レベル比を一定にすることがで
きないという問題がある。

さらに、上述したようなゼロクロス点の誤検出の問題は、ヒステリシスを設定した場合
だけでなく、電圧信号や電流信号の波形が歪んでいる場合にも生じる。すなわち、入力さ
れる電圧信号や電流信号の波形が歪んでいる場合には、波形の歪により波形のデューティ
比もずれてくるので、ゼロクロス点の検出位置に誤差が発生してしまう。

そこで、本発明は、上記課題に鑑みてなされたものであり、ゼロクロス点の検出確度の
向上を図ったゼロクロス信号生成回路および位相測定器を提供することを目的とする。

上記課題を解決するために、本発明に係るゼロクロス信号生成回路は、入力される信号
と基準レベルとを比較してゼロクロス点を検出し、検出したゼロクロス点に基づいてゼロ
クロス信号を生成するコンパレータと、コンパレータにより生成されたゼロクロス信号の
周期を検出し、検出したゼロクロス信号の周期に基づく周波数を逓倍してゼロクロス信号
に同期した同期信号を生成し、生成した同期信号を分周することによりゼロクロス信号と
同一周波数のゼロクロス再生成信号を生成する位相同期回路とを備えるものである。

また本発明に係る位相測定器は、入力される電圧信号と基準レベルとを比較してゼロク
ロス点を検出し、検出したゼロクロス点に基づいて第１のゼロクロス信号を生成する第１
のコンパレータと、第１のゼロクロス信号の周期を検出し、検出した第１のゼロクロス信
号の周期に基づく周波数を逓倍して第１のゼロクロス信号に同期した第１の同期信号を生
成し、生成した第１の同期信号を分周することにより第１のゼロクロス信号と同一周波数
の第１のゼロクロス再生成信号を生成する第１の位相同期回路と、入力される電流信号と
基準レベルとを比較してゼロクロス点を検出し、検出したゼロクロス点に基づいて第２の
ゼロクロス信号を生成する第２のコンパレータと、第２のゼロクロス信号の周期を検出し
、検出した第２のゼロクロス信号の周期に基づく周波数を逓倍して第２のゼロクロス信号
に同期した第２の同期信号を生成し、生成した第２の同期信号を分周することにより第２
のゼロクロス信号と同一周波数の第２のゼロクロス再生成信号を生成する第２の位相同期
回路と、第１の位相同期回路から入力される第１のゼロクロス再生成信号および第２の位
相同期回路から入力される第２のゼロクロス再生成信号に基づいて負荷の遅れおよび進み
を示す位相同期信号を生成するフリップフロップ回路とを備えるものである。

本発明においては、第１の位相同期回路によりゼロクロス信号の周期に基づく周波数を
逓倍して第１のゼロクロス信号に同期した第１の同期信号を生成し、生成した第１の同期
信号を分周することにより第１のゼロクロス信号と同一周波数の第１のゼロクロス再生成
信号を生成する。

同様にして、第２の位相同期回路においても、第２のゼロクロス信号の周期に基づく周
波数を逓倍して第２のゼロクロス信号に同期した第２の同期信号を生成し、生成した第２
の同期信号を分周することにより第２のゼロクロス信号と同一周波数の第２のゼロクロス
再生成信号を生成する。

例えば、第１および第２の位相同期回路において、第１および第２のゼロクロス信号の
周期を２倍に逓倍し、これを１／２倍に分周すれば、第１および第２のゼロクロス信号の
周波数と同一周波数であって第１および第２のゼロクロス信号の１／２周期の位相を１８
０°とした信号を再生成できる。これにより、再生成した第１および第２のゼロクロス再
生成信号のデューティ比は５０パーセントになるので、第１および第２のコンパレータに
ヒステリシスを設定した場合や、電圧信号および電流信号の波形が歪んでいた場合でも、
ゼロクロス点を正確に検出することができる。

本発明によれば、ゼロクロス信号の周期に基づく周波数を逓倍してゼロクロス信号に同
期した同期信号を生成するので、コンパレータにヒステリシスを設定した場合や、電圧信
号および電流信号の波形が歪んでいた場合でも、これらの影響による誤差を受けることな
く、ゼロクロス点の検出確度の向上を図ると共に検出可能入力範囲の拡大を図ることがで
きる。

本発明の一実施形態に係る位相測定器の構成例を示す図である。 電圧側の位相同期回路の構成例を示す図である。 電流側の位相同期回路の構成例を示す図である。 位相測定器の動作例を示すフローチャートである。 入力信号が歪波である場合のゼロクロス点の検出例を示す図である。 従来の位相測定器の構成例を示す図である。 従来の位相測定器においてヒステリシス設定した場合の位相測定器の動作例を示すフローチャートである。 従来の位相測定器においてヒステリシス設定しない場合の位相測定器の動作例を示すフローチャートである。

以下、発明を実施するための最良の形態について説明する。
［位相測定器の構成例］
位相測定器１００は、図１に示すように、電圧信号Ｓｖのゼロクロス信号等を生成する
ゼロクロス信号生成回路１００Ａと電流信号Ｓｉのゼロクロス信号等を生成するゼロクロ
ス信号生成回路１００Ｂとフリップフロップ回路５０とを備えている。ゼロクロス信号生
成回路１００Ａは、コンパレータ１０とアイソレータ１２とアッテネータ１４と反転回路
１６と電圧源１８，２０と位相同期回路２２とスイッチ１９，２１とを有している。

コンパレータ１０の入力端のそれぞれには、ＤＣ成分が除去されて所定の入力レベルに
正規化された電圧信号Ｓｖおよびヒステリシス設定に応じたヒステリシス電圧信号Ｓｓが
入力される。ヒステリシス電圧信号Ｓｓにより時間軸としてのゼロクロス位置Ｐｚ（基準
レベル）に対して振幅値が増える方向または振幅値が減る方向にヒステリシスが設定され
る。コンパレータ１０は、電圧信号Ｓｖとゼロクロス位置Ｐｚまたはヒステリシス位置Ｐ
ｈとを比較してゼロクロス点を検出し、この検出したゼロクロス点に基づくゼロクロス信
号Ｓzvを生成してアイソレータ１２およびアッテネータ１４のそれぞれに出力する。

アイソレータ１２は、コンパレータ１０から入力されたゼロクロス信号Ｓzvを絶縁して
演算系の位相同期回路２２に供給する。アッテネータ１４は、コンパレータ１０から供給
されたゼロクロス信号Ｓzvのレベルを減衰させることにより、ゼロクロス信号Ｓzvに含ま
れるノイズを小さくしたり、ゼロクロス信号Ｓzvを所定の動作電圧範囲に設定する。アッ
テネータ１４により減衰されたゼロクロス信号Ｓzvはスイッチ１９，２１のそれぞれに出
力される。

アッテネータ１４とスイッチ２１との間には反転回路１６が設けられている。反転回路
１６は、アッテネータ１４により入力されたゼロクロス信号Ｓzvを反転させてスイッチ２
１に出力する。なお、スイッチ１９，２１のそれぞれは、例えばハイレベルのゼロクロス
信号Ｓzvが入力されたときにオンされ、ロウレベルのゼロクロス信号Ｓzvが入力されたと
きにオフされる。

電圧源１８は、プラス端子がスイッチ１９の一端に接続され、マイナス端子が接地され
ている。スイッチ１９にハイレベルのゼロクロス信号Ｓzvが入力されるとスイッチ１９は
オンされる。これにより、コンパレータ１０には電圧源１８からプラスのヒステリシス電
圧信号Ｓｓが入力され、ゼロクロス位置Ｐｚに対して振幅の増加する方向（プラス方向）
に所定幅のヒステリシスが設定される。

電圧源２０は、プラス端子が接地され、マイナス端子がスイッチ２１の一端に接続され
ている。スイッチ２１にハイレベルのゼロクロス信号Ｓzvが入力されるとスイッチ２１は
オンされる。これにより、コンパレータ１０には電圧源１８からプラスのヒステリシス電
圧信号Ｓｓが入力され、ゼロクロス位置Ｐｚに対して振幅の減少する方向（マイナス方向
）に所定幅のヒステリシスが設定される。

本実施の形態では、電圧源２０に適当な値を設定すると共に電圧源１８をゼロに設定す
ることで、ゼロクロス位置Ｐｚに対して振幅値が減るマイナス方向の片側にのみヒステリ
シスを設定している。そのため、ゼロクロス位置Ｐｚよりもプラス方向のゼロクロス点の
検出については、マイナス方向に設定したヒステリシス設定が影響されないので、誤差の
ない正確なゼロクロス点を検出することができる。なお、上述した例とは逆に、電圧源１
８に適当な値を設定して電圧源２０をゼロに設定しても良い。

位相同期回路２２は、図２に示すように、逓倍回路２２０と分周回路２２２とを有して
いる。逓倍回路２２０は、例えば位相比較器や電圧制御発振回路(voltage controlled os
cillator：以下ＶＣＯという)等から構成されている。

逓倍回路２２０は、コンパレータ１０から入力されるゼロクロス信号Ｓzvのゼロクロス
点から周期を検出し、検出したゼロクロス信号Ｓzvの周期に基づく周波数とＶＣＯから出
力されて分周回路２２２により分周された分周信号Ｓfvの周波数との位相差を比較する。
分周回路２２２から入力される分周信号Ｓfvは、ＶＣＯからの出力信号の周波数を１／２
ｎ（ｎは整数）に分周したものである。そして、逓倍回路２２０は、入力されるゼロクロ
ス信号Ｓzvの周波数と分周後の分周信号Ｓfvの周波数とが同一周波数かつ同位相となるよ
うに同期させることで、ＶＣＯからゼロクロス信号Ｓzvの周波数を逓倍した同期信号Ｓpv
を生成して分周回路２２２に出力する。すなわち、ゼロクロス信号Ｓzvの周波数を２ｎ倍
（偶数倍）に逓倍した同期信号ＳpvをＶＣＯから出力させる。

分周回路２２２は、逓倍前におけるゼロクロス信号Ｓzvの周波数と同一周波数となるよ
うに、逓倍回路２２０から供給される同期信号Ｓpvを１／２ｎ倍（ｎは整数）に分周して
ゼロクロス再生成信号Ｓfvを生成する。これにより、生成されたゼロクロス再生成信号Ｓ
fvは１／２周期の位相が１８０°となり、ゼロクロス再生成信号Ｓfvの１周期でのデュー
ティ比は５０パーセントとなる（図４（Ｆ）参照）。

次に、ゼロクロス信号生成回路１００Ｂについて説明する。なお、ゼロクロス信号生成
回路１００Ｂは、ゼロクロス信号生成回路１００Ａと同一の構成であるため、共通する構
成要素については説明を簡略化する。また、本例では、信号の振幅レベルの変動等に対応
すべく、ゼロクロス信号生成回路１００Ａのコンパレータ１０の一方にしかヒステリシス
を設定していない。そのため、ゼロクロス信号生成回路１００Ｂにおけるヒステリシス設
定に関する構成については説明を省略する。

ゼロクロス信号生成回路１００Ｂは、コンパレータ３０とアイソレータ３２とアッテネ
ータ３４と反転回路３６と電圧源３８，４０と位相同期回路４２とスイッチ３９，４１と
を有している。

コンパレータ３０は、電圧信号Ｓｖとゼロクロス位置Ｐｚまたはヒステリシス位置Ｐｈ
とを比較してゼロクロス点を検出し、この検出したゼロクロス点に基づくゼロクロス信号
Ｓziを生成してアイソレータ３２に出力する。アイソレータ３２は、コンパレータ３０か
ら入力されたゼロクロス信号Ｓziを絶縁して演算系の位相同期回路４２に供給する。

位相同期回路４２は、図３に示すように、逓倍回路４２０と分周回路４２２とを有して
いる。逓倍回路４２０は、例えば位相比較器やＶＣＯ等から構成されている。本例ではコ
ンパレータ３０にヒステリシスを設定していないので、ゼロクロス点の誤差はあまりない
と考えられる。しかし、後述するように（図５参照）、波形が歪んでいる場合でもゼロク
ロス点の検出に誤差が生じるので、このような場合を前提として位相同期回路４２による
ゼロクロス信号の再生成を行う。

逓倍回路４２０は、コンパレータ３０から入力されるゼロクロス信号Ｓziのゼロクロス
点に基づいて周期を検出し、ゼロクロス信号Ｓziの周期に基づく周波数と分周後のゼロク
ロス再生成信号Ｓfiの周波数とを同期させることにより、ＶＣＯから逓倍した同期信号Ｓ
piを生成して分周回路４２２に供給する。すなわち、ゼロクロス信号Ｓziの周波数を２ｎ
倍に逓倍した同期信号ＳpiをＶＣＯから出力させる。

分周回路４２２は、逓倍前におけるゼロクロス信号Ｓziの周波数と同一周波数となるよ
うに、逓倍回路４２０から供給される同期信号Ｓpiを１／２ｎ倍（ｎは整数）に分周して
ゼロクロス再生成信号Ｓfiを生成する。このようにして再生成されたゼロクロス再生成信
号Ｓfiは、１／２周期の位相が１８０°となり、１周期でのデューティ比が５０パーセン
トとなる。

図１に戻り、フリップフロップ回路５０は、例えばＤ型のフリップフロップ回路により
構成され、ゼロクロス信号生成回路１００Ａから入力されるゼロクロス再生成信号Ｓfvと
ゼロクロス信号生成回路１００Ｂから入力されるゼロクロス再生成信号Ｓfiとを論理演算
し、演算結果に基づく位相極性検出信号Ｓphを出力する。例えば、ゼロクロス再生成信号
Ｓfvの位相がゼロクロス再生成信号Ｓfiの位相よりも進んでいる場合にはハイレベルの位
相極性検出信号Ｓphを出力し、ゼロクロス再生成信号Ｓfvの位相がゼロクロス再生成信号
Ｓfiの位相よりも遅れている場合にはロウレベルの位相極性検出信号Ｓphを出力する。こ
の出力結果により、ユーザは、負荷が誘導性であるか容量性であるか否かを判別すること
ができる。

［位相測定器の動作例］
次に、位相測定器１００の動作の一例について説明する。本例では、コンパレータ１０
にマイナス側のヒステリシスが予め設定されているものとする。まず、ゼロクロス信号生
成回路１００Ａの動作について説明する。コンパレータ１０には、図４（Ａ）に示すよう
に、電圧信号Ｓｖが入力される。電圧信号Ｓｖは、正弦波であり、デューディ比は５０パ
ーセントである。

コンパレータ１０は、図４（Ａ）および図４（Ｃ）に示すように、入力された電圧信号
Ｓｖがゼロクロス位置Ｐｚとクロスする点ａ１１を検出したとき、ゼロクロス信号Ｓzvを
立ち上げてハイレベルに設定する。同様に、図４（Ａ）に示す点ａ１２，ａ１３，ａ１４
を検出したときゼロクロス信号Ｓzvをハイレベルに設定する（図４（Ｃ））。また、電圧
信号Ｓｖがヒステリシス位置Ｐｈとクロスする点ｂ１１を検出したとき、ゼロクロス信号
Ｓzvを立ち下げてロウレベルに設定する。同様に、図４（Ａ）に示す点ｂ１２，ｂ１３，
ｂ１４を検出したとき、ゼロクロス信号Ｓzvを立ち下げてロウレベルに設定する。このよ
うにして、コンパレータ１０は、パルス状のゼロクロス信号Ｓzvを生成する。

本例のように、ヒステリシスをマイナス方向に設定すると、電圧信号Ｓｖとヒステリシ
ス位置Ｐｈとのゼロクロス点の検出位置はヒステリシス設定によりずれるため、図４（Ｃ
）に示すように、電圧信号Ｓｖの各周期のデューティ比は５０パーセントとならない。し
かしながら、ゼロクロス位置Ｐｚの振幅値が増加するプラス方向にはヒステリシスは設定
されていないので、プラス方向については誤差のない正確なゼロクロス点を取得できる。
例えば、プラス方向のゼロクロス点ａ１１，ａ１２は、ヒステリシスによる誤差が発生し
ないので、この２点から電圧信号Ｓｖの正確な周期を取得できる。

位相同期回路２２の逓倍回路２２０は、ゼロクロス信号Ｓzvが入力されると、このゼロ
クロス信号Ｓzvの１周期（例えば点ａ１１から点ａ１２）に基づく周波数を２倍に逓倍し
て、図４（Ｅ）に示すように、１周期のデューティ比を５０パーセントにした同期信号Ｓ
pvを生成する。なお、本例では、同期信号Ｓpvの周波数をゼロクロス信号Ｓzvの周波数の
２倍に逓倍したが、２ｎ倍（偶数倍）であれば４，８・・・倍であっても良い。

位相同期回路２２の分周回路２２２は、図４（Ｆ）に示すように、逓倍回路２２０から
同期信号Ｓpvが入力されると、２倍に逓倍された同期信号Ｓpvの周波数を１／２倍に分周
して、ゼロクロス信号Ｓzvと同一周波数のゼロクロス再生成信号Ｓfvを再生成する。この
ようにして、１／２周期の位相が１８０°であって、１周期でのデューティ比が５０パー
セントとなるゼロクロス再生成信号Ｓfvを生成する。

ゼロクロス信号生成回路１００Ｂについては、電流信号Ｓｉの入力時間が電圧信号Ｓｖ
よりも遅れている点がゼロクロス信号生成回路１００Ａと異なるだけであり（図４（Ｂ）
）、その他のゼロクロス信号Ｓziの生成（図４（Ｄ））、同期信号Ｓpiの生成（図４（Ｇ
））、ゼロクロス再生成信号Ｓfiの生成（図４（Ｈ））についてはゼロクロス信号生成回
路１００Ａと同様であるため、説明を省略する。

フリップフロップ回路５０は、図４（Ｉ）に示すように、ゼロクロス信号生成回路１０
０Ａからのゼロクロス再生成信号Ｓfvがハイレベルの状態のときにゼロクロス再生成信号
Ｓfiが立ち上がると、位相極性検出信号Ｓphを立ち上げてハイレベルに設定する。一方、
ゼロクロス信号生成回路１００Ｂからのゼロクロス再生成信号Ｓfvがロウレベルの状態の
ときにゼロクロス再生成信号Ｓfiが立ち上がると、位相極性検出信号Ｓphを立ち下げてロ
ウレベルに設定する。したがって、図４（Ｉ）に示すように、位相極性検出信号Ｓphがハ
イレベルのときには、負荷は進んでおり容量性であると判別できる。一方、位相極性検出
信号Ｓphがロウレベルのときには、負荷は遅れており誘導性であると判別できる。

［信号が歪波である場合］
上述した本実施の形態に係る位相極性検出方法は、電圧信号Ｓｖや電流信号Ｓｉの波形
が歪んでいる場合にも適用することができる。以下では電圧信号Ｓｖを例に説明する。図
５に示すように、電圧信号Ｓｖの波形が歪んでいる場合には、電圧信号Ｓｖのデューティ
比は５０パーセントにならない。そのため、この歪波である電圧信号Ｓｖのゼロクロス点
を検出すると、上述したヒステリシスの設定の有無に係らず、ゼロクロス点の検出位置に
誤差が発生してしまう。そこで、上述した本発明に係る位相同期回路２２，４２を用いる
ことで、ヒステリシスを設定した場合と同様に、ゼロクロス点の誤差の発生を回避するこ
とができる。

具体的には、コンパレータ１０により電圧信号Ｓｖのゼロクロス点ａ５１，ｂ５１，ａ
５２・・・を検出してゼロクロス信号Ｓzvを生成する。そして、位相同期回路２２により
、ゼロクロス信号Ｓzvの周期を検出し、この周期に基づいて周波数を逓倍した後に分周し
て上述したようなゼロクロス再生成信号Ｓfvを生成する。これにより、ゼロクロス再生成
信号Ｓfvの１周期のデューティ比は、図５の点線で示すように、５０パーセントとなるの
で、誤差のない正確なゼロクロス点を取得できる。

以上説明したように、本実施の形態によれば、ゼロクロス信号Ｓzv，Ｓziを逓倍した同
期信号Ｓpv，Ｓpiを生成するので、第１および第２のコンパレータ１０，３０にヒステリ
シスを設定した場合でも、ヒステリシス設定の影響による誤差を受けることなく、ゼロク
ロス点の検出確度の向上を図ると共に検出可能入力範囲の拡大を図ることができる。また
、電圧信号Ｓｖおよび電流信号Ｓｉの波形が歪んでいた場合でも、波形に依存しない位相
検出が可能となる。

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣
旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。例え
ば、上述した実施の形態では、ゼロクロス信号生成回路１００Ａのコンパレータ１０にヒ
ステリシスを設定した例を説明したが、ゼロクロス信号生成回路１００Ｂのコンパレータ
３０のプラス方向およびマイナス方向の何れか一方にヒステリシスを設定しても良い。

１００・・・位相測定器、１００Ａ・・・ゼロクロス信号生成回路、１００Ｂ・・・ゼロ
クロス信号生成回路、１０，３０・・・コンパレータ、２２，４２・・・位相同期回路、
５０・・・フリップフロップ回路、２２０，４２０・・・逓倍回路、２２４，４２４・・
・分周回路

Claims (5)

1. 入力される信号と基準レベルとを比較してゼロクロス点を検出し、検出した前記ゼロク
   ロス点に基づいてゼロクロス信号を生成するコンパレータと、
   前記コンパレータにより生成された前記ゼロクロス信号の周期を検出し、検出した前記
   ゼロクロス信号の周期に基づく周波数を逓倍して前記ゼロクロス信号に同期した同期信号
   を生成し、生成した前記同期信号を分周することにより前記ゼロクロス信号と同一周波数
   のゼロクロス再生成信号を生成する位相同期回路と
   を備えることを特徴とするゼロクロス信号生成回路。
2. 前記コンパレータには、前記基準レベルに対して前記入力される信号の振幅値が増加す
   る方向および前記振幅値が減少する方向の何れかにヒステリシスが設定される
   ことを特徴とする請求項１に記載のゼロクロス信号生成回路。
3. 前記位相同期回路は、
   前記コンパレータにより生成された前記ゼロクロス信号の周期を検出し、検出した前記
   ゼロクロス信号の周期に基づく周波数を逓倍して得た逓倍信号と前記ゼロクロス信号との
   位相差を比較し、当該比較結果に基づいて前記ゼロクロス信号と前記逓倍信号とが同位相
   となるように位相を同期させて得た前記同期信号を出力する逓倍回路と、
   前記逓倍回路により出力された前記同期信号を分周することにより前記ゼロクロス信号
   の周波数と同一周波数の前記ゼロクロス再生成信号を生成する分周回路と
   を有することを特徴とする請求項１または請求項２に記載のゼロクロス信号生成回路。
4. 入力される電圧信号と基準レベルとを比較してゼロクロス点を検出し、検出した前記ゼ
   ロクロス点に基づいて第１のゼロクロス信号を生成する第１のコンパレータと、
   前記第１のゼロクロス信号の周期を検出し、検出した前記第１のゼロクロス信号の周期
   に基づく周波数を逓倍して前記第１のゼロクロス信号に同期した第１の同期信号を生成し
   、生成した前記第１の同期信号を分周することにより前記第１のゼロクロス信号と同一周
   波数の第１のゼロクロス再生成信号を生成する第１の位相同期回路と、
   入力される電流信号と基準レベルとを比較してゼロクロス点を検出し、当該検出したゼ
   ロクロス点に基づいて第２のゼロクロス信号を生成する第２のコンパレータと、
   前記第２のゼロクロス信号の周期を検出し、検出した前記第２のゼロクロス信号の周期
   に基づく周波数を逓倍して前記第２のゼロクロス信号に同期した第２の同期信号を生成し
   、生成した前記第２の同期信号を分周することにより前記第２のゼロクロス信号と同一周
   波数の第２のゼロクロス再生成信号を生成する第２の位相同期回路と、
   前記第１の位相同期回路から入力される前記第１のゼロクロス再生成信号および前記第
   ２の位相同期回路から入力される前記第２のゼロクロス再生成信号に基づいて負荷の遅れ
   および進みを示す位相極性検出信号を生成するフリップフロップ回路と
   を備えることを特徴とする位相測定器。
5. 前記第１のコンパレータおよび前記第２のコンパレータの何れかには、前記基準レベル
   に対して前記電圧信号または前記電流信号の振幅値が増加する方向または前記振幅値が減
   少する方向にヒステリシスが設定される
   ことを特徴とする請求項４に記載の位相測定器。

Images