JP7111163B2 - 測定装置及び電圧生成方法 - Google Patents

Description

（関連出願についての記載）
本発明は、日本国特許出願：特願２０１８－１３７６５５号（２０１８年０７月２３日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、測定装置及び電圧生成方法に関する。

分電盤に設置したセンサで消費電力や消費電流波形をモニタし、その特徴量等に基づいて、各電気機器の消費電力や動作状態を推定する技術が用いられている。時系列的に電流波形を比較分析するためには、電圧の位相に基づいて電流波形を測定する必要がある。電流波形の測定にあたっては、電圧波形に対する位相遅延を正確に把握しておくことが好ましい。電圧波形に対する位相遅延が不正確の場合、電流波形の推定にかかる計算コストが増大する上に、推定精度も低下し、実用的とはなりえないことが知られている。

そこで、図１４に示すように、電流と電圧を同時に測定することが望ましい。図１４には、三相４線接続方式における電力測定システムの一例が模式的に示されている。電気機器等の負荷１０４に電力を供給する分電盤のブレーカ１０５に設置した電流計１０１や電圧計１０２で電流波形や電圧波形をモニタする。一般に、電流計１０１は、ＣＴ（Current Transformer）等の非接触型センサが用いられる。ＣＴは、例えば導体（１次側）に流れる交流電流による磁気コア内に発生した磁束を打ち消すように２次側の巻線に巻数比に応じた交流電流（２次電流）が流れ、この２次電流により抵抗両端に発生した電圧（導体に流れる電流に比例）を測定する。なお、電流計１０１は、分岐配線でなく、分電盤の主幹に接続するようにしてもよい。図１５は、図１４の電流計１０１と電圧計１０２で測定された負荷１０４への三相４線式の交流電流波形Ｉ１、Ｉ２、Ｉ３と電圧波形Ｖ１、Ｖ２、Ｖ３の例を示す図である。

図１４の例のように、電圧計１０２で線間電圧を測定する場合、電源配線に触れること無く、精度よく測定することは困難である。そして、電圧測定用のケーブルの設置には電気工事士による工事が必要である。さらに、分電盤では電源コンセントがないことが多い。この場合、電源コンセントの新設工事が必要となる。

分電盤における電圧計の設置の問題（有資格者等による工事が必要）に対して、電線とセンサ間に発生する浮遊容量を用いた非接触型の電圧・電流センサによって電流波形を電圧波形に同期して取得する方法が知られている（特許文献１）。

特許文献１には、電流波形を電圧波形に同期して測定することは可能であるが、浮遊容量が電線の太さや材質、さらに取り付け方によって値が変わってしまい、センサ設置後の位相遅延の値は一定となるが、その値は設置環境によって異なることが記載されている。そして、電流波形と電圧波形間の位相遅延については環境依存性があることから、非接触の測定結果のみからは知ることは難しいという課題が記載されている。この課題に対して、特許文献１では、非接触型の電圧・電流センサを用いて、電圧波形と電流波形との間の位相遅延を推定する電圧・電流間の位相遅延推定装置およびその方法が開示されている。特許文献１では、測定された電流波形と位相遅延を有する電圧波形との力率を計算し、その力率が最大となる位相遅延を真値と推定している。

特開２０１６－０３３４８８号公報

前述したように、分電盤での電圧を測定するには、有資格者（電気工事士）による工事が必要である。また、特許文献１では、非接触型の電圧センサと電流センサを用いて、電圧波形と電流波形を測定し、これらの間の位相遅延を推定している。

本発明は、上記課題に鑑みて創案されたものであって、その目的は、測定した交流電流の波形から、該交流電流の波形に対応した交流電圧波形を生成可能とする装置、方法を提供することにある。

本発明の一形態によれば、交流電圧信号を生成する発振器と、入力した交流電流の波形と、前記発振器で生成した前記交流電圧信号の波形との位相差を検出する位相比較器と、を有し、前記位相差に基づき前記発振器の発振周波数を可変させ、前記位相差が所定の条件を満たすように制御する位相同期回路を備えた測定装置が提供される。

本発明の一形態によれば、電流計で測定した交流電流の波形と、位相同期ループに含まれる発振器で生成した交流電圧信号の波形との位相差を検出し、前記位相差に基づき、前記発振器の発振周波数を可変させ、前記位相差が所定の条件を満たすように制御する電圧生成方法が提供される。

本発明によれば、測定した交流電流の波形から、該交流電流の波形に対応した交流電圧波形を生成可能としている。

本発明の例示的な実施形態を説明する図である。 本発明の例示的な実施形態を説明する図である。 （Ａ）、（Ｂ）は位相比較器を説明する図である。 位相比較器を説明する図である。 位相比較器の構成を説明する図である。 位相比較器の構成を説明する図である。 ＶＣＯの構成を説明する図である。 実施形態１の動作を説明する図である。 実施形態１を説明する図である。 実施形態１を説明する図である。 実施形態２の構成を説明する図である。 実施形態２の構成を説明する図である。 実施形態２の構成を説明する図である。 電力測定システムの一例を説明する図である。 電力測定システムで測定された電流、電圧波形を説明する図である。

本発明の例示的な実施形態について図面を参照して説明する。図１は、本発明の一実施形態を説明する図である。なお、図１では、単に説明の容易化のため、単相２線接続の例が示されている。ＣＴ（Current Transformer）等の非接触型の電流計１０１は、例えば、交流電源１０３からの電源ライン１０６に流れる交流電流を検出し、該交流電流を例えば抵抗の端子間電圧として測定装置１１０に供給する。なお、図１では、電流計１０１は、分電盤のブレーカ１０５の電源ライン１０６に流れる電流を非接触で検出する。

測定装置１１０では、電流計１０１で測定された交流電流波形に対応する電圧波形と、発振器で生成した交流電圧波形の位相差を検出し、位相差が所定値（例えばゼロ）となるように、該発振器で生成する交流電圧の周波数を可変制御する。測定装置１１０は、電流計１０１で測定された交流電流波形（交流電流波形に対応する電圧波形）Ｉと、電流計１０１で測定された交流電流波形と位相同期した交流電圧波形Ｖを、分電盤における交流電流波形交流電圧波形として出力する。

測定装置１１０から出力される交流電圧波形Ｖと、電流計１０１で測定された分電盤における交流電流波形Ｉに基づき、電力計算、機器毎の電力分離技術（disaggregation）等を行うようにしてもよい。なお、電流計１０１は、図１４の主幹ブレーカ１０５－１に接続するようにしてもよい。本実施形態によれば、電圧を測定することなく、測定した交流電流波形に対応した交流電圧波形を生成可能としている。なお、図１において、分電盤のブレーカ１０５は、分岐ブレーカであっても主幹ブレーカであってもよい。

図２は、本発明の一実施形態の構成を説明する図である。電流計１０１は、電源ライン１０６（１次側）に流れる交流電流による磁気コア１０１１内に発生した磁束を打ち消すように２次側の巻線に巻数比に応じた交流電流（２次電流）が流れ、この２次電流により抵抗ＲＬの両端に発生した電圧（交流電圧）を、検出した交流電流として出力する。測定装置１１０において、増幅器１１１は、抵抗ＲＬの端子間電圧（交流電圧）を電圧増幅する。低域通過フィルタ（Low Pass Filter：ＬＰＦ）１１２は、増幅器１１１の出力電圧の所定の周波数（遮断周波数）以上の周波数成分を遮断（減衰）させ、遮断周波数以下の周波数成分を通過させる。

位相同期回路（Phase Locked Loop：ＰＬＬ）１２０は、位相比較器１２１と、低域通過フィルタからなるループフィルタ（Loop Filter）１２２と、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）１２３を備えている。

位相比較器１２１は、ＬＰＦ１１２から出力される交流電圧信号波形と、ＶＣＯ１２３から出力される交流電圧信号波形（正弦波）との位相差を検出し、該位相差に対応した電圧を出力する。

ループフィルタ１２２は、位相比較器１２１からの出力電圧を平滑化する。ループフィルタ１２２は、該平滑化した電圧をＶＣＯ１２３に制御電圧として供給する。ＶＣＯ１２３は、商用電源周波数を中心周波数ｆｃとして、ループフィルタ１２２から供給される制御電圧に応じて、所定周波数範囲±Δｆで発振周波数を可変させる。特に制限されないが、ＶＣＯ１２３は、例えば、正弦波発振器を備え、その発振周波数をループフィルタ１２２からの制御電圧にしたがって可変させる構成としてもよい。

図３（Ａ）は、位相比較器１２１における交流電圧波形のゼロクロス検出回路１２１１の構成の一例を説明する図である。図３（Ｂ）は、図３（Ａ）のゼロクロス検出回路１２１１の動作を説明する図である。

図３（Ａ）において、コンパレータ１２１２は、非反転入力端子（＋）の電圧が、反転端子（－）の基準電圧（０Ｖ）以下の場合、図３（Ｂ）に示すように、出力（比較結果出力）ＶｏｕｔにＬｏｗ電位を出力し、非反転入力端子（＋）の電圧が基準電圧（０）を超えると、出力ＶｏｕｔにＨｉｇｈ電位を出力する。そして、非反転入力端子（＋）の電圧が、Ｈｉｇｈ電位を抵抗Ｒ１とＲ２で分圧した電圧以下となると、出力ＶｏｕｔにＬｏｗ電位を出力する。

なお、図３（Ａ）では、ゼロクロス検出回路１２１１としてアナログ回路の構成例を示したが、ゼロクロス検出回路１２１１はアナログ回路構成に制限されるものでなく、アナログデジタル変換器でアナログ信号をデジタル信号に変換し、デジタル信号波形に基づき、ゼロクロス点を検出するようにしてもよい。

図４は、図２の位相比較器１２１の構成の一例を説明する図である。位相差検出回路１２１４の電圧入力Ｖｉｎ１、Ｖｉｎ２はＶＣＯ１２３の出力電圧とＬＰＦ１１２の出力電圧である（どちらであってもよい）。ゼロクロス検出回路１２１１Ａ、１２１１Ｂは、それぞれに入力された電圧入力Ｖｉｎ１、Ｖｉｎ２の負から正への変化時のゼロクロスを検出する。デジタル位相比較回路１２１３は、ゼロクロス検出回路１２１１Ａ、１２１１Ｂからの出力信号を受け、電圧入力Ｖｉｎ１、Ｖｉｎ２におけるゼロクロス点の位相差を検出し、電圧入力Ｖｉｎ１の位相が電圧入力Ｖｉｎ２よりも遅れている場合、ＵＰ信号、位相が進んでいる場合、ＤＯＷＮ信号を出力する。

チャージポンプ回路１２１５は、位相差検出回路１２１４からのＵＰ信号が活性化されると、スイッチＳＷ１がオンし、定電流源１からの吐出電流（source current）で容量Ｃを充電する。位相差検出回路１２１４からのＤＯＷＮ号が活性化されると、スイッチＳＷ２がオンし、定電流源２から吸込電流（sink current）で容量Ｃを放電する。容量Ｃの端子電圧が、ループフィルタ１２２で平滑化されてＶＣＯ１２３に制御電圧として供給される。

図５は、図４のデジタル位相比較回路１２１３の動作を説明する図である。図５において、Ｖｏｕｔ１、Ｖｏｕｔ２は、電圧入力Ｖｉｎ１、Ｖｉｎ２のゼロクロス検出結果（デジタル信号）である。デジタル位相比較回路１２１３は、ゼロクロス検出結果（デジタル信号）Ｖｏｕｔ１、Ｖｏｕｔ２のＬｏｗからＨｉｇｈへの立ち上がりエッジを検出し、Ｖｏｕｔ１の立ち上がりエッジがＶｏｕｔ２よりも進んでいる場合、Ｖｏｕｔ１の立ち上がりエッジのＶｏｕｔ２の立ち上がりエッジに対する位相差に対応する時間、アクティブとなるＤＯＷＮ信号を出力する。Ｖｏｕｔ２の立ち上がりエッジがＶｏｕｔ１よりも進んでいる場合、Ｖｏｕｔ２の立ち上がりエッジのＶｏｕｔ１の立ち上がりエッジに対する位相差に対応する時間、アクティブとなるＵＰ信号を出力する。

図６は、図２の位相比較器１２１をアナログ乗算器１２１６で構成した例を説明する図である。図６のＶｉｎ１とＶｉｎ２の正弦波（同一周波数：ｆ_１）を乗算すると、

となる。

アナログ乗算器１２１６は、例えばギルバート（Gilbert）乗算器で構成される。アナログ乗算器１２１６からの出力信号は、低域通過フィルタであるループフィルタ１２２に入力され、２×ｆ_１の周波数成分をカットオフする。この結果、アナログ乗算器１２１６からの出力信号のうちのＤＣ（direct current）成分［ｃｏｓ（θ_１－θ_２）］／２（カットオフ周波数以下の周波数成分）が抽出される。なお、Ｖｉｎ１とＶｉｎ２の正弦波の周波数がｆ_１、ｆ_２と異なる場合、

から、（ｆ_１＋ｆ₂）の周波数成分をカットオフし、

を低域通過フィルタ（ループフィルタ１２２）で平滑化した電圧が出力される。

図７は、図２のＶＣＯ１２３の一例を模式的に説明する図である。図７の例では、ＶＣＯ１２３は、オペアンプ（Operational Amplifier）１２３１で構成したウイーンブリッジ発振回路からなる。発振周波数は、以下で与えられる。

例えば抵抗Ｒ_２をＣｄＳ（硫化カドミウム）セル等で構成し、制御電圧（ＬＰＦ１２２の出力電圧）で電流が可変されるフォトダイオードＤ_１からの光で抵抗Ｒ_２の抵抗値を可変させ、制御電圧に応じた周波数の交流電圧を生成するようにしてもよい。制御電圧が高くなると、フォトダイオードＤ_１に流れる電流が増大し（発光量が増大する）、抵抗Ｒ_２の抵抗値が減少し、発振周波数ｆが増大する。制御電圧が低くなると、フォトダイオードＤ_１に流れる電流が減少し（発光量が減少する）、抵抗Ｒ_２の抵抗値が増大し、発振周波数ｆが下がる。

なお、ＶＣＯ１２３は、図７の構成等に制限されるものでないことは勿論である。例えば、ＶＣＯ１２３を、奇数段のインバータの最終段出力を初段の入力に帰還させ電源電圧で発振周波数を可変させるリングオシレータで構成し、このリングオシレータからの方形波を、例えばバンドパスフィルタ等に入力して正弦波に変換して出力する構成としてもよい。また、ＶＣＯ１２３の出力信号を分周器（不図示）で分周した信号を位相比較器１２１に帰還入力し、交流電圧Ｖとして出力してもよい。

図８は、実施形態１の動作を説明する図である。図８（Ａ）の波形１４１は、電流計１０１で計測した電源ライン１０６に流れる電流波形（図２の増幅器１１１の出力電圧）である。

図８（Ｂ）の波形１４２は、図２のＬＰＦ１１２で図８（Ａ）の波形１４１の高域をカットした電圧波形である。図８（Ｃ）は、図２のＰＬＬ１２０において、図８（Ｂ）の波形１４２と位相同期した交流電圧波形１４３（図２のＰＬＬ１２０の出力電圧波形Ｖ）を示す図である。

図９は、三相４線式の電源に図２の実施形態を適用した例を説明する図である。三相電源の電源ラインＬ１、Ｌ２、Ｌ３に、非接触型の電流計１０１－１～１０１－３が配置され、測定装置１１０－１～１１０－３から、電流波形Ｉｉ（ｉ＝１～３）と、電流波形Ｉｉに位相同期した電圧波形Ｖｉ（ｉ＝１～３）が出力される。

図１０は、測定装置１１０－１～１１０－３から出力される三相の電流波形Ｉｉ（ｉ＝１～３）と、三相の電圧波形Ｖｉ（ｉ＝１～３）を例示する図である。

図１１は、本発明の例示的な第２の実施形態を説明する図である。図１１を参照すると、位相同期回路（ＰＬＬ）１３０の構成が、図２の位相同期回路（ＰＬＬ）１２０と相違している。

図１１を参照すると、ＰＬＬ１３０は、ＰＦ（Power Factor：力率）最大化制御回路１３１と、位相制御回路１３２と、ループフィルタ１２２とＶＣＯ１２３を備えている。

ＰＦ最大化制御回路１３１は、電流計１０１、増幅器１１１、ＬＰＦ１１２を介して入力した交流電流波形（に対応する電圧波形）に対して、力率が最大となる交流電圧波形の位相Δθ_PFMAXを求める。

位相制御回路１３２は、ＶＣＯ１２３から出力される交流電圧波形（正弦波）とＬＰＦ１１２からの交流電流波形（に対応する電圧波形）との位相差Δθと、ＰＦ最大化制御回路１３１から出力された位相Δθ_PFMAXを比較する。Δθ_PFMAXの方が位相差Δθよりも大きい場合、ＶＣＯ１２３の発振周波数を上げるように制御する（ＶＣＯ１２３からの交流電圧波形の、ＬＰＦ１１２からの交流電流波形（に対応する電圧波形）に対する位相差を大きくする）。Δθ_PFMAXの方が位相差Δθよりも小さい場合、ＶＣＯ１２３の発振周波数を下げるように制御する（ＶＣＯ１２３からの交流電圧波形の、ＬＰＦ１１２からの交流電流波形（に対応する電圧波形）に対する位相差を小さくする）。

図１２は、図１１のＰＦ最大化制御回路１３１と、位相制御回路１３２の構成の一例を示す図である。図１２において、Ｖｉｎ１には、ＬＰＦ１１２からの交流電流波形（に対応する電圧波形）が入力され、Ｖｉｎ２には、ＶＣＯ１２３からの交流電流波形が入力される。ＰＦ最大化制御回路１３１は、電圧入力Ｖｉｎ１、Ｖｉｎ２のアナログ電圧をデジタル信号に変換するアナログデジタル変換器（Analog to Digital Converter：ＡＤＣ）１３１１Ａ、１３１１Ｂと、アナログ信号をデジタル信号に変換した交流電流波形に対して、力率を最大化する交流電圧波形の位相Δθ_PFMAXを計算するＰＦ最大化位相計算回路１３１２を備えている。ＰＦ最大化位相計算回路１３１２は、Ｖｉｎ１とＶｉｎ２の負から正への変化時におけるゼロクロス点に基づき、Ｖｉｎ１とＶｉｎ２の位相差Δθを計算する。

ＰＦ最大化位相計算回路１３１２では、例えば、アナログ信号をデジタル信号に変換した交流電流波形をｉ（j）とし、アナログ信号をデジタル信号に変換した交流電圧波形をｖ（j）とし、位相差をτとし、サンプル数をＮとしたとき、

を最大化するτ（位相遅延）を求め、これをΔθ_PFMAXとしてもよい。

なお、サンプル数ＮはＡＤＣ１３１１Ａ、１３１１Ｂの変換速度（サンプリング周波数）等にもよるが、交流電源周期の複数サイクル分のサンプル数であってもよい。

位相制御回路１３２は、位相比較回路１３２１とチャージポンプ回路１３２２を備えている。位相比較回路１３２１は、位相差ΔθとΔθ_PFMAXを比較する。図１３（Ａ）は、ＶＣＯ１２３から出力される電圧波形１５２（正弦波）と、LＰＦ１１２から出力される電圧波形１５１（図１１の電流計１０１で検出された電流を電圧に変換した波形）の位相差Δθの例を示している。図１３（Ｂ）は、ＶＣＯ１２３からの電圧波形１５２と電流波形１５１について、力率が最大となる電圧波形の位相差Δθ_PFMAXの例を示している。

位相比較回路１３２１は、Δθ_PFMAXの方が位相差Δθよりも大きい場合（図１３（Ａ）、（Ｂ）参照）、ＶＣＯ１２３の発振周波数を上げるように、ＵＰ信号を出力する。

一方、Δθ_PFMAXの方が位相差Δθよりも小さい場合、位相比較回路１３２１は、ＶＣＯ１２３の発振周波数を下げるようにＤＯＷＮ信号を出力する。

チャージポンプ回路１３２２は、位相比較回路１３２１からのＵＰ信号が活性化されると、スイッチＳＷ１がオンし、定電流源１からの吐出電流(source current)で容量Ｃを充電する。

チャージポンプ回路１３２２は、位相比較回路１３２１からのＤＯＷＮ号が活性化されると、スイッチＳＷ２がオンし、定電流源２から吸込電流（sink current）で容量Ｃを放電する。容量Ｃの端子電圧が、図１１のループフィルタ１２２で平滑化されてＶＣＯ１２３に制御電圧として供給される。本実施形態によれば、分電盤での交流電圧を測定することなく、分電盤で測定した交流電流波形に対応した交流電圧波形を生成可能としている。なお、図２、図１１において、電流計１０１と測定装置１１０を一体で構成してもよいことは勿論である。また、図２、図１１において、測定装置１１０から出力される交流電圧波形Ｖと交流電流波形Ｉはアナログ信号波形に制限されるものでなく、デジタル信号波形であってもよい（この場合、測定装置１１０はデジタル信号波形を通信出力する構成としてもよい）。

なお、上記の特許文献１の開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１０１、１０１－１～１０１－３ 電流計
１０２ １０１－２～１０３－３ 電圧計
１０３ 電源
１０４ 負荷
１０５ ブレーカ
１０５－１ 主幹ブレーカ
１０５－２ 分岐ブレーカ
１０６ 電源ライン
１１０、１１０－１～１１０－３ 測定装置
１１１ 増幅器
１１２ ＬＰＦ
１２０、１３０ ＰＬＬ
１２１ 位相比較器
１２２ ループフィルタ
１２３ ＶＣＯ
１３１ ＰＦ最大化制御回路
１３２ 位相制御回路
１４１、１４２、１５１ 電流波形
１４３、１５２ 電圧波形
１０１１ 磁気コア
１２１１、１２１１Ａ、１２１１Ｂ ゼロクロス検出回路
１２１２ コンパレータ
１２１３ デジタル位相比較回路
１２１４ 位相差検出回路
１２１５ チャージポンプ回路
１２１６ アナログ乗算器
１２３１ オペアンプ
１３１１Ａ、１３１１Ｂ ＡＤＣ
１３１２ ＰＦ最大化位相計算回路
１３２１ 位相比較回路
１３２２ チャージポンプ回路

Claims (6)

1. 交流電圧信号を生成する発振器と、
   入力した交流電流の波形と、前記発振器で生成した前記交流電圧信号の波形との位相差を検出する位相比較器と、
   を有し、前記位相差に基づき前記発振器の発振周波数を可変させ、前記位相差が所定の条件を満たすように制御する位相同期回路を備え、
   前記位相同期回路は、前記交流電流の波形に対して力率を最大化する交流電圧信号波形となる第一の位相差を検出する力率最大化制御回路をさらに備え、
   前記交流電流の波形と、前記発振器で生成した前記交流電圧信号の波形との前記位相差が、前記力率を最大化する前記第一の位相差となるように制御する、ことを特徴とする測定装置。
2. 電流計で測定された前記交流電流の波形を入力し、前記位相同期回路の前記発振器から出力される前記交流電圧信号を、前記測定装置の出力信号として出力する、ことを特徴とする請求項１に記載の測定装置。
3. 前記電流計は、分電盤の給電線の前記交流電流を非接触で検出する、ことを特徴とする請求項２に記載の測定装置。
4. 電流計で測定した交流電流の波形と、位相同期ループに含まれる発振器で生成した交流電圧信号の波形との位相差を検出し、前記位相差に基づき前記発振器の発振周波数を可変させ、前記位相差が所定の条件を満たすように制御する測定装置での電圧生成方法であって、
   前記交流電流の波形に対して力率を最大化する交流電圧信号波形となる第一の位相差を検出し、
   前記交流電流の波形と、前記発振器で生成した前記交流電圧信号の波形との前記位相差が、前記力率を最大化する前記第一の位相差となるように制御する、ことを特徴とする電圧生成方法。
5. 前記位相同期ループに含まれる前記発振器から出力される前記交流電圧信号を、前記測定装置の出力信号として出力する、ことを特徴とする請求項４に記載の電圧生成方法。
6. 前記電流計では、分電盤の給電線の交流電流を非接触で検出する、ことを特徴とする請求項４又は５に記載の電圧生成方法。

Images