JPH06350455A - アナログ／ディジタル変換器及びディジタル位相検出器 - Google Patents

Abstract

(57)【要約】 【目的】 入力として与えられるアナログ信号の逆正弦
（ア―クサイン）に比例したディジタル値を得るアナロ
グ／ディジタル変換器を提供することにある。 【構成】 入力として与えられるアナログ信号と、アナ
ログ正弦波信号発生器から与えられるアナログ正弦波信
号の大小を比較し前記アナログ信号が大きい期間を判別
する比較器と、該比較器の出力に応答し前記期間クロッ
ク発生器から与えられるクロックパルスを計数するカウ
ンタと、該カウンタの内容から前記アナログ正弦波信号
の角周波数に応じた一定の値を引算し前記アナログ信号
の逆正弦（ア―クサイン）に比例したディジタル値を得
るマイクロコンピュ―タを具備したアナログ／ディジタ
ル変換器。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ入力信号の逆
正弦（ア―クサイン）に比例したディジタル値を得る新
規なアナログ／ディジタル変換器を用いて、電源の多相
交流に同期して動作するサイリスタ位相制御電力変換器
やインバ―タの制御に必要な、多相の正弦波状の交流信
号の周波数変化や位相変化に対して速い応答で追従する
ディジタル位相信号を得るディジタル位相検出器に関す
る。

【０００２】

【従来の技術】このような速い応答のディジタル位相検
出器としては、特公昭６０―３７７１１号公報に開示さ
れているものがある。図４にこの構成を示す。図４にお
いて、１は位相差演算回路、２は制御増幅器、３は電圧
／周波数変換器、４はカウンタ、５はリ―ドオンリメモ
リ、６，７はディジタル／アナログ変換器である。

【０００３】位相差演算回路１には、位相検出したい２
相交流信号又は多相交流信号を、位相が９０°異なる信
号に変換した２相交流入力ｅ0d，ｅ0qとディジタル／ア
ナログ変換器６，７の出力ｅ1d，ｅ1qが入力される。ｅ
0d，ｅ0q，ｅ1d，ｅ1qは（１）式から（４）式の正弦波
信号で表される。θ0 は２相交流入力の位相、θ1 はデ
ィジタル／アナログ変換器６，７の出力の単位２相正弦
波の位相である。

【０００４】

【数１】 ｅ0d＝Ｅ0 ｃｏｓθ0 ……（１） ｅ0q＝Ｅ0 ｓｉｎθ0 ……（２） ｅ1d＝ｃｏｓθ1 ……（３） ｅ1q＝ｓｉｎθ1 ……（４） 位相差演算回路１では（５）式に従って位相差Δθ（＝
θ0 −θ1 ）が演算される。

【０００５】

【数２】 この位相差信号Δθはノイズフィルタ機能を持つ比例積
分などの特性を有する制御増幅器２に入力され、制御増
幅器２の出力によって電圧／周波数変換器３の出力パル
ス周波数が制御され、この出力パルスがカウンタ４によ
って計数される。カウンタ４の計数値（θ1 とする）は
リ―ドオンリメモリ５とディジタル／アナログ変換器
６，７により構成された関数回路により、計数値θ1 に
応じた正弦関数信号ｅ1q、余弦関数信号ｅ1dに変換さ
れ、位相差演算回路１へ帰還されて、位相を連続的に比
較するフェ―ズロックドル―プ（ＰＬＬ）が構成され
る。例えば位相差信号Δθが大きな時は制御増幅器２が
電圧／周波数変換器３の出力パルス周波数が少なくする
ように動作し、カウンタ４の計数値θ1 は増加して位相
差信号Δθが減少する。最終的には位相差信号Δθが
０、即ちカウンタ４の計数値θ1 は交流入力ｅ0d、ｅ0q
の位相θ0 に追従することになり、このカウンタ４の計
数値θ1 を交流入力の位相θ0 のディジタル位相検出値
として用いることができる。

【０００６】

【発明が解決しようとする課題】従来例として示したデ
ィジタル位相検出器は、多相の正弦波状の交流信号の周
波数変化や位相変化に対して速い応答で追従し、性能と
しては十分である。しかしながら、制御増幅器２がアナ
ログ回路で構成されているので、調整に手間がかかり、
又、応答の変更が容易にできない。

【０００７】交流入力信号をアナログ／ディジタル変換
して、従来例と同様な演算処理をマイクロコンピュ―タ
等で実行することも可能だが、実際の交流入力信号には
高調波成分を含み、これを忠実に再現するには短いサン
プリング周期でアナログ／ディジタル変換や演算処理を
行わなければならない。ロ―パスフィルタで交流入力信
号の高調波成分を除去したのち、アナログ／ディジタル
変換や演算処理する方法もあるが、ロ―パスフィルタに
よって交流入力信号の基本波成分の位相が変化して、位
相検出に誤差が生じる。

【０００８】本発明は、前述の点に鑑みなされたもので
あって、その第１の目的は、アナログ入力信号の逆正弦
（ア―クサイン）に比例したディジタル値を得る新規な
アナログ／ディジタル変換器を提供することにある。

【０００９】又、第２の目的は、前記新規なアナログ／
ディジタル変換器を用いて、従来例と同じ性能を維持し
ながら、ディジタル的に応答が調整可能で、比較的長い
サンプリング周期で処理が可能なディジタル位相検出器
を提供することにある。

【００１０】

【課題を解決するための手段】前記第１の目的は、入力
として与えられるアナログ信号と、アナログ正弦波信号
発生器から与えられるアナログ正弦波信号の大小を比較
し前記アナログ信号が大きい期間を判別する比較器と、
該比較器の出力に応答し前記期間クロック発生器から与
えられるクロックパルスを計数するカウンタと、該カウ
ンタの内容から前記アナログ正弦波信号の角周波数に応
じた一定の値を引算し前記アナログ信号の逆正弦（ア―
クサイン）に比例したディジタル値を得るマイクロコン
ピュ―タを具備した請求項１の発明によって達成でき
る。

【００１１】又、前記第２の目的は、入力として与えら
れるアナログ信号と、アナログ正弦波信号発生器から与
えられるアナログ正弦波信号の大小を比較し前記アナロ
グ信号が大きい期間を判別する比較器と、該比較器の出
力に応答し前記期間クロック発生器から与えられるクロ
ックパルスを計数する第１のカウンタと、該カウンタの
内容から前記アナログ正弦波信号の角周波数に応じた一
定の値を引算し前記アナログ信号の逆正弦（ア―クサイ
ン）に比例したディジタル値を得るマイクロコンピュ―
タと、前記アナログ信号の逆正弦（ア―クサイン）に比
例したディジタル値に応じて変化するクロックパルスを
計数し、ディジタル位相信号θ1 を出力する第２のカウ
ンタと、前記ディジタル位相信号θ1 から９０°位相が
異った２相正弦波信号ｅ1d及びｅ1qを得る手段と、前記
２相正弦波信号ｅ1d及びｅ1qと位相を検出すべく２相交
流信号又は多相交流信号を変換した２相正弦波信号ｅ0d
及びｅ0qを入力として与ええられ、両者の位相差Δθの
正弦関数ｓｉｎΔθに比例したアナログ位相差信号を演
算する位相差演算回路と、前記アナログ位相差信号に含
まれる高調波分を除去するロ―パスフィルタを具備し、
該ロ―パスフィルタを介して得れる前記アナログ位相差
信号を、前記入力として与えられるアナログ信号とした
請求項２の発明によって達成できる。

【００１２】更に、前記第２の目的は、入力として与え
られるアナログ信号と、アナログ正弦波信号発生器から
与えられるアナログ正弦波信号の大小を比較し前記アナ
ログ信号が大きい期間を判別する比較器と、該比較器の
出力に応答し前記期間クロック発生器から与えられるク
ロックパルスを計数する第１のカウンタと、該カウンタ
の内容から前記アナログ正弦波信号の角周波数に応じた
一定の値を引算し前記アナログ信号の逆正弦（ア―クサ
イン）に比例したディジタル値を得るマイクロコンピュ
―タと、前記アナログ信号の逆正弦（ア―クサイン）に
比例したディジタル値に応じて変化するディジタル位相
信号θ1 を出力する手段と、前記ディジタル位相信号θ
1 から９０°位相が異ったディジタル位相信号ｓｉｎθ
1 及びｃｏｓθ1 を得る手段と、前記ディジタル位相信
号ｓｉｎθ1 及びｃｏｓθ1 と、位相検出したい２相交
流信号又は多相交流信号を変換した２相正弦波信号ｅ0d
及びｅ0qを入力とし与えられ、（ｅ0q・ｃｏｓθ1 −ｅ
0d・ｓｉｎθ1 ）なる演算を行い、両者の位相差Δθの
正弦関数ｓｉｎΔθに比例したアナログ位相差信号を演
算する位相差演算回路と、前記アナログ位相差信号に含
まれる高調波分を除去するロ―パスフィルタを具備し、
該ロ―パスフィルタを介して得れる前記アナログ位相差
信号を、前記入力として与えられるアナログ信号とした
請求項３の発明によっても達成できる。

【００１３】

【作用】前述のように構成された請求項１の発明によれ
ば、従来例と同様にアナログ演算によって、（６）式で
示される位相差の正弦関数ｓｉｎΔθを位相差演算回路
により求め、

【００１４】

【数３】 このアナログ位相差信号ｓｉｎΔθに含まれるノイズ等
の高調波分をローパスフィルタによって除去し、ノイズ
等の高調波分が除去されたアナログ位相差信号ｓｉｎΔ
θをアナログ入力信号として比較器の一方の入力とす
る。比較器の他方の入力には、アナログ正弦波信号発生
器からのアナログ正弦波信号を与える。

【００１５】アナログ信号の大きさをＡとし、アナログ
正弦波信号ｓｉｎωｔとの大小関係を比較しアナログ信
号Ａが大きい期間を求める。アナログ信号Ａと正弦波信
号ｓｉｎωｔとが等しい時刻は、図３に示すように、１
周期（０≦ｔ＜２π／ω）の間に（７）及び（８）式で
示す、ｔ1 、ｔ2 の２回ある。

【００１６】

【数４】 アナログ信号Ａが大きい期間Ｔは０〜ｔ1 の期間とｔ2
〜２π／ωの期間の和であり、（９）式で表される。

【００１７】

【数５】 （９）式からπ／ωなる一定の値を引算すれば

【００１８】

【数６】 となる。したがって、このアナログ信号Ａが大きい期間
だけクロック発生器の出力をカウンタで計数し、一定値
π／ωに相当する値を引算すればアナログ信号Ａの逆正
弦（アークサイン）に比例したディジタル値が得られ
る。

【００１９】アナログ信号Ａとして、位相差演算器の出
力をローパスフィルタでノイズなどの高周波分を除去し
たアナログ位相差信号ｓｉｎΔθを入力すれば、ディジ
タル値としてΔθに比例したディジタル位相差信号Δθ
が得られる。

【００２０】又、前述のように構成された請求項２の発
明によれば、このディジタル位相差信号Δθがディジタ
ル制御増幅器で増幅され、この出力によってディジタル
位相信号θ1 が制御される。以降、従来例と同様に、デ
ィジタル位相信号θ1 に応じた正弦関数信号ｅ1q、余弦
関数信号ｅ1dに変換され、位相差演算回路に帰還されて
位相を連続的に比較するフィーズロックドループ（ＰＬ
Ｌ）が構成れる。

【００２１】位相差演算回路がΔθでなくｓｉｎΔθを
演算すること、アナログ位相差信号ｓｉｎΔθをディジ
タル位相差信号Δθに変換していること、従来例の制御
増幅器、電圧／周波数変換器、カウンタの機能をディジ
タル処理で行なっていることを除けば、従来例と全く同
じ動作である。

【００２２】位相差演算回路で逆正弦（ア―クサイン）
のアナログ演算が必要なくなり、アナログ位相差信号ｓ
ｉｎΔθは簡単な回路でディジタル位相差信号Δθに変
換される。ｅ0d，ｅ0q，ｅ1d，ｅ1qは交流信号である
が、アナログ位相差信号ｓｉｎΔθは位相差Δθ（＝θ
0 −θ1 ）の変化に応じてゆっくりと変化する直流信号
である。従って、このアナログ位相差信号ｓｉｎΔθの
高周波成分をロ―パスフィルタで除去しても、交流信号
ではないので位相が変化する心配はなく、比較的長いサ
ンプリング周期で制御増幅などの処理をしても性能劣化
がない。

【００２３】従来アナログ回路で構成された制御増幅器
と電圧／周波数変換器がディジタル化され、調整や応答
の変更が容易にできる。更に、前述のように構成された
請求項３の発明によれば、位相検出したい２相交流信号
又は多相交流信号に変動がないものとすれば、（６）式
の分母は定数となるため、（６）式の分子だけの演算と
なる。従って、位相差演算回路１８をアナログ信号とデ
ィジタル信号をかけ算する１対の乗算形ディジタル／ア
ナログ変換器と、１個の減算器の簡単な回路で構成し、
ｅ0q・ｃｏｓθ1 及びｅ0d・ｓｉｎθ1 の演算を行いそ
の差を取ればｓｉｎΔθを求めることができ、２相の交
流入力ｅ0d，ｅ0qの振幅の変動が少い場合は実用的には
ほとんど問題ない。

【００２４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例を示す構成図で、図中、
８は位相差演算回路、９はロ―パスフィルタ、１０はア
ナログ正弦波信号発生器、１１は比較器、１２はクロッ
ク発生器、１３は第１のカウンタ、１７は第２のカウン
タ、１４はラッチ回路、１５はマイクロコンピュ―タ、
１６はレ―トマルチプライヤ、５はリ―ドオンリメモ
リ、６，７はディジタル／アナログ変換器である。

【００２５】位相差演算回路８には、位相検出したい２
相の交流入力ｅ0d，ｅ0qと、ディジタル／アナログ変換
器６，７のアナログ出力ｅ1d，ｅ1qが入力される。位相
差演算回路８の出力はロ―パスフィルタ９に入力され
る。アナログ正弦波信号発生器１０の正弦波出力ｓｉｎ
ωｔ（ωは正弦波の角周波数）とロ―パスフィルタ９の
出力が比較器１１に入力される。比較器１１の出力は第
１のカウンタ１３のイネ―ブル端子ＥＮに入力され、第
１のカウンタ１３のクロック端子ＣＫにはクロック発生
器１２の出力のクロック信号が入力され、第１のカウン
タ１３の計数値出力はラッチ回路１４に入力される。一
方、アナログ正弦波信号発生器１０のタイミング信号
（正弦波出力と同期した一周期に一回のパルス信号）が
第１のカウンタ１３のクリア端子ＣＬとラッチ回路１４
のラッチ指令端子に入力されている。ラッチ回路１４の
出力はマイクロココンピュ―タ１５に接続され、ラッチ
した値を読み取ることができる。レ―トマルチプライヤ
１６は例えばテキサス・インスツルメンツ社製のＳＮ７
４９４等を用いれば良く、クロック発生器出力のクロッ
ク信号が間引かれ、マイクロコンピュ―タ１５によって
設定されたレ―トに従った数のパルスが出力される。レ
―トマルチプライヤ１６の出力は第２のカウンタ１７に
入力され、そのパルスが計数される。第２のカウンタ１
７の計数値出力はリ―ドオンリメモリ５のアドレス入力
接続され、リ―ドオンリメモリ５の出力デ―タはディジ
タル／アナログ変換器６，７のディジタル入力に接続さ
れる。ディジタル／アナログ変換器６，７のアナログ出
力は位相差演算回路８の入力に接続され、一巡するル―
プが構成されている。位相差演算回路８では、（１１）
式に従った位相差の正弦関数ｓｉｎΔθが演算される。

【００２６】

【数７】 位相差演算回路８の出力のアナログ位相差信号ｓｉｎΔ
θはロ―パスフィルタ９によってノイズなどの高調波分
を除去される。ノイズが除去されたアナログ位相差信号
ｓｉｎΔθとアナログ正弦波信号発生器１０の正弦波出
力ｓｉｎωｔとが比較器１１で比較され、アナログ位相
差信号ｓｉｎΔθが正弦波出力ｓｉｎωｔより大で比較
器１１の出力が「１」となる。「１」となる期間は正弦
波出力ｓｉｎωｔの１周期あたり（１２）式で示すＴと
なる。（（９）式に等価）

【００２７】

【数８】 第１のカウンタ１３にはアナログ正弦波信号発生器１０
のタイミング信号がクリア端子ＣＬに入力され、正弦波
出力と同期して一周期に一回カウンタ１３がクリアされ
る。クリアされた後、比較器１１の出力が「１」の間、
第１のカウンタ１３はクロック発生器１２からのクロッ
ク信号を計数することになり、次のタイミング信号の直
前にはＴに比例した計数値となる。タイミング信号によ
り、この計数値がラッチ回路１４にラッチされると共
に、第１のカウンタ１３がクリアされる。

【００２８】以後、この動作を繰り返し、ラッチ回路１
４にはＴに比例した値が次々にラッチされる。マイクロ
コンピュ―タ１５はラッチ回路１４からＴに比例した値
を読取り、一定値π／ωに相当する値を引算して、アナ
ログ位相差信号ｓｉｎΔθの逆正弦（ア―クサイン）、
すなわちΔθに比例したディジタル値を得る。そしてこ
のディジタル位相差信号Δθに対して、比例積分などの
ディジタル制御増幅演算を実行し、その結果をレ―トマ
ルチプライヤ１６に設定する。

【００２９】レ―トマルチプライヤ１６の出力からはマ
イクロコンピュ―タ１５によって設定されたレ―トに従
った数のパルスが出力される。これは、従来例における
電圧／周波数変換器と同じ機能と言える。

【００３０】以降、従来例と同様に、レ―トマルチプラ
イヤ１６の出力は第２のカウンタ１７に入力され、その
パルスが計数される。第２のカウンタ１７の計数値出力
θ1はリ―ドオンリメモリ５のアドレス入力に接続さ
れ、リ―ドオンリメモリ５の出力デ―タである２相正弦
波（ｓｉｎθ1 ，ｃｏｓθ1 ）はディジタル／アナログ
変換器６，７のディジタル入力に接続される。ディジタ
ル／アナログ変換器６，７のアナログ出力は位相差演算
回路８の入力に接続され、一巡するフィ―ズロックドル
―プ（ＰＬＬ）が構成される。

【００３１】第２のカウンタ１７の計数値θ1 は交流入
力ｅ0d，ｅ0qの位相θ0 に追従することになる。この第
２のカウンタ１７の計数値θ1 を交流入力の位相θ0 の
ディジタル位相検出値として、マイクロコンピュ―タ１
５によって読取って用いる。

【００３２】このように、前述の実施例によれば、位相
差演算回路１において逆正弦（ア―クサイン）の演算を
する必要がなく、アナログ／ディジタル変換器を使用す
ることなく直接的にアナログ位相差信号ｓｉｎΔθから
ディジタル位相差信号Δθに変換される。マイクロコン
ピュ―タ１５によって、このディジタル位相差信号Δθ
に対する比例積分等のディジタル制御増幅演算が可能に
なり、従来アナログ回路で構成された制御増幅器２と電
圧／周波数変換器３がディジタル化され、調整や応答の
変更が容易になる。

【００３３】次に本発明の他の実施例を、図１と同一部
に同一符号を付して示す図２を参照して説明する。図１
の実施例と異なる部分として、１８は位相差演算回路で
１９，２０のディジタル／アナログ変換器、２１の減算
器で構成され、２２はディジタル加算器、２３はラッチ
回路、２４はタイミング回路である。

【００３４】位相差演算回路１８では、ディジタル／ア
ナログ変換器１９，２０によってリ―ドオンリメモリ５
の出力であるディジタル信号のｓｉｎθ1 、ｃｏｓθ1
と位相検出したい２相の交流入力ｅ0d，ｅ0qとがそれぞ
れかけ算され、その結果の差が減算器２１によって演算
される。ディジタル／アナログ変換器１９，２０は、例
えばアナログ・デバイセズ社製のＡＤ７５２４などの乗
算形ディジタル／アナログ変換器であり、アナログ信号
とディジタル信号をかけ算した結果がアナログ信号とし
て出力される。位相差演算回路１８での演算式は（１
３）式であり、これは（１１）式を２相の交流入力ｅ0
d，ｅ0qの振幅がそれぞれほぼ１であるとした位相差の
正弦関数ｓｉｎΔθの近似式である。２相の交流入力ｅ
0d，ｅ0qの振幅の変動が少い場合は実用的にはほとんど
問題ない。

【００３５】

【数９】 このアナログ位相差信号ｓｉｎΔθがロ―パスフィルタ
９、アナログ正弦波発生器１０、比較器１１、クロック
発生器１２、カウンタ１３、ラッチ回路１４によって、
第１の実施例と同様にディジタル位相差信号Δθに変換
される。

【００３６】マイクロコンピュ―タ１５はディジタル位
相差信号Δθに対して、比例積分などのディジタル制御
増幅演算を実行し、その結果をディジタル加算器２２の
一方の入力にセットする。タイミング回路２４からは予
め決められた一定の周期のパルスが出力され、このパル
ス毎にディジタル加算器２２ではラッチ回路２３の出力
θ1 とセットされたディジタル制御増幅演算結果が加算
され、ラッチ回路２３の出力θ1 が更新される。したが
って第１の実施例のレ―トマルチプライヤ１６とカウン
タ１７の機能と等価になる。

【００３７】ラッチ回路２３のθ1 はリ―ドオンリメモ
リ５のアドレス入力接続され、リ―ドオンリメモリ５の
出力デ―タである２相正弦波（ｓｉｎθ1 ，ｃｏｓθ1
）はディジタル／アナログ変換器１９，２０のディジ
タル入力に接続され、一巡するフェ―ズロックドル―プ
（ＰＬＬ）が構成される。

【００３８】第１の実施例と同様にラッチ回路２３の出
力θ1 は交流入力ｅ0d，ｅ0qの位相θ0 に追従すること
になる。このラッチ回路２３の出力θ1 を交流入力の位
相θ0 のディジタル位相検出値としてマイクロコンピュ
―タ１５に読取って用いる。

【００３９】本発明の他の実施例によれば、第１の実施
例と同様に制御増幅器と電圧／周波数変換器がディジタ
ル化され、調整や応答の変更が容易であると共に、第１
の実施例に比べて、位相差演算回路１８において２相の
交流入力ｅ0d，ｅ0qのベクトル振幅演算

【００４０】

【数１０】 がなく、位相差演算回路１８をディジタル／アナログ変
換器１９，２０と減算器２１の簡単な構成とすることが
できる。また、ディジタル加算器を使った構成によっ
て、より高い分解能で位相を検出することができる。

【００４１】

【発明の効果】以上説明したように、本発明により、位
相差演算回路で逆正弦のアナログ演算が必要なくなり、
アナログ位相差信号ｓｉｎΔθは簡単な回路でディジタ
ル位相差信号Δθに変換できるディジタル／アナログ変
換器が得られる。又、ｅ0d，ｅ0q，ｅ1d，ｅ1qは交流信
号であるが、アナログ位相差信号ｓｉｎΔθは位相差Δ
θ（＝θ0 −θ1 ）の変化に応じてゆっくりと変化する
直流信号である。従って、このアナログ位相差信号ｓｉ
ｎΔθの高周波成分をロ―パスフィルタで除去しても、
交流信号ではないので位相が変化する心配はなく、比較
的長いサンプリング周期で制御増幅などの処理をしても
性能劣化がない。従来アナログ回路で構成された制御増
幅器と電圧／周波数変換器がディジタル化され、調整や
応答の変更が容易にでき、優れた応答性と共にディジタ
ル制御に適したディジタル位相検出器が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図。

【図２】本発明の他の実施例を示すブロック構成図。

【図３】本発明の作用を説明するための波形図。

【図４】従来の実施例を示すブロック構成図。

【符号の説明】

１，８，１８ ……位相差演算回路、 ２ ……制御増幅器、 ３ ……電圧／周波数変換
器、 ４，１３，１７ ……カウンタ、 ５ ……リ―トオンリメモ
リ、 ６，７，１９，２０ ……ディジタル／アナロ
グ変換器、 ９ ……ロ―パスフィルタ、 １０ ……アナログ正弦波発生
器、 １１ ……比較器、 １２ ……クロック発生器、 １４，２３ ……ラッチ回路、 １５ ……マイクロコンピュ―
タ、 １６ ……レ―トマルチプライ
ヤ、 ２１ ……減算器、 ２２ ……ディジタル加算器、

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力として与えられるアナログ信号
   と、アナログ正弦波信号発生器から与えられるアナログ
   正弦波信号の大小を比較し前記アナログ信号が大きい期
   間を判別する比較器と、該比較器の出力に応答し前記期
   間クロック発生器から与えられるクロックパルスを計数
   するカウンタと、該カウンタの内容から前記アナログ正
   弦波信号の角周波数に応じた一定の値を引算し前記アナ
   ログ信号の逆正弦（ア―クサイン）に比例したディジタ
   ル値を得るマイクロコンピュ―タを具備したアナログ／
   ディジタル変換器。
2. 【請求項２】 入力として与えられるアナログ信号
   と、アナログ正弦波信号発生器から与えられるアナログ
   正弦波信号の大小を比較し前記アナログ信号が大きい期
   間を判別する比較器と、該比較器の出力に応答し前記期
   間クロック発生器から与えられるクロックパルスを計数
   する第１のカウンタと、該カウンタの内容から前記アナ
   ログ正弦波信号の角周波数に応じた一定の値を引算し前
   記アナログ信号の逆正弦（ア―クサイン）に比例したデ
   ィジタル値を得るマイクロコンピュ―タと、前記アナロ
   グ信号の逆正弦（ア―クサイン）に比例したディジタル
   値に応じて変化するクロックパルスを計数し、ディジタ
   ル位相信号θ1 を出力する第２のカウンタと、前記ディ
   ジタル位相信号θ1 から９０°位相が異った２相正弦波
   信号ｅ1d及びｅ1qを得る手段と、前記２相正弦波信号ｅ
   1d及びｅ1qと位相検出したい２相交流信号又は多相交流
   信号を変換した２相正弦波信号ｅ0d及びｅ0qを入力とし
   て与ええられ、両者の位相差Δθの正弦関数ｓｉｎΔθ
   に比例したアナログ位相差信号を演算する位相差演算回
   路と、前記アナログ位相差信号に含まれる高調波分を除
   去するロ―パスフィルタを具備し、該ロ―パスフィルタ
   を介して得れる前記アナログ位相差信号を、前記入力と
   して与えられるアナログ信号としたことを特徴とするデ
   ィジタル位相検出器。
3. 【請求項３】 入力として与えられるアナログ信号
   と、アナログ正弦波信号発生器から与えられるアナログ
   正弦波信号の大小を比較し前記アナログ信号が大きい期
   間を判別する比較器と、該比較器の出力に応答し前記期
   間クロック発生器から与えられるクロックパルスを計数
   する第１のカウンタと、該カウンタの内容から前記アナ
   ログ正弦波信号の角周波数に応じた一定の値を引算し前
   記アナログ信号の逆正弦（ア―クサイン）に比例したデ
   ィジタル値を得るマイクロコンピュ―タと、前記アナロ
   グ信号の逆正弦（ア―クサイン）に比例したディジタル
   値に応じて変化するディジタル位相信号θ1 を出力する
   手段と、前記ディジタル位相信号θ1 から９０°位相が
   異ったディジタル位相信号ｓｉｎθ1 及びｃｏｓθ1 を
   得る手段と、前記ディジタル位相信号ｓｉｎθ1 及びｃ
   ｏｓθ1 と、 位相検出したい２相交流信号又は多相交流信号を変換し
   た２相正弦波信号ｅ0d及びｅ0qを入力とし与えられ、
   （ｅ0q・ｃｏｓθ1 −ｅ0d・ｓｉｎθ1 ）なる演算を行
   い、両者の位相差Δθの正弦関数ｓｉｎΔθに比例した
   アナログ位相差信号を演算する位相差演算回路と、前記
   アナログ位相差信号に含まれる高調波分を除去するロ―
   パスフィルタを具備し、該ロ―パスフィルタを介して得
   れる前記アナログ位相差信号を、前記入力として与えら
   れるアナログ信号としたことを特徴とするディジタル位
   相検出器。