KR101228270B1 - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR101228270B1
KR101228270B1 KR1020067023953A KR20067023953A KR101228270B1 KR 101228270 B1 KR101228270 B1 KR 101228270B1 KR 1020067023953 A KR1020067023953 A KR 1020067023953A KR 20067023953 A KR20067023953 A KR 20067023953A KR 101228270 B1 KR101228270 B1 KR 101228270B1
Authority
KR
South Korea
Prior art keywords
delay
signal
clock signal
delay circuit
variable delay
Prior art date
Application number
KR1020067023953A
Other languages
English (en)
Other versions
KR20090027263A (ko
Inventor
토시아키 아와지
타카시 세키노
타카유키 나카무라
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20090027263A publication Critical patent/KR20090027263A/ko
Application granted granted Critical
Publication of KR101228270B1 publication Critical patent/KR101228270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

소스·싱크로너스·클록킹을 채용한 전자 디바이스의 양부를 높은 정밀도로 판정하는 시험 장치를 제공한다. 본 발명에 관한 시험 장치의 제1 가변 지연 회로 210은, 피시험 디바이스 100이 출력하는 데이터 신호를 지정한 시간만큼 지연시켜 지연 데이터 신호로서 출력한다. 제2 가변 지연 회로 220은, 피시험 디바이스 100이 출력하는, 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를, 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력한다. 이들의 가변 지연 회로이 지연량은, 제1 지연 조정부 300에 의하여 설정된다. 제3 가변 지연 회로 270은, 피시험 디바이스 100으로부터 출력된 클록 신호를, 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력한다. 제4 가변 지연 회로 285는, 기준 클록을 지정된 지연량만큼 지연시켜 제1 선택부 280으로 공급한다.
Figure R1020067023953
시험, 지연, 클록

Description

시험 장치 및 시험 방법{TEST APPARATUS AND TEST METHOD}
본 발명은 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은 시험을 위하여 클록 신호의 지연량을 조정하는 시험 장치 및 시험 방법에 관한 것이다. 본 출원은 다음의 일본 출원에 관련된다.
최근, 고속 억세스가 가능한 반도체 메모리에는, 소스·싱크로너스·클록킹(Source Synchoronous Clocking)이 채용되도록 되어 가고 있다. 이러한 반도체 메모리는, 데이터 신호만이 아니라 그에 동기된 클록 신호를 스스로 발생시킨다. 외부의 디바이스는, 이 클록 신호에 동기되어 데이터 신호를 독취함으로써 고속이며 효율적으로 반도체 메모리를 억세스할 수 있다.
또한, 현시점에서 선행 기술 문헌의 존재를 인식하고 있지 않으므로, 선행 기술 문헌에 관한 기재는 생략한다.
[발명이 해결하고자 하는 과제]
이러한 반도체 메모리의 시험을 위하여, 종래의 시험 장치는, 시험의 기준 클록 신호를, 반도체 메모리로부터 수취한 클록 신호와 동기되도록 조정한다. 그리고, 시험 장치는, 조정된 이 기준 클록 신호에 기초하여 데이터 신호를 독취할 수 있는가 아닌가를 시험한다. 기준 클록 신호에는 스트로브 신호에 의하여 인공적인 지연을 발생시키고, 기준 범위내의 지연이라면 데이터를 독취할 수 있는가 아닌가도 시험한다.
반도체 메모리로부터 발생되는 데이터 신호에는 지터가 발생하는 경우가 있다. 데이터 신호에 지터가 발생하고 있는 때에는, 반도체 메모리로부터 발생된 클록 신호에도 유사한 지터가 발생하고 있는 경우가 많다. 한편으로, 종래의 시험 장치에 있어서의 기준 클록 신호는, 일단 조정된 후에는 클록 신호에 생긴 지터의 영향을 받지 않는다. 이 때문에, 기준 클록 신호와 데이터 신호의 사이에는 지터 발생에 의한 위상차가 생기고, 시험의 정밀도를 저하시킬 우려가 있었다.
여기서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한 종속항은 본 발명의 더욱 유리한 구체예를 규정한다.
[과제를 해결하기 위한 수단]
본 발명의 제1 형태에 의하면, 데이터 신호 및 상기 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서, 당해 시험 장치의 기준 클록을 발생시키는 기준 클록 발생기와, 피시험 디바이스로부터 출력되는 데이터 신호를 지정한 시간만큼 지연시켜 지연 데이터 신호로서 출력하는 제1 가변 지연 회로와, 피시험 디바이스로부터 출력되는 클록 신호를 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력하는 제2 가변 지연 회로와, 지연 데이터 신호를 기준 클록에 기초한 타이밍으로 취득하는 제1 플립 플롭과, 제1 지연 클록 신호를 기준 클록에 기초한 타이밍으로 취득하는 제2 플립 플롭과, 제1 플립 플롭 및 제2 플립 플롭이 지연 데이터 신호 및 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 제1 가변 지연 회로 및 제2 가변 지연 회로의 적어도 하나의 지연량을 조정하는 제1 지연 조정부와, 피시험 디바이스로부터 출력되는 클록 신호를 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력하는 제3 가변 지연 회로와, 제1 지연 조정부에 의하여 위상이 조정된 제1 지연 클록 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 제3 가변 지연 회로의 지연량을 조정함으로써, 제1 지연 클록 신호 및 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하는 제2 지연 조정부와, 지연 데이터 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여, 피시험 디바이스가 출력하는 신호의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.
또한, 기준 클록에 기초한 신호와, 제2 지연 클록 신호 중의 어느 하나를 제2 플립 플롭에 공급할 것인가를 선택하는 제1 선택부를 더 포함하고, 제1 지연 조정부는, 기준 클록에 기초한 신호를 제2 플립 플롭에 공급하도록 제1 선택부를 설정한 상태에서, 제1 가변 지연 회로 및 제2 가변 지연 회로의 지연량을 조정하고, 제2 지연 조정부는, 제2 지연 클록 신호를 제2 플립 플롭에 공급하도록 제1 선택부를 설정한 상태에서, 제3 가변 지연 회로의 지연량을 설정하고, 판정부는, 제2 지연 클록 신호를 제2 플립 플롭에 공급하도록 제1 선택부를 설정한 상태에서, 피시험 디바이스가 출력하는 신호의 양부를 판정하여도 좋다.
또한, 제1 지연 조정부는, 제1 가변 지연 회로 및 제2 가변 지연 회로의 지연량을 각각 변화시키면서 제1 플립 플롭 및 제2 플립 플롭에 의하여 복수회 지연 데이터 신호 및 제1 지연 클록 신호를 취득시키고, 지연 데이터 신호 및 제1 지연 클록 신호의 변화 전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 되는 제1 가변 지연 회로 및 제2 가변 지연 회로의 지연량을 검출하여 제1 가변 지연 회로 및 제2 가변 지연 회로에 설정하여도 좋다.
또한, 제2 지연 조정부는, 제1 지연 클록 신호의 H 레벨 기간 또는 L 레벨 기간의 실질적인 중간점에 제2 지연 클록 신호의 변화 타이밍이 위치하도록 제3 가변 지연 회로의 지연량을 조정하여도 좋다.
또한, 제3 가변 지연 회로는, 제2 지연 클록 신호의 위상을 조정하기 위한 조정용 가변 지연 회로와, 제2 지연 클록 신호에 의한 지연 데이터 신호의 스트로브 위치를 변화시키기 위한 스트로브용 가변 지연 회로를 포함하며, 제2 지연 조정부는, 스트로브용 가변 지연 회로에 대하여 미리 정해진 지연량을 설정한 상태에서 조정용 가변 지연 회로의 지연량을 조정함으로써, 제1 지연 클록 신호 및 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하고, 판정부는, 스트로브용 가변 지연 회로의 지연량을 변화시키면서 지연 데이터 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 피시험 디바이스가 출력하는 신호의 양부를 판정하여도 좋다.
또한, 데이터 신호와 제1 플립 플롭이 출력하는 신호 중의 어느 것인가를 선택하는 제2 선택부와, 피시험 디바이스로부터 출력되는 클록 신호와 제2 플립 플롭이 출력하는 신호의 어느 것인가를 선택하는 제3 선택부와, 제2 선택부가 출력하는 신호를 기준 클록에 기초한 타이밍으로 취득하는 제3 플립 플롭과, 제3 선택부가 출력하는 신호를 기준 클록에 기초한 타이밍으로 취득하는 제4 플립 플롭을 더욱 포함하며, 판정부는, 데이터 신호 및 클록 신호를 출력하는 피시험 디바이스를 시험하는 경우에 있어서, 제2 선택부에 의하여 제1 플립 플롭이 출력하는 신호를 선택시킨 결과 제3 플립 플롭으로부터 출력되는 신호값을 기대값과 비교한 결과에 기초하여 피시험 디바이스가 출력하는 신호의 양부를 판정하고, 데이터 신호 및 클록 신호에 대신하여 제1 데이터 신호 및 제2 데이터 신호를 출력하는 다른 피시험 디바이스를 시험하는 경우에 있어서, 제2 선택부에 의하여 제1 데이터 신호를 선택시키고, 제3 선택부에 의하여 제2 데이터 신호를 선택시킨 결과 제3 플립 플롭 및 제4 플립 플롭으로부터 출력되는 신호값을 각각 기대값과 비교한 결과에 기초하여 다른 피시험 디바이스가 출력하는 신호의 양부를 판정하여도 좋다.
본 발명의 제2의 형태에 있어서는, 데이터 신호 및 상기 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 방법에 있어서, 시험 장치의 기준 클록을 발생하는 기준 클록 발생 단계와, 피시험 디바이스로부터 출력되는 데이터 신호를 제1 가변 지연 회로에 의하여 지정된 시간만큼 지연시켜 지연 데이터 신호로서 출력하는 제1 가변 지연 단계와, 피시험 디바이스로부터 출력되는 클록 신호를 제2 가변 지연 회로에 의하여 지정된 시간만큼 지연된 제1 지연 클록 신호로서 출력하는 제2 가변 지연 단계와, 지연 데이터 신호를 기준 클록에 기초한 타이밍으로 제1 플립 플롭에 의하여 취득하는 제1 취득 단계와, 제1 지연 클록 신호를 기준 클록에 기초한 타이밍으로 제2 플립 플롭에 의하여 취득하는 제2 취득 단계와, 제1 플립 플롭 및 제2 플립 플롭이 지연 데이터 신호 및 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 제1 가변 지연 회로 및 제2 가변 지연 회로의 적어도 하나의 지연량을 조정하는 제1 지연 조정 단계와, 제3 가변 지연 회로에 의하여 피시험 디바이스로부터 출력되는 클록 신호를 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력하는 제3 가변 지연 단계와, 제1 지연 조정 단계에 의하여 위상이 조정된 제1 지연 클록 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 제3 가변 지연 회로의 지연량을 조정함으로써, 제1 지연 클록 신호 및 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하는 제2 지연 조정 단계와, 지연 데이터 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여, 피시험 디바이스가 출력하는 신호의 양부를 판정하는 판정 단계를 포함하는 시험 방법을 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필수적인 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브콤비네이션도 또한 본 발명이 될 수 있다.
[발명의 효과]
본 발명에 의하면, 소스·싱크로너스·클록킹을 채용한 전자 디바이스의 양부를 높은 정밀도로 판정할 수 있다.
도 1은, 시험 장치 100의 전체 구성을 도시한다.
도 2는, 비교기 회로 135의 기능 구성을 도시한다.
도 3은, 제어 장치 150의 기능 구성을 도시한다.
도 4는, 시험에 앞선 조정 처리 및 시험 처리의 흐름을 도시한 흐름도이다.
도 5는, 제1 지연 조정 처리의 흐름을 도시한 흐름도이다.
도 6은, 제2 지연 조정 처리의 흐름을 도시한 흐름도이다.
도 7은, 지연량 조정의 대상이 되는 신호의 타이밍 챠트를 도시한다.
[부호의 설명]
10 시험 장치
100 피시험 디바이스
110 타이밍 발생기
120 패턴 발생기
130 파형 정형기
132 드라이버 회로
135 비교기 회로
140 판정부
150 제어 장치
200 기준 클록 발생기
210 제1 가변 지연 회로
220 제2 가변 지연 회로
230 제1 플립 플롭
240 제2 플립 플롭
250 제3 플립 플롭
260 제4 플립 플롭
270 제3 가변 지연 회로
272 스트로브용 가변 지연 회로
275 조정용 가변 지연 회로
280 제1 선택부
285 제4 가변 지연 회로
290 제2 선택부
295 제3 선택부
300 제1 지연 조정부
310 제2 지연 조정부
320 시험 제어부
이하, 발명의 실시의 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형 태는 청구의 범위에 속하는 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단으로 필수적인 것으로는 한정되지 않는다.
도 1은, 시험 장치 10의 전체 구성을 도시한다. 시험 장치 10은, 타이밍 발생기 110과, 패턴 발생기 120과, 파형 정형기 130과, 드라이버 회로 132와, 비교기 회로 135와, 판정부 140과, 제어 장치 150을 포함하며, 반도체 메모리 디바이스 등인 피시험 디바이스 100을 시험하는 것을 목적으로 한다. 타이밍 발생기 110은, 주기 클록 등의 기준 클록을 발생시켜 패턴 발생기 120에 공급한다. 패턴 발생기 120은, 주기 클록에 기초하여 피시험 디바이스 100에 입력되는 시험 패턴의 데이터, 피시험 디바이스 100에 입력되는 어드레스, 및 피시험 디바이스 100에 입력되는 제어 명령을 생성한다. 그리고, 패턴 발생기 120은, 이들의 데이터, 어드레스 및 명령을 파형 정형기 130으로 출력한다. 또한, 패턴 발생기 120은, 시험 패턴의 데이터를 기대값 데이터로서 판정부 140으로도 출력한다.
파형 정형기 130은, 입력된 시험 패턴, 어드레스 및 제어 명령을, 피시험 디바이스 100으로 입력 가능한 신호 파형으로 정형하여, 드라이버 회로 132를 거쳐 피시험 디바이스 100으로 공급한다. 비교기 회로 135는, 피시험 디바이스 100으로부터 데이터 신호를 독출한다. 피시험 디바이스 100이 소스·싱크로너스·클록킹을 채용하고 있는 경우에는, 비교기 회로 135는, 피시험 디바이스 100으로부터 공급받은 클록 신호에 동기되어 데이터 신호를 독출하여도 좋다. 그리고, 판정부 140은, 독출된 데이터 신호에 의하여 지시되는 데이터를, 패턴 발생기 120으로부터 입력된 기대값 데이터와 비교한다. 독출된 데이터가 기대값 데이터와 같으면, 판정부 140은, 피시험 디바이스 100이 양품이라는 취지의 시험 결과를 출력한다. 제어 장치 150은, 비교기 회로 135에 대하여 각종 설정을 수행한다. 구체적으로는, 제어 장치 150은, 비교기 회로 135가 높은 정밀도로 데이터 신호를 독출하도록 하기 위하여, 비교기 회로 135 내에 설치된 가변 지연 회로의 지연량을 조정한다. 또한, 제어 장치 150은, 피시험 디바이스 100이 소스·싱크로너스·클록킹을 채용하고 있는가 아닌가에 따라, 비교기 회로 135의 동작을 전환한다.
도 2는, 비교기 회로 135의 기능 구성을 도시한다. 비교기 회로 135는, 기준 클록 발생기 200과, 제1 가변 지연 회로 210과, 제2 가변 지연 회로 220과, 제1 플립 플롭 230과, 제2 플립 플롭 240과, 제3 플립 플롭 250과, 제4 플립 플롭 260과, 제3 가변 지연 회로 270과, 제1 선택부 280과, 제4 가변 지연 회로 285와, 제2 선택부 290과, 제3 선택부 295를 포함한다. 기준 클록 발생기 200은, 시험 장치 10의 기준 클록을 발생시킨다. 기준 클록 발생기 200은, 타이밍 발생키 110 등으로부터 공급 받은 기준 클록을 비교기 회로 135의 각부에 공급하여도 좋다. 제1 가변 지연 회로 210은, 피시험 디바이스 100이 출력하는 데이터 신호를 지정한 시간만큼 지연시켜 지연 데이터 신호로서 출력한다. 제2 가변 지연 회로 220은, 피시험 디바이스 100이 출력하는, 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를, 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력한다. 이들의 가변 지연 회로의 지연량은, 제어 장치 150의 설명에 있어서 후술하는 제1 지연 조정부 300에 의하여 설정된다.
제1 플립 플롭 230은, 제1 가변 지연 회로 210에 의하여 출력되는 지연 데이터 신호를, 기준 클록에 기초한 타이밍으로 취득한다. 신호를 취득하는 타이밍은, 제4 가변 지연 회로 285에 의한 지연량만큼 기준 클록보다 늦어져도 좋다. 유사하게, 제2 플립 플롭 240은, 제2 가변 지연 회로 220에 의하여 출력되는 제1 지연 클록 신호를, 기준 클록에 기초한 타이밍으로 취득한다. 제2 선택부 290은, 피시험 디바이스 100이 출력하는 데이터 신호와, 제1 플립 플롭 230에 의하여 출력되는 지연 데이터 신호 중의 어느 것인가를 선택하고, 제3 플립 플롭 250으로 공급한다. 제3 플립 플롭 250은, 제2 선택부 290이 출력하는 신호를 기준 클록에 기초한 타이밍으로 취득하고, 판정부 140으로 공급한다. 제3 선택부 295는, 피시험 디바이스 100이 출력하는 다른 데이터 신호와, 제2 플립 플롭 240에 의하여 출력되는 신호 중의 어느 것인가를 선택하여, 제4 플립 플롭 260으로 공급한다. 제4 플립 플롭 260은, 제3 선택부 295가 출력하는 신호를 기준 클록에 기초한 타이밍으로 취득하고, 판정부 140으로 공급한다. 제2 선택부 290 및 제3 선택부 295는, 어느 신호를 선택할 것인가를 지시하는 설정을, 후술하는 제1 지연 조정부 300, 제2 지연 조정부 310 및 시험 제어부 320으로부터 받아도 좋다.
제3 가변 지연 회로 270은, 피시험 디바이스 100으로부터 출력된 클록 신호를, 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력한다. 예를 들면, 제3 가변 지연 회로 270은, 제2 지연 클록 신호의 위상을 조정하기 위한 조정용 가변 지연 회로 275와, 제2 지연 클록 신호에 의한 지연 데이터 신호의 스트로브 위치를 변화시키기 위한 스트로브용 가변 지연 회로 272를 포함하여도 좋다. 제1 선택부 280은, 기준 클록에 기초한 신호와 제2 지연 클록 신호 중의 어느 것을 제2 플립 플롭 240으로 공급할 것인가를 선택한다. 제4 가변 지연 회로 285는, 기준 클록을 지정된 지연량만큼 지연시켜 제1 선택부 280으로 공급한다.
또한, 도 2에서는 설명의 명확화를 위하여, 데이터 및 클록의 각각에 있어서 단일의 신호에 기초한 시험을 수행하는 경우에 관하여 설명하였다. 더욱 상세한 시험을 위해서는, 이에 대신하여, 비교기 회로 135는, 데이터 및 클록의 각각에 있어서, 논리값이 참인가 아닌가를 지시하는 판정 결과의 제1 신호와, 논리값이 거짓인가 아닌가를 지시하는 판정 결과의 제2 신호를 생성하여도 좋다. 이 경우, 제1 가변 지연 회로 210은, 데이터에 있어서의 제1 신호 및 제2 신호의 각각을 지연시킨다. 유사하게, 제2 가변 지연 회로 220은, 클록에 있어서의 제1 신호 및 제2 신호의 각각을 지연시킨다. 또한, 제1 플립 플롭 230은, 데이터에 있어서의 제1 신호 및 제2 신호를 각각 취득하고, 제2 플립 플롭 240은, 클록에 있어서의 제1 신호 및 제2 신호를 각각 취득한다. 이러한 구성에 의하면, 논리값 참과 논리값 거짓의 과도 상태를 검출할 수 있고, 후단의 판정부 140에 의한 시험의 변화를 넓힐 수 있다.
도 3은, 제어 장치 150의 기능 구성을 도시한다. 제어 장치 150은, 제1 지연 조정부 300과, 제2 지연 조정부 310과, 시험 제어부 320을 포함한다. 제1 지연 조정부 300은, 기준 클록에 기초한 신호를 제2 플립 플롭 240에 공급하도록 제1 선택부 280을 설정한다. 또한, 제1 지연 조정부 300은, 제1 플립 플롭 230이 출력하는 신호를 선택하여 제3 플립 플롭 250으로 공급하도록 제2 선택부 290을 설정한 다. 또한, 제1 지연 조정부 300은, 제2 플립 플롭 240이 출력하는 신호를 선택하여 제4 플립 플롭 260으로 공급하도록 제3 선택부 295를 설정한다. 이렇게 설정된 상태에서, 제1 지연 조정부 300은, 제1 플립 플롭 230 및 제2 플립 플롭 240이 지연 데이터 신호 및 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 제1 가변 지연 회로 210 및 제2 가벼 지연 회로 220의 적어도 일방의 지연량을 조정한다.
조정 처리의 구체예로서, 우선 제1 지연 조정부 300은, 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 지연량을 각각 변화시켜 가면서 제1 플립 플롭 230 및 제2 플립 플롭 240에 의하여 복수회 데이터 신호 및 클록 신호를 취득시킨다. 그리고, 제1 지연 조정부 300은, 데이터 신호 및 클록 신호의 변화전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 되는 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 지연량을 검출하여 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220에 설정한다. 이에 대신하여, 제1 지연 조정부 300은, 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 일방, 및 제4 가변 지연 회로 285의 지연량을 조정하여도 좋다. 즉, 예를 들면, 제1 지연 조정부 300은, 제1 가변 지연 회로 210 및 제4 가변 지연 회로 285의 지연량을 각각 변화시키면서, 제1 플립 플롭 230 및 제2 플립 플롭 240에 의하여 복수회 데이터 신호 및 클록 신호를 취득시킨다. 그리고, 제1 지연 조정부 300은, 데이터 신호 및 클록 신호의 변화전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 되는 제1 가변 지연 회로 210 및 제4 가변 지연 회로 285의 지연량을 검출하여 제1 가변 지연 회로 210 및 제4 가변 지연 회로 285에 설정하여도 좋다.
제2 지연 조정부 310은, 위상의 조정이 완료되었다는 취지의 통지를 제1 지연 조정부 300으로부터 받아 동작을 개시한다. 제2 지연 조정부 310은, 제2 지연 클록 신호를 제2 플립 플롭 240으로 공급하도록 제1 선택부 280을 설정한다. 또한, 제2 지연 조정부 310은, 제1 플립 플롭 230이 출력하는 신호를 선택하여 제3 플립 플롭 250에 공급하도록 제2 선택부 290을 설정한 채로 유지한다. 또한, 제2 지연 조정부 310은, 제2 플립 플롭 240이 출력하는 신호를 선택하여 제4 플립 플롭 260으로 공급하도록 제3 선택부 295를 설정한 채로 유지한다. 이렇게 설정된 상태에서, 제2 지연 조정부 310은, 제1 지연 조정부 300에 의하여 위상이 조정된 제1 지연 클록 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 제3 가변 지연 회로 270의 지연량을 조정한다. 그리고, 제2 지연 조정부 310은, 제1 지연 클록 신호 및 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정한다.
구체적인 처리로서, 예를 들면, 제2 지연 조정부 310은, 스트로브용 가변 지연 회로 272에 대하여 미리 정해진 지연량을 설정한 상태에서 조정용 가변 지연 회로 275의 지연량을 조정함으로써, 제1 지연 클록 신호 및 제2 지연 클록 신호의 변화점의 타이밍이 실질적으로 같아 지도록 설정하여도 좋다. 이 설정후에 스트로브용 가변 지연 회로 272에 의한 지연을 실질적으로 0으로 되돌리면, 제1 지연 클록 신호 및 제2 지연 클록 신호의 사이에는 스트로브용 가변 지연 회로 272에 의한 지연량에 대응되는 위상차가 생길 수 있다.
시험 제어부 320은, 위상의 조정이 완료되었다는 취지의 통지를 제2 지연 조 정부 310으로부터 받아 동작을 개시한다. 시험 제어부 320은, 제2 지연 클록 신호를 제2 플립 플롭 240으로 공급하도록 제1 선택부 280을 설정한 채로 유지한다. 또한, 시험 제어부 320은, 제1 플립 플롭 230이 출력하는 신호를 선택하여 제3 플립 플롭 250으로 공급하도록 제2 선택부 290을 설정한 채로 유지한다. 또한, 시험 제어부 320은, 제2 플립 플롭 240이 출력하는 신호를 선택하여 제4 플립 플롭 260으로 공급하도록 제3 선택부 295를 설정한 채로 유지한다. 이렇게 설정된 상태에서, 시험 제어부 320은, 피시험 디바이스 100에 의하여 출력된 데이터 신호를 순차적으로 받아 들인다. 시험 제어부 320은, 스트로브용 가변 지연 회로 272의 지연량을 조정함으로써, 제2 지연 클록 신호를 더욱 지연시키고, 피시험 디바이스 100의 타이밍 시험을 수행하여도 좋다. 이에 의하여, 미리 정해진 기준 범위내의 신호 지연이 발생하여도 피시험 디바이스 100이 정상 동작 가능한가 아닌가를 시험할 수 있다.
도 4는, 시험에 앞선 조정 처리 및 시험 처리의 흐름을 도시한 흐름도이다. 우선, 시험 장치 10은, 피시험 디바이스 100의 종류를 판별한다(S400). 피시험 디바이스 100의 종류는, 엔지니어에 의한 입력에 기초하여 시험 장치 10에 미리 설정되어 있어도 좋으며, 피시험 디바이스 100으로부터 출력되는 식별 신호 등에 따라 시험 장치 10이 자동적으로 판별하여도 좋다. 피시험 디바이스 100이 소스·싱크로너스·클록킹을 채용하고 있을 것을 조건으로(S410:YES), 제1 지연 조정부 300은, 제1의 지연 조정을 수행한다(S420). 제1의 지연 조정에 의하여, 제1 플립 플롭 230 및 제2 플립 플롭 240이 지연 데이터 신호 및 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220이 조정된다.
다음으로, 제2 지연 조정부 310은, 제2의 지연 조정을 수행한다(S430). 제의 지연 조정에 의하여, 제1 지연 클록 신호 및 제2 지연 클록 신호의 위상차가 원하는 위상차로 되도록, 제3 가변 지연 회로 270이 조정된다. 구체적으로는, 제2 지연 조정부 310은, 제1 지연 클록 신호의 H 레벨 기간 또는 L 레벨 기간의 실질적으로 중간점에서 제2 지연 클록 신호의 변화 타이밍이 위치하도록 제3 가변 지연 회로 270의 지연량을 조정하여도 좋다. 이에 의하여, 제2 지연 클록 신호의 위상을 스트로브용 가변 지연 회로 272에 지연량이 설정되지 않은 상태에 있어서는 데이터 신호를 가장 받아 들이기 쉬운 위상으로 할 수 있고, 이 위상을 기준으로 한 각각의 스트로브 위치에 있어서 시험을 가능하게 할 수 있다.
다음으로, 시험 제어부 320 및 판정부 140은, 피시험 디바이스 100의 시험 처리를 수행한다(S440). 구체적으로는, 우선, 시험 제어부 320은, 제2 지연 클록 신호를 제2 플립 플롭 240에 공급하도록 제1 선택부 280을 설정한 채로 유지한다. 또한, 시험 제어부 320은, 스트로브용 가변 지연 회로 272의 지연량을 조정함으로써 스트로브 위치를 다양한 위치로 조정한다. 그리고, 판정부 140은, 스트로브용 가변 지연 회로 272의 지연량을 변화시켜가면서 지연 데이터 신호를 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여, 피시험 디바이스 100의 양부를 판정한다. 구체적으로는, 판정부 140은, 제2 선택부 290에 의하여 제1 플립 플롭 230이 출력하는 신호를 선택 시킨 결과 제3 플립 플롭 250으로부터 출력되는 신호 값을 기대값과 비교한 결과에 기초하여 피시험 디바이스 100이 출력하는 신호의 양부를 판정한다.
한편으로, 피시험 디바이스 100이 소스·싱크로너스·클록킹을 채용하고 있지 않은 경우, 즉 도 1에 도시된 피시험 디바이스 100이 아닌 다른 피시험 디바이스가 시험 장치 10에 탑재된 것을 조건으로(S410:NO), 피시험 제어부 320 및 판정부 140은, 이 피시험 디바이스의 시험 처리를 수행한다(S450). 이러한 종류의 피시험 디바이스는, 데이터 신호 및 클록 신호에 대신하여 제1 데이터 신호 및 제2 데이터 신호를 출력한다. 시험 제어부 320은, 제2 선택부 290에 의하여 제1 데이터 신호를 선택시키고, 제3 선택부 295에 의하여 제2 데이터 신호를 선택시킨다. 그리고, 판정부 140은, 이 결과 제3 플립 플롭 250 및 제4 플립 플롭 260으로부터 출력되는 신호값을 각각 기대값과 비교한 결과에 기초하여 피시험 디바이스 100이 출력하는 신호의 양부를 판정한다.
도 5는, 제1 지연 조정의 처리의 흐름을 도시한 흐름도이다. 제1 지연 조정부 300은, 기준 클록에 기초한 신호를 제2 플립 플롭 240에 공급하도록 제1 선택부 280을 설정한다(S500). 또한, 제1 지연 조정부 300은, 제1 플립 플롭 230이 출력하는 신호를 선택하여 제3 플립 플롭 250으로 공급하도록 제2 선택부 290을 설정한다. 또한, 제1 지연 조정부 300은, 제2 플립 플롭 240이 출력하는 신호를 선택하여 제4 플립 플롭 260으로 공급하도록 제3 선택부 295를 설정한다. 다음으로, 제1 지연 조정부 300은, 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 적어도 일방의 지연량을 변경하여야 할 이하의 처리를 수행한다.
우선, 제1 지연 조정부 300은, 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 적어도 일방에 소정의 지연량을 설정한다(S510). 구체적으로는, 제1 가변 지연 회로 210은, 피시험 디바이스 100이 출력하는 데이터 신호를 지정한 시간만큼 지연시켜 지연 데이터 신호로서 출력한다(S520). 또한, 제2 가변 지연 회로 220은, 피시험 디바이스 100이 출력하는, 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를, 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력한다(S530). 제1 플립 플롭 230은, 지연 데이터 신호를 기준 클록에 기초한 타이밍으로 취득한다(S540). 제2 플립 플롭 240은, 제1 지연 클록 신호를 기준 클록에 기초한 타이밍으로 취득한다(S550). 지연 데이터 신호 및 제1 지연 클록 신호의 취득 회수가 소정 회수에 달할 때까지 이상의 처리를 반복한다(S560).
지연 데이터 신호 및 제1 지연 클록 신호의 취득 회수가 소정 회수에 달하면(S560:YES), 제1 지연 조정부 300은, 지연 데이터 신호 및 제1 지연 클록 신호의 위상 조정이 완료되었는가 아닌가를 판단한다(S570). 예를 들면, 제1 지연 조정부 300은, 데이터 신호 및 클록 신호의 변화전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 된 경우에, 지연 데이터 신호 및 제1 지연 클록 신호의 위상 조정이 완료되었다고 판단하여도 좋다. 위상 조정이 완료되지지 않으면(S570:NO), 제1 지연 조정부 300은 S510으로 처리를 되돌려 제1 가변 지연 회로 210 및 제2 가변 지연 회로 220의 지연량을 변경시킨다. 위상 조정이 완료되면(S570:YES), 본 도면의 처리를 종료한다.
도 6은, 제2의 지연 조정 처리의 흐름을 도시한 흐름도이다. 위상의 조정이 완료되었다는 취지의 통지를 제1 지연 조정부 300으로부터 받아서, 제2 지연 조정부 310은 이하의 처리를 개시한다. 우선, 제2 지연 조정부 310은, 제2 지연 클록 신호를 제2 플립 플롭 240으로 공급하도록 제1 선택부 280을 설정한다(S600). 또한, 제2 지연 조정부 310은, 제1 플립 플롭 230이 출력하는 신호를 선택하여 제3 플립 플롭 250으로 공급되도록 제2 선택부 290을 설정한 채로 유지한다. 또한, 제2 지연 조정부 310은, 제2 플립 플롭 240이 출력하는 신호를 선택하여 제4 플립 플롭 260으로 공급하도록 제3 선택부 295를 설정한 채로 유지한다.
다음으로, 제2 지연 조정부 310은, 스트로브용 가변 지연 회로 272에 대하여 미리 정해진 지연량을 설정한다(S610). 이 상태에서 제2 지연 조정부 310은, 조정용 가변 지연 회로 275의 지연량을 조정하여야 할 이하의 처리를 수행한다. 우선, 제2 지연 조정부 310은, 조정용 가변 지연 회로 275에 소정의 지연량을 설정한다(S620). 그리고, 제2 가변 지연 회로 220은, 피시험 디바이스 100이 출력하는, 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력한다(S630). 또한, 제3 가변 지연 회로 270은, 클록 신호를 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력한다(S640). 제2 플립 플롭 240은, 제1 지연 클록 신호를 제2 지연 클록 신호에 의하여 지정된 타이밍으로 취득한다(S650). 제1 지연 클록 신호의 취득 회수가 소정 회수에 달할 때까지 이상의 처리를 반복한다(S660).
제1 지연 클록 신호의 취득 회수가 소정 회수에 달하면(S660:YES), 제2 지연 조정부 310은, 제2 지연 클록 신호의 위상 조정이 완료되었는가 아닌가를 판단한 다(S670). 예를 들면, 제2 지연 조정부 310은, 클록 신호의 변화전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 된 경우, 제2 지연 클록 신호의 위상 조정이 완료되었다고 판단하여도 좋다. 위상 조정이 완료되지 않으면(S670:NO), 제2 지연 조정부 310은 S610으로 처리를 되돌려 제3 가변 지연 회로 270의 지연량을 변경시킨다. 위상 조정이 완료되면(S670:YES), 본 도면의 처리를 종료한다.
도 7은, 지연량 조정의 대상이 되는 신호의 타이밍 챠트를 도시한다. 피시험 디바이스 100에 의하여 출력되는 데이터 신호는 제1 가변 지연 회로 210에 의하여 지연되어 지연 데이터 신호로서 출력된다. 한편, 피시험 디바이스 100에 의하여 출력되는 클록 신호는 제2 가변 지연 회로 220에 의하여 지연되어 제1 지연 클록 신호로서 출력된다. 제2 지연 클록 신호는, 제3 가변 지연 회로 270에 의하여, 제1 지연 클록 신호와 원하는 위상차로 조정된다. 이렇게 제2 지연 클록 신호와 클록 신호가 동기되어 있으므로, 피시험 디바이스 100의 출력 신호에 지터가 발생한 경우에도, 시험의 정밀도를 유지할 수 있다. 또한, 스트로브용 가변 지연 회로 272에 의하여 스트로브 지연이 최소로 설정되면, 제2 지연 클록 신호의 변화점이 빨라진다. 스트로브용 가변 지연 회로 272에 의하여 스트로브 지연이 최대로 설정되면, 제2 지연 클록 신호의 변화점이 늦어진다. 이렇게, 피시험 디바이스 100으로부터 출력되는 클록 신호를 기준으로 스트로브 위치를 조정할 수 있으므로, 피시험 디바이스 100의 타이밍 시험에 있어서의 양부 판정의 정밀도를 높일 수 있다.
이상 본 발명을 그 실시 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시 형태에 기재되 범위로는 한정되지 않는다. 상기 실시의 형태에 다양한 변경 또는 개량을 가할 수 있다는 것이 당업자에게 명백하다. 그러한 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명백하다.
본 발명에 의하면, 소스·싱크로너스·클록킹을 채용한 전자 디바이스의 양부를 높은 정밀도로 판정할 수 있다.

Claims (7)

  1. 데이터 신호 및 상기 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서,
    당해 시험 장치의 기준 클록을 발생시키는 기준 클록 발생기와,
    상기 피시험 디바이스로부터 출력되는 상기 데이터 신호를 지정한 시간만큼 지연시켜 지연 데이터 신호로서 출력하는 제1 가변 지연 회로와,
    상기 피시험 디바이스로부터 출력되는 상기 클록 신호를 지정한 시간만큼 지연시켜 제1 지연 클록 신호로서 출력하는 제2 가변 지연 회로와,
    상기 지연 데이터 신호를 상기 기준 클록에 기초한 타이밍으로 취득하는 제1 플립 플롭과,
    상기 제1 지연 클록 신호를 상기 기준 클록에 기초한 타이밍으로 취득하는 제2 플립 플롭과,
    상기 제1 플립 플롭 및 상기 제2 플립 플롭이 상기 지연 데이터 신호 및 상기 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로의 적어도 하나의 지연량을 조정하는 제1 지연 조정부와,
    상기 피시험 디바이스로부터 출력되는 상기 클록 신호를 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력하는 제3 가변 지연 회로와,
    제1 지연 조정부에 의하여 위상이 조정된 상기 제1 지연 클록 신호를 상기 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 상기 제3 가변 지연 회로의 지연량을 조정함으로써, 상기 제1 지연 클록 신호 및 상기 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하는 제2 지연 조정부와,
    상기 지연 데이터 신호를 상기 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여, 상기 피시험 디바이스가 출력하는 신호의 양부를 판정하는 판정부
    를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 기준 클록에 기초한 신호와, 상기 제2 지연 클록 신호 중의 어느 하나를 상기 제2 플립 플롭에 공급할 것인가를 선택하는 제1 선택부를 더 포함하고,
    상기 제1 지연 조정부는, 상기 기준 클록에 기초한 신호를 상기 제2 플립 플롭에 공급하도록 상기 제1 선택부를 설정한 상태에서, 상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로의 지연량을 조정하고,
    상기 제2 지연 조정부는, 상기 제2 지연 클록 신호를 상기 제2 플립 플롭에 공급하도록 상기 제1 선택부를 설정한 상태에서, 상기 제3 가변 지연 회로의 지연량을 설정하고,
    상기 판정부는, 상기 제2 지연 클록 신호를 상기 제2 플립 플롭에 공급하도록 상기 제1 선택부를 설정한 상태에서, 상기 피시험 디바이스가 출력하는 신호의 양부를 판정하는 시험 장치.
  3. 제2항에 있어서,
    상기 제1 지연 조정부는,
    상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로의 지연량을 각각 변화시키면서 상기 제1 플립 플롭 및 상기 제2 플립 플롭에 의하여 복수회 상기 지연 데이터 신호 및 상기 제1 지연 클록 신호를 취득시키고,
    상기 지연 데이터 신호 및 상기 제1 지연 클록 신호의 변화전의 값 및 변화후의 값을 취득한 회수가 실질적으로 동일하게 되는 상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로의 지연량을 검출하여 상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로에 설정하는 시험 장치.
  4. 제2항에 있어서,
    상기 제2 지연 조정부는, 상기 제1 지연 클록 신호의 H 레벨 기간 또는 L 레벨 기간의 실질적인 중간점에 상기 제2 지연 클록 신호의 변화 타이밍이 위치하도록 상기 제3 가변 지연 회로의 지연량을 조정하는 시험 장치.
  5. 제2항에 있어서,
    상기 제3 가변 지연 회로는, 상기 제2 지연 클록 신호의 위상을 조정하기 위한 조정용 가변 지연 회로와, 상기 제2 지연 클록 신호에 의한 상기 지연 데이터 신호의 스트로브 위치를 변화시키기 위한 스트로브용 가변 지연 회로를 포함하며,
    상기 제2 지연 조정부는, 상기 스트로브용 가변 지연 회로에 대하여 미리 정해진 지연량을 설정한 상태에서 상기 조정용 가변 지연 회로의 지연량을 조정함으로써, 상기 제1 지연 클록 신호 및 상기 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하고,
    상기 판정부는, 상기 스트로브용 가변 지연 회로의 지연량을 변화시키면서 상기 지연 데이터 신호를 상기 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 상기 피시험 디바이스가 출력하는 신호의 양부를 판정하는 시험 장치.
  6. 제2항에 있어서,
    상기 데이터 신호와 상기 제1 플립 플롭이 출력하는 신호 중의 어느 것인가를 선택하는 제2 선택부와,
    상기 피시험 디바이스로부터 출력되는 상기 클록 신호와 상기 제2 플립 플롭이 출력하는 신호의 어느 것인가를 선택하는 제3 선택부와,
    상기 제2 선택부가 출력하는 신호를 상기 기준 클록에 기초한 타이밍으로 취득하는 제3 플립 플롭과,
    상기 제3 선택부가 출력하는 신호를 상기 기준 클록에 기초한 타이밍으로 취득하는 제4 플립 플롭
    을 더욱 포함하며,
    상기 판정부는,
    상기 데이터 신호 및 상기 클록 신호를 출력하는 상기 피시험 디바이스를 시험하는 경우에 있어서, 상기 제2 선택부에 의하여 상기 제1 플립 플롭이 출력하는 신호를 선택시킨 결과 상기 제3 플립 플롭으로부터 출력되는 신호값을 기대값과 비교한 결과에 기초하여 상기 피시험 디바이스가 출력하는 신호의 양부를 판정하고,
    상기 데이터 신호 및 상기 클록 신호에 대신하여 제1 데이터 신호 및 제2 데이터 신호를 출력하는 다른 피시험 디바이스를 시험하는 경우에 있어서, 상기 제2 선택부에 의하여 상기 제1 데이터 신호를 선택시키고, 상기 제3 선택부에 의하여 상기 제2 데이터 신호를 선택시킨 결과 상기 제3 플립 플롭 및 상기 제4 플립 플롭으로부터 출력되는 신호값을 각각 기대값과 비교한 결과에 기초하여 상기 다른 피시험 디바이스가 출력하는 신호의 양부를 판정하는 시험 장치.
  7. 데이터 신호 및 상기 데이터 신호를 취득하여야 할 타이밍을 지시하는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 방법에 있어서,
    시험 장치의 기준 클록을 발생하는 기준 클록 발생 단계와,
    상기 피시험 디바이스로부터 출력되는 상기 데이터 신호를 제1 가변 지연 회로에 의하여 지정된 시간만큼 지연시켜 지연 데이터 신호로서 출력하는 제1 가변 지연 단계와,
    상기 피시험 디바이스로부터 출력되는 상기 클록 신호를 제2 가변 지연 회로에 의하여 지정된 시간만큼 지연시켜 제1 지연 클록 신호로서 출력하는 제2 가변 지연 단계와,
    상기 지연 데이터 신호를 상기 기준 클록에 기초한 타이밍으로 제1 플립 플롭에 의하여 취득하는 제1 취득 단계와,
    상기 제1 지연 클록 신호를 상기 기준 클록에 기초한 타이밍으로 제2 플립 플롭에 의하여 취득하는 제2 취득 단계와,
    상기 제1 플립 플롭 및 상기 제2 플립 플롭이 상기 지연 데이터 신호 및 상기 제1 지연 클록 신호를 신호의 변화점의 타이밍으로 취득하도록 상기 제1 가변 지연 회로 및 상기 제2 가변 지연 회로의 적어도 하나의 지연량을 조정하는 제1 지연 조정 단계와,
    제3 가변 지연 회로에 의하여, 상기 피시험 디바이스로부터 출력되는 상기 클록 신호를 지정한 시간만큼 지연시켜 제2 지연 클록 신호로서 출력하는 제3 가변 지연 단계와,
    제1 지연 조정 단계에 의하여 위상이 조정된 상기 제1 지연 클록 신호를 상기 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여 상기 제3 가변 지연 회로의 지연량을 조정함으로써, 상기 제1 지연 클록 신호 및 상기 제2 지연 클록 신호의 위상차를 원하는 위상차로 조정하는 제2 지연 조정 단계와,
    상기 지연 데이터 신호를 상기 제2 지연 클록 신호의 변화 타이밍으로 취득한 결과에 기초하여, 상기 피시험 디바이스가 출력하는 신호의 양부를 판정하는 판정 단계
    를 포함하는 시험 방법.
KR1020067023953A 2006-05-01 2006-05-01 시험 장치 및 시험 방법 KR101228270B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/309097 WO2007129386A1 (ja) 2006-05-01 2006-05-01 試験装置および試験方法

Publications (2)

Publication Number Publication Date
KR20090027263A KR20090027263A (ko) 2009-03-17
KR101228270B1 true KR101228270B1 (ko) 2013-01-30

Family

ID=38170216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023953A KR101228270B1 (ko) 2006-05-01 2006-05-01 시험 장치 및 시험 방법

Country Status (5)

Country Link
US (3) US7512872B2 (ko)
EP (2) EP2026081A4 (ko)
JP (1) JP3920318B1 (ko)
KR (1) KR101228270B1 (ko)
WO (2) WO2007129386A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023381A (ko) * 2002-09-11 2004-03-18 이문기 견과류를 첨가한 소시지의 제조방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4469753B2 (ja) * 2005-04-28 2010-05-26 株式会社アドバンテスト 試験装置
JP4806679B2 (ja) * 2005-06-01 2011-11-02 株式会社アドバンテスト ジッタ発生回路
US8121237B2 (en) 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
TWI316329B (en) * 2006-04-26 2009-10-21 Realtek Semiconductor Corp Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method
US7669090B2 (en) * 2006-05-18 2010-02-23 Kabushiki Kaisha Toshiba Apparatus and method for verifying custom IC
JP5008669B2 (ja) * 2006-08-16 2012-08-22 株式会社アドバンテスト 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法
US7539592B2 (en) * 2007-03-23 2009-05-26 Advantest Corporation Test apparatus and electronic device
EP2153525B1 (en) * 2007-05-29 2017-04-05 Rambus Inc. Adjusting clock error across a circuit interface
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
JP5171442B2 (ja) * 2008-07-08 2013-03-27 株式会社アドバンテスト マルチストローブ回路および試験装置
CN102099700A (zh) * 2008-08-01 2011-06-15 株式会社爱德万测试 测试装置
JP2010169480A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体デバイス試験装置及び半導体装置
WO2010087009A1 (ja) * 2009-01-30 2010-08-05 株式会社アドバンテスト 電子デバイス、試験装置および試験方法
US8274272B2 (en) * 2009-02-06 2012-09-25 Advanced Micro Devices, Inc. Programmable delay module testing device and methods thereof
US8258775B2 (en) * 2009-04-15 2012-09-04 Via Technologies, Inc. Method and apparatus for determining phase error between clock signals
CN102053222A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 利用半导体测试仪读取芯片信息的方法
JP5448795B2 (ja) * 2009-12-25 2014-03-19 キヤノン株式会社 情報処理装置又は情報処理方法
JP2012247319A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2012247317A (ja) 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2012247316A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2013007710A (ja) * 2011-06-27 2013-01-10 Advantest Corp 試験装置および試験方法
TWI461717B (zh) * 2012-11-05 2014-11-21 Realtek Semiconductor Corp 掃描時脈產生器以及掃描時脈產生方法
US9178685B1 (en) * 2013-12-27 2015-11-03 Altera Corporation Techniques to determine signal timing
JP6273856B2 (ja) * 2014-01-24 2018-02-07 富士通株式会社 メモリコントローラ及び情報処理装置
CN106330181B (zh) * 2015-07-02 2019-05-21 无锡华润上华科技有限公司 延迟锁定环的检测方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578935A (en) 1995-05-25 1996-11-26 Texas Instruments Incorporated Undersampling digitizer with a sampling circuit positioned on an integrated circuit
JP2001201532A (ja) 2000-01-18 2001-07-27 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2001356153A (ja) 2000-06-14 2001-12-26 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2002025294A (ja) 2000-07-06 2002-01-25 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263463B1 (en) * 1996-05-10 2001-07-17 Advantest Corporation Timing adjustment circuit for semiconductor test system
US6360343B1 (en) * 1999-02-26 2002-03-19 Advantest Corp. Delta time event based test system
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
JP2001141792A (ja) * 1999-10-01 2001-05-25 Schlumberger Technol Inc 源同期信号出力を有する電子デバイスを試験する方法および装置
US6789224B2 (en) * 2000-01-18 2004-09-07 Advantest Corporation Method and apparatus for testing semiconductor devices
US6760873B1 (en) * 2000-09-28 2004-07-06 Lsi Logic Corporation Built-in self test for speed and timing margin for a source synchronous IO interface
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US6952790B2 (en) * 2001-03-30 2005-10-04 Intel Corporation System for varying timing between source and data signals in a source synchronous interface
JP4130801B2 (ja) * 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP3934384B2 (ja) * 2001-10-11 2007-06-20 株式会社アドバンテスト 半導体デバイス試験装置
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP3806100B2 (ja) * 2003-04-28 2006-08-09 株式会社東芝 入出力回路
US7363563B1 (en) * 2003-12-05 2008-04-22 Pmc-Sierra, Inc. Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers
JPWO2005066646A1 (ja) * 2004-01-09 2007-12-20 株式会社アドバンテスト タイミングクロック校正方法
JP4351941B2 (ja) * 2004-03-26 2009-10-28 株式会社アドバンテスト 試験装置及び試験方法
US7075285B2 (en) * 2004-05-12 2006-07-11 Richard Chin Delay locked loop circuit and method for testing the operability of the circuit
JP4536610B2 (ja) * 2005-07-07 2010-09-01 株式会社アドバンテスト 半導体試験装置
US7366966B2 (en) * 2005-10-11 2008-04-29 Micron Technology, Inc. System and method for varying test signal durations and assert times for testing memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578935A (en) 1995-05-25 1996-11-26 Texas Instruments Incorporated Undersampling digitizer with a sampling circuit positioned on an integrated circuit
JP2001201532A (ja) 2000-01-18 2001-07-27 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2001356153A (ja) 2000-06-14 2001-12-26 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2002025294A (ja) 2000-07-06 2002-01-25 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023381A (ko) * 2002-09-11 2004-03-18 이문기 견과류를 첨가한 소시지의 제조방법

Also Published As

Publication number Publication date
KR20090027263A (ko) 2009-03-17
EP2015089A1 (en) 2009-01-14
US7707484B2 (en) 2010-04-27
EP2026081A4 (en) 2010-10-06
US20070262800A1 (en) 2007-11-15
US7512872B2 (en) 2009-03-31
US7557561B2 (en) 2009-07-07
US20080120059A1 (en) 2008-05-22
JPWO2007129386A1 (ja) 2009-09-17
EP2026081A1 (en) 2009-02-18
WO2007129386A1 (ja) 2007-11-15
US20090158103A1 (en) 2009-06-18
WO2007129491A1 (ja) 2007-11-15
JP3920318B1 (ja) 2007-05-30
EP2015089A4 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
KR101228270B1 (ko) 시험 장치 및 시험 방법
US7406646B2 (en) Multi-strobe apparatus, testing apparatus, and adjusting method
KR100997086B1 (ko) 지터측정장치 및 시험장치
US8502523B2 (en) Test apparatus and test method
JP4951534B2 (ja) 試験装置および試験方法
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
US7283920B2 (en) Apparatus and method for testing semiconductor device
JP2003149304A (ja) 試験装置
US7262627B2 (en) Measuring apparatus, measuring method, and test apparatus
JPWO2009022691A1 (ja) 試験装置
US7834642B2 (en) Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT
KR101012283B1 (ko) 멀티 스트로브 장치, 시험 장치 및 조정 방법
KR100864633B1 (ko) 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
US7135880B2 (en) Test apparatus
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
JP4944771B2 (ja) 試験装置、回路および電子デバイス
JP2009171337A (ja) 位相調整回路および試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7