CN1934455B - 测试装置与测试方法 - Google Patents

测试装置与测试方法 Download PDF

Info

Publication number
CN1934455B
CN1934455B CN2005800091989A CN200580009198A CN1934455B CN 1934455 B CN1934455 B CN 1934455B CN 2005800091989 A CN2005800091989 A CN 2005800091989A CN 200580009198 A CN200580009198 A CN 200580009198A CN 1934455 B CN1934455 B CN 1934455B
Authority
CN
China
Prior art keywords
tested
clock
regeneration time
time clock
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800091989A
Other languages
English (en)
Other versions
CN1934455A (zh
Inventor
寒竹秀介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1934455A publication Critical patent/CN1934455A/zh
Application granted granted Critical
Publication of CN1934455B publication Critical patent/CN1934455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Selective Calling Equipment (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明涉及一种被测试装置测试用的测试装置，其具备：时钟产生电路，产生再生时钟，其频率略等于基准时钟且其相位略等于被测试装置的输出数据；延迟电路，其使再生时钟延迟以产生一种选通脉冲；时序比较器，其依据该选通脉冲以取得该输出数据的输出值；逻辑比较器，其对该输出值与预定的期待值作比较；以及良否判定部，其依据逻辑比较器的比较结果以判定该被测试装置的良否。时钟产生电路具备：第1相位比较器，其对该被测试装置的输出数据和再生时钟的相位进行比较以输出第1比较结果信号；第2相位比较器，其对基准时钟和再生时钟的相位进行比较以输出第2比较结果信号；以及再生时钟产生部，其依据第1比较结果信号和第2比较结果信号以产生一种再生时钟。

Description

测试装置与测试方法
技术领域
本发明涉及一种测试装置及测试方法，特别是涉及被测试存储器测试用的测试装置及测试方法。对藉由文献的参照而被认为可并入的指定国，则由参照下述申请案所记载的内容，并入本案作为本案的记载的一部份。
特愿2004-93310    申请日2004年3月26日
背景技术
图6显示先前技术所属的测试装置600的构成。该测试装置600具备位准比较器604，时序比较器606以及逻辑比较器608。由被测试装置(以下称为“DUT”)602所输出的输出数据在以位准比较器604来进行电压比较之后，藉由测试装置600的内部所预先决定的时序所产生的选通(Strobe)脉冲，由时序比较器606中取得该输出数据。然后，在逻辑比较器608中与期待值作比较，依据比较结果来判定DUT602是否良好。
目前由于对先前技术文献的存在尚不清楚，与先前技术文献有关的记载因此省略。
发明内容
近年，发送器侧将时钟埋入至数据中以进行发送，接收器侧由数据中使时钟再生，以已再生的时钟来接收数据，以此种方式来进行通信的高速串列(serial)接口(interface)目前正在开发。然后，在此种时钟埋入方式的高速串列接口的数据中固定的大的时序不确定宽度(jitter)是容许的。然而，在先前技术所属的测试装置600中，取得DUT602的输出数据所用的选通脉冲的时序由于是由测试装置600的内部所预先决定，则无法追踪DUT602的输出数据的时序变动。因此，无法对具有如上所述的高速串列接口的被测试装置正确地进行测试。
本发明的目的是提供一种可解决上述问题的测试装置。该目的是藉由申请专利范围中的独立项所记载的特征的组合来达成。又，申请专利范围各附属项规定了本发明更有利的具体实施例。
依据本发明的第1实施形式，被测试装置测试用的测试装置具备：基准时钟源，其产生基准时钟以控制该被测试装置的动作；时钟产生电路，其产生再生时钟，其频率等于基准时钟的频率且其相位等于被测试装置的输出数据；延迟电路，其使再生时钟延迟以产生选通脉冲；时序比较器，其依据该选通脉冲以取得该输出数据的输出值；逻辑比较器，其对该输出值与预定的期待值作比较；以及良否判定部，其依据逻辑比较器的比较结果以判定该被测试装置的良否。
时钟产生电路具备：第1相位比较器，其对该被测试装置的输出数据和再生时钟的相位进行比较以输出第1比较结果信号；第2相位比较器，其对基准时钟和再生时钟的相位进行比较以输出第2比较结果信号；加法器，其对第1比较结果信号和第2比较结果信号进行加算，以输出加算结果信号；以及再生时钟产生部，其依据该加算结果信号以产生再生时钟.
测试装置还具备第1低通滤波器，其只使第1比较结果信号中较第1频率还低的信号通过。加法器对已通过第1低通滤波器的第1比较结果信号和第2比较结果信号进行加算。
显示第1低通滤波器的通过频带所用的第1频率是对应于被测试装置的种类来设定。显示第1低通滤波器的通过频带所用的第1频率是对应于被测试装置所容许的变动(jitter)频率来设定。延迟电路的延迟量是对应于被测试装置的形态来设定。
测试装置更可具备第2低通滤波器，其只使加算结果信号中较第2频率还低的信号通过。再生时钟产生部依据已通过第2低通滤波器的加算结果信号来产生该再生时钟。
显示第2低通滤波器的通过频带所用的第2频率较第1频率还高或与第1频率相等。
第1低通滤波器在输出数据不安定时，输出固定值的保持(hold)信号以取代第1比较结果信号。
第1低通滤波器在由被测试装置的输出数据开始输出后的固定时间内，输出固定值以取代第1比较结果信号。
依据本发明的第2实施形式，被测试装置测试用的测试装置具备：时钟产生电路，其产生再生时钟，其相位等于被测试装置的输出数据；延迟电路，其使再生时钟延迟以产生选通脉冲；时序比较器，其依据该选通脉冲以取得该输出数据的输出值；逻辑比较器，其对该输出值与预定的期待值作比较；以及良否判定部，其依据逻辑比较器的比较结果以判定该被测试装置的良否。
时钟产生电路具备：相位比较器，其对该被测试装置的输出数据和再生时钟的相位进行比较以输出比较结果信号；第1低通滤波器，其只使由相位比较器输出的比较结果信号中、较对应于被测试装置的种类所设定的固定频率还低的信号通过；以及再生时钟产生部，其依据由相位比较器输出的该比较结果信号以产生再生时钟。
相位比较器对该被测试装置的输出时钟和再生时钟产生部所产生的再生时钟的相位进行比较，以输出比较结果信号。再生时钟产生部还具备分频器，其对已产生的再生时钟进行分频。相位比较器亦可对该被测试装置的输出时钟与分频周期已划分的再生时钟的相位进行比较，以输出比较结果信号。
依据本发明的第3实施形式，被测试装置测试用的测试方法包含：产生步骤，其产生基准时钟，以控制该被测试装置的动作；时钟再生步骤，其产生再生时钟，其频率等于基准时钟的频率且其相位等于被测试装置的输出数据；另一产生步骤，其使再生时钟延迟以产生选通脉冲；取得步骤，其依据该选通脉冲以取得该输出数据的输出值；比较步骤，其对该输出值与预定的期待值作比较；以及良否判定步骤，其依据该比较结果以判定该被测试装置的良否。
时钟再生步骤包含以下各步骤：对该被测试装置的输出数据与再生时钟的相位进行比较，以输出第1比较结果信号；对该基准时钟和再生时钟的相位进行比较以输出第2比较结果信号；对第1比较结果信号和第2比较结果信号进行加算，以输出加算结果信号；以及依据该加算结果信号以产生再生时钟。
依据本发明的第4实施形式，被测试装置测试用的测试方法具备以下各步骤：时钟再生步骤，其产生再生时钟，其相位等于被测试装置的输出数据；产生步骤，其使再生时钟延迟以产生选通脉冲；取得步骤，其依据该选通脉冲以取得该输出数据的输出值；比较步骤，其对该输出值与预定的期待值作比较；以及良否判定步骤，其依据该比较步骤的比较结果以判定该被测试装置的良否.
时钟再生步骤包含以下各步骤：输出步骤，其中对该被测试装置的输出数据和再生时钟的相位进行比较，以输出比较结果信号；通过步骤，其中只使比较结果信号中较对应于被测试装置的种类所设定的固定频率还低的信号通过；以及再生时钟产生步骤，其依据由该输出步骤输出的该比较结果信号以产生再生时钟。
时钟再生步骤含有的输出步骤，其对该被测试装置的输出时钟与再生时钟产生步骤中所产生的再生时钟的相位进行比较，以输出比较结果信号。
又，上述发明的概要并未列举本发明的必要特征的全部，这些特征群的下位组合(sub-combination)亦属本发明。
发明的效果在于，依据本发明所属的测试装置，可准确地测试一种具有时钟埋入方式的高速串列接口的被测试装置。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是绘示本发明第1实施形式所属的测试装置100的构成的一例。
图2是输出数据，再生时钟以及选通脉冲的时序图。
图3是第2实施形式的测试装置300的构成的一例。
图4是输出数据，源极同步时钟，再生时钟以及选通脉冲的时序图的一例。
图5是输出数据，源极同步时钟，再生时钟以及选通脉冲的时序图的一例。
图6是先前技术所属的测试装置600的构成。
100：测试装置                102：基准时钟源
104：时钟产生电路            106：位准比较器
108：时序比较器              110：逻辑比较器
112：良否判定部              120：低通滤波器(LPF)
122：相位比较器              124：可变延迟电路
126：N2分频器                128：N1分频器
130：相位比较器              132：加法器
134：低通滤波器(LPF)         136：积分器
138：电压控制振荡器(VCO)     150：被测试装置(DUT)
300：测试装置                306：位准比较器
304：时钟产生电路            340：边缘切换电路
342：M分频器                 344：固定选通脉冲产生器
346：开关                    350：被测试装置(DUT)
600：测试装置                602：被测试装置(DUT)
604：位准比较器              606：时序比较器
608：逻辑比较器
具体实施方式
以下将依据本发明的实施形式来说明本发明，但以下的实施形式不是用来限定专利范围所属的发明。又，实施形式中所说明的特征的组合的全部不限于发明解决手段中所必须者。
图1是绘示本发明第1实施形式所属的测试装置100的构成的一例。图2(a)是第1实施形式中DUT150的输出数据的时序图的一例。图2(b)是第1实施形式中VCO138所产生的再生时钟的时序图的一例。图2(c)是第1实施形式中可变延迟电路124所产生的选通脉冲的时序图的一例。
测试装置100具备基准时钟源102，时钟产生电路104，位准比较器106，可变延迟电路124，时序比较器108，逻辑比较器110以及良否判定部112。又，良否判定部112亦可藉由该测试装置100所具备的CPU进行程式化时来实现，或亦可藉由设在该测试装置100外部的工作站等的解析装置来实现。
基准时钟源102产生一种基准时钟以控制DUT150的动作。DUT150依据基准时钟源102所产生的基准时钟来动作，以输出如图2(a)所示的输出数据。然后，位准比较器106使由DUT150所输出的输出数据来与预定的门限值电压相比较，以输出2值的输出数据。又，时钟产生电路104产生如图2(b)所示的再生时钟，其频率略等于基准时钟源102所产生的基准时钟且其相位略等于DUT150的输出数据。
可变延迟电路124使时钟产生电路104所产生的再生时钟延迟，以产生如图2(c)所示的选通脉冲。可变延迟电路124的延迟量是对应于DUT150的形式来设定。例如，可变延迟电路124的延迟量可为DUT150的输出数据的半周期时间。又，可变延迟电路124具有一种对相位比较器122和时序比较器108之间的相位差进行调整的功能。因此，可变延迟电路124亦可设在由N1分频器128开始而朝向相位比较器122的传送路径中的相位比较器122之前。此时，VCO138产生一种再生时钟，其具有一种对应于DUT150的输出数据所定的相位差。
时序比较器108依据可变延迟电路124所产生的选通脉冲以取得DUT150的输出数据的输出值。逻辑比较器110例如是一种互斥或(Exclusiveor)演算电路，其将时序比较器108所取得的输出值来与预定的期待值相比较，以输出一种不一致(fail)数据或一致(pass)数据。然后，良否判定部112依据逻辑比较器110的比较结果以判定DUT150的良否。
时钟产生电路104具有低通滤波器(LPF)120、相位比较器122、N2分频器126、N1分频器128、相位比较器130、加法器132、低通滤波器134、积分器136以及电压控制振荡器(VCO)138。时钟产生电路104藉由包含相位比较器122、LPF120、LPF134、积分器136、VCO138以及N1分频器128的相位同步回路(loop)，使再生时钟和输出数据的相位同步，又，藉由包含相位比较器130、LPF134、积分器136、VCO138、N1分频器128以及N2分频器126的频率同步回路(loop)，使再生时钟和基准时钟的频率相一致。又，相位比较器122例如是一种早期领先(early lead)电路，LPF120例如是一种数位滤波器。VCO138是本发明的再生时钟产生部的一例。
相位比较器122对位准比较器106所输出的DUT150的输出数据和VCO138所产生的已由N1分频器128完成N1分频的再生时钟的相位进行比较，以输出第1比较结果信号。LPF120只使相位比较器122所输出的第1比较结果信号中较第1频率还低的信号通过，以供给至加法器132中。又，显示LPF120的通过频带所用的第1频率对应于DUT150的种类而设定，例如，可对应于DUT150中所容许的变动频率而设定。具体而言，DUT150的输出数据的频率在6.5GHz的程度时，则第1频率例如可设定成100kHz的程度。
又，N1分频器128和N2分频器126对VCO138所产生的再生时钟进行分频，以供给至相位比较器130中。相位比较器130对基准时钟源102所产生的基准时钟和VCO138所产生的已由N1分频器128和N2分频器126完成(N1×N2)分频的再生时钟的相位进行比较，以输出第2比较结果信号且供给至加法器132。
加法器132对相位比较器122所输出的已通过LPF120的第1比较结果信号和相位比较器130所输出的第2比较结果信号进行加算，以输出一种加算结果信号。LPF134只使加法器132所输出的加算结果信号中较第2频率还低的信号通过，以供给至积分器136。又，显示LPF134的通过频带所用的第2频率较显示LPF120的通过频带所用的第1频率还高。具体而言，DUT150的输出数据的频率在6.5GHz的程度时，则第2频率例如可设定成数MHz的程度。又，显示LPF134的通过频带所用的第2频率亦可与显示LPF120的通过频带所用的第1频率大约相等。
积分器136对LPF134所输出的加算结果信号进行积分以供给至VCO138。VCO138依据LPF134所通过的由积分器136所积分的加算结果信号的积分值而产生一再生时钟，以供给至相位比较器122和可变延迟电路124。
以下将依据DUT150的测试流程来说明该测试装置100的动作。首先，进行初期设定时，依据DUT150的输出数据速率，以对基准时钟源102所产生的基准时钟的频率，N1分频器128和N2分频器126的分频比(N1、N2)进行设定。然后，经过一定时间之后，藉由频率同步回路在达到频率同步时，VCO138在基准时钟的频率的N1×N2倍的频率时产生一种相位与基准时钟同步的再生时钟。
其次，由DUT150产生该时钟产生电路104的训练图样(trainingpattern)。该训练图样可为一种具有固定的数据变化率的数据列，其使DUT150的输出数据和再生时钟的相位同步。因此，此时由逻辑比较器110而来的训练图样未与期待值进行一种比较处理。
由DUT150所输出的训练图样的数据在测试装置100中输入至时钟产生电路104所连接的通道中。该测试装置100中若输入该训练图样，则在位准比较器106中进行位准比较之后分开，以输入至时序比较器108和相位比较器122中。
相位比较器122对已由N1分频器128完成分频的再生时钟和训练图样的相位进行比较，以输出能显示相位的超前或落后的数据的第1相位比较结果信号。又，DUT150的输出数据是一种随机(random)数据。由于由周期所造成的数据的变化点的有无会不相同，则相位比较器122只有在DUT150的输出数据中存在着变化点时才会进行相位比较，以输出第1相位比较结果信号。DUT150的输出数据中未存在着变化点时不会进行相位比较。
相位比较器122所输出的第1相位比较结果信号藉由LPF120平滑化之后，藉由加法器132来与相位比较器130所输出的第2比较结果信号相加.然后，VCO138进行回授控制，使DUT150的输出数据和再生时钟的相位误差被消除以产生再生时钟.结果，DUT150的输出数据的频率维持在基准时钟的N1×N2倍，再生时钟的相位是与DUT150的输出数据同步.
其次，处于由时钟产生电路104所造成的相位同步和频率同步的状态时，则开始DUT150的测试。在DUT150测试时，已由N1分频器128完成N1分频的再生时钟藉由可变延迟电路124而被延迟，固定时序的选通脉冲供给至时序比较器108。然后，藉由时序比较器108依据选通脉冲所定的时序以取得DUT150的输出数据，藉由逻辑比较器110来与期待值相比较。
测试时，时钟产生电路104经常对DUT150的输出数据和再生时钟的相位进行比较，由于是藉由VCO138来进行回授控制，为了晶片温度变动等所造成的偏移，即使DUT150的输出数据的相位变动，若发生LPF120的截止频率所在的第1频率以下的变动，则仍可追踪DUT150的相位变动以产生一种再生时钟。
如上所述，依据本实施形式中的测试装置100，在时钟埋入方式的高速串列接口的测试中，由DUT150的输出数据产生一种再生时钟，在再生时钟的相位作为基准的所期望的时序中可取得DUT150的输出数据。又，藉由基准时钟的频率和N1分频器128以及N2分频器126的分频比可改变，则可范围广泛地对应于DUT150的输出数据速率，使作为测试装置时的广用性增加。又，VCO138的输出频率范围由于通常可以八阶(octave)方式来改变，则藉由使用N1分频器128以及N2分频器126共2个分频器，可使VCO138的输出频率范围对应于DUT150的输出数据速率的范围。
又，DUT150由于是依据基准时钟源102所产生的基准时钟来动作，则就测试装置100而言DUT150的输出数据的频率必定已知而不会变动。因此，相位同步回路和频率同步回路可各别地构成且同时动作。又，藉由各别的LPF120和LPF134，由于相位同步回路和频率同步回路的回路频带可各别地设定，则藉由使频率同步回路的回路频带变高，可使频率同步的设定时间缩短以抑制VCO138的杂讯，且可藉由相位同步回路的回路频带变低，使DUT150的输出数据的变动成份被去除。又，LPF120的截止(cut-off)频率成为可变时，其可对应于成为测试对象的DUT150的变动容许度(tolerance)规格。图3是第2实施形式的测试装置300的构成的一例。又，图4(a)和图5(a)是第2实施形式的DUT350的输出数据的时序图的一例。图4(b)和图5(b)是第2实施形式的DUT350的源极同步时钟的时序图的一例。图4(c)和图5(c)是第2实施形式的VCO138所产生的再生时钟的时序图的一例。图4(d)和图5(d)是第2实施形式的可变延迟电路124所产生的选通脉冲的时序图的一例。又，第2实施形式的测试装置300的动作和功能除了以下说明的部份以外都与第1实施形式的测试装置100的动作和功能相同，相同的部份因此不再说明。
测试装置300中加入第1实施形式的测试装置100所具备的构成元件且另外具备位准比较器306。又，时钟产生电路304中加入第1实施形式的时钟产生电路104所具有的构成元件且另外具有边缘切换电路340、M分频器342、固定选通脉冲产生器344以及开关346。第1实施形式的测试装置100虽然具备时钟埋入方式的高速串列接口测试用的时钟产生电路104，但第2实施形式的测试装置300具备源极同步方式的高速串列接口测试用的时钟产生电路304。又，源极同步时钟是本发明的输出数据或输出时钟的一例。
DUT350具备源极同步方式的高速串列接口，其输出如图4(a)和图5(a)中所示的输出数据以及如图4(b)和图5(b)中所示的源极同步时钟.因此，在源极同步时钟方式中，源极同步时钟的上升边缘和下降边缘此二者成为时序边缘处于双倍数据速率(DDR)时的方式，源极同步时钟的上升边缘或下降边缘中之一成为时序边缘处于一倍数据速率(SDR)时的方式.此处，边缘切换电路340设在由DUT350至相位比较器122的传送路径中的相位比较器122之前，由DUT350所输出的源极同步时钟的边缘中藉由相位比较器122来选取相位已比较的边缘，以供给至相位比较器122中.因此，测试装置300可测试以下二种装置，即，一种具备双倍数据速率方式的高速串列接口的DUT350以及一种具备一倍数据速率方式的高速串列接口的DUT350.
又，在源极同步方式中，输出数据的频率和源极同步时钟的频率的比不限于1对1，亦可为1对2、1对4。因此，M分频器342设在由N1分频器128至相位比较器122的传送路径中的相位比较器122之前，已由N1分频器128完成N1分频的再生时钟更进行M分频以供给至相位比较器122。因此，M分频器342使供给至可变延迟电路124中的再生时钟的频率和供给至相位比较器122中的再生时钟的频率成为不同，且使供给至相位比较器122中的再生时钟的频率和源极同步时钟的频率成为相同。于是，测试装置300可对一种具备输出数据的频率和源极同步时钟的频率之比是多样性的源极同步方式的高速串列接口的DUT350进行测试。
固定选通脉冲产生器344产生一种固定相位差信号，其可显示基准时钟和再生时钟的相位差。然后，开关346对相位比较器122所输出的第1比较结果信号和固定选通脉冲产生器344所产生的固定相位差信号进行切换，以供给至加法器132。即，开关346选择第1比较结果信号以供给至加法器132中时，VCO138产生一种对DUT350的源极同步时钟进行追踪后的再生时钟，如图4(c)和图5(c)所示。然后，可变延迟电路124使时钟产生电路304所产生的再生时钟延迟，以产生如图4(d)和图5(d)所示的选通脉冲。另一方面，开关346选择该固定相位差信号以供给至加法器132中时，VCO138不对DUT350的源极同步时钟进行追踪，以对该基准时钟产生一种具有一固定相位差所示的相位差的再生时钟。因此，测试装置300不只可对DUT350的源极同步时钟进行追踪后的选通脉冲-而且亦可对基准时钟藉由具有一固定相位差的选通脉冲来取得DUT350的输出数据以进行测试。
在DUT350开始输出源极同步时钟后的固定时间内的情况等的DUT350所输出的源极同步时钟未安定的情况下，LPF120依据一种保持信号以输出一固定值且供给至加法器132以取代第1比较结果信号。即，LPF120选择第1比较结果信号以供给至加法器132时，如图4(c)和图5(c)所示，VCO138会产生一种与DUT350的源极同步时钟的相位同步的再生时钟。然后，可变延迟电路124使时钟产生电路304所产生的再生时钟延迟，以产生如图4(d)和图5(d)所示的选通脉冲。另一方面，LPF120依据该保持信号以供给该固定值至加法器132中时，VCO138未与DUT350的源极同步时钟形成相位同步而是产生一种与基准时钟的相位同步的再生时钟。又，第1实施形式中的测试装置100所具备的LPF120亦能与上述的LPF120一样依据该保持(hold)信号以输出一固定值。
因此，第2实施形式中的测试装置300中DUT350的源极同步时钟的相位不安定时或第1实施形式中的测试装置100中DUT150的输出数据成为“0”或“1”的长的连续图样时，在测试中相位同步停止的情况下，可暂时地停止相位同步回路的动作。
以上虽然使用实施形式来说明本发明，但本发明的技术范围不限于上述实施形式中所记载的范围.上述实施形式中，可施加多样的变更或改良.此种已施加变更或改良的形式亦包含在本发明的技术范围中，这由所请求的范围的记载即可明白.
产业上的可利用性
由以上的说明即可明白，依据本发明，具有时钟埋入式的高速串列接口的被测试装置可被正确地测试。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求所界定者为准。

Claims (16)

1.一种被测试装置测试用的测试装置，其特征在于包括：
基准时钟源，其产生基准时钟以控制该被测试装置的动作；
时钟产生电路，其产生再生时钟，其频率等于该基准时钟的频率且其相位等于该被测试装置的输出数据；
延迟电路，其使该再生时钟延迟，以产生选通脉冲；
时序比较器，其依据该选通脉冲以取得该输出数据的输出值；
逻辑比较器，其对该输出值与预定的期待值作比较；以及
良否判定部，其依据该逻辑比较器的比较结果，以判定该被测试装置的良否，
该时钟产生电路具备：
第1相位比较器，其对该被测试装置的输出数据和该再生时钟的相位进行比较，以输出第1比较结果信号；
第2相位比较器，其对该基准时钟和该再生时钟的相位进行比较，以输出第2比较结果信号；
加法器，其对该第1比较结果信号和该第2比较结果信号进行加算，以输出加算结果信号；以及
再生时钟产生部，其依据该加算结果信号以产生该再生时钟。
2.如权利要求1所述的被测试装置测试用的测试装置，其特征在于其中还具备第1低通滤波器，其只使该第1比较结果信号中较第1频率还低的信号通过，以及
该加法器对已通过该第1低通滤波器的该第1比较结果信号和该第2比较结果信号进行加算。
3.如权利要求2所述的被测试装置测试用的测试装置，其特征在于其中显示该第1低通滤波器的通过频带所用的该第1频率是对应于该被测试装置的种类来设定。
4.如权利要求3所述的被测试装置测试用的测试装置，其特征在于其中显示该第1低通滤波器的通过频带所用的该第1频率是对应于该被测试装置中所容许的变动频率来设定。
5.如权利要求2所述的被测试装置测试用的测试装置，其特征在于其中还具备第2低通滤波器，其只使该加算结果信号中较第2频率还低的信号通过，以及
该再生时钟产生部依据已通过该第2低通滤波器的该加算结果信号来产生该再生时钟。
6.如权利要求5所述的被测试装置测试用的测试装置，其特征在于其中显示该第2低通滤波器的通过频带所用的该第2频率较该第1频率还高、或与该第1频率相等。
7.如权利要求2所述的被测试装置测试用的测试装置，其特征在于其中该第1低通滤波器输出固定值的保持信号以取代该第1比较结果信号。
8.如权利要求7所述的被测试装置测试用的测试装置，其特征在于其中该第1低通滤波器在该输出数据不安定时，输出固定值的保持信号以取代该第1比较结果信号。
9.如权利要求7所述的被测试装置测试用的测试装置，其特征在于其中该第1低通滤波器在由该被测试装置的该输出数据开始输出后的固定时间内，输出该固定值以取代该第1比较结果信号。
10.如权利要求1所述的被测试装置测试用的测试装置，其特征在于其中该延迟电路的延迟量对应于该被测试装置的形态来设定.
11.一种被测试装置测试用的测试装置，其特征在于包括：
时钟产生电路，其产生再生时钟，其相位等于该被测试装置的输出数据；
延迟电路，其使该再生时钟延迟，以产生选通脉冲；
时序比较器，其依据该选通脉冲以取得该输出数据的输出值；
逻辑比较器，其对该输出值与预定的期待值作比较；以及
良否判定部，其依据该逻辑比较器的比较结果以判定该被测试装置的良否，
该时钟产生电路具备；
相位比较器，其对该被测试装置的该输出数据和该再生时钟的相位进行比较，以输出比较结果信号；
第1低通滤波器，其只使由该相位比较器输出的该比较结果信号中、较对应于该被测试装置的种类所设定的固定频率还低的信号通过；以及
再生时钟产生部，其依据由该相位比较器输出的该比较结果信号以产生该再生时钟。
12.如权利要求11所述的被测试装置测试用的测试装置，其特征在于其中该相位比较器对该被测试装置的输出时钟和该再生时钟产生部所产生的该再生时钟的相位进行比较，输出比较结果信号。
13.如权利要求11所述的被测试装置测试用的测试装置，其特征在于其中该再生时钟产生部还具备分频器，其对已产生的该再生时钟进行分频，以及
该相位比较器对该被测试装置的输出时钟与分频周期已划分的该再生时钟的相位进行比较，输出比较结果信号。
14.一种被测试装置测试用的测试方法，其特征在于包含：
产生步骤，其产生基准时钟，以控制该被测试装置的动作；
时钟再生步骤，其产生再生时钟，其频率等于该基准时钟的频率且其相位等于该被测试装置的输出数据；
另一产生步骤，其使该再生时钟延迟，以产生选通脉冲；
取得步骤，其依据该选通脉冲以取得该输出数据的输出值；
比较步骤，其对该输出值与预定的期待值作比较；以及
良否判定步骤，其依据该比较步骤的比较结果以判定该被测试装置的良否，
该时钟再生步骤包含以下各步骤：
对该被测试装置的该输出数据与该再生时钟的相位进行比较，以输出第1比较结果信号；
对该基准时钟和该再生时钟的相位进行比较，以输出第2比较结果信号；
对该第1比较结果信号和该第2比较结果信号进行加算，以输出加算结果信号；以及
依据该加算结果信号以产生该再生时钟。
15.一种被测试装置测试用的测试方法，其特征在于包含：
时钟再生步骤，其产生再生时钟，其相位等于该被测试装置的输出数据；
产生步骤，其使该再生时钟延迟，以产生选通脉冲；
取得步骤，其依据该选通脉冲以取得该输出数据的输出值；
比较步骤，其对该输出值与预定的期待值作比较；以及
良否判定步骤，其依据该比较步骤的比较结果以判定该被测试装置的良否，
该时钟再生步骤包含以下各步骤：
输出步骤，其中对该被测试装置的该输出数据和该再生时钟的相位进行比较，以输出比较结果信号；
通过步骤，其中只使该输出步骤输出的比较结果信号中、较对应于该被测试装置的种类所设定的固定频率还低的信号通过；以及
再生时钟产生步骤，其依据由该输出步骤输出的该比较结果信号以产生该再生时钟。
16.如权利要求15所述的被测试装置测试用的测试方法，其特征在于其中该时钟再生步骤含有的该输出步骤，其对该被测试装置的输出时钟与该再生时钟产生步骤中所产生的该再生时钟的相位进行比较，以输出比较结果信号。
CN2005800091989A 2004-03-26 2005-03-11 测试装置与测试方法 Active CN1934455B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP093310/2004 2004-03-26
JP2004093310A JP4351941B2 (ja) 2004-03-26 2004-03-26 試験装置及び試験方法
PCT/JP2005/004370 WO2005093443A1 (ja) 2004-03-26 2005-03-11 試験装置及び試験方法

Publications (2)

Publication Number Publication Date
CN1934455A CN1934455A (zh) 2007-03-21
CN1934455B true CN1934455B (zh) 2010-05-05

Family

ID=35056313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800091989A Active CN1934455B (zh) 2004-03-26 2005-03-11 测试装置与测试方法

Country Status (9)

Country Link
US (1) US7549099B2 (zh)
EP (2) EP1742074B1 (zh)
JP (1) JP4351941B2 (zh)
KR (1) KR20070027539A (zh)
CN (1) CN1934455B (zh)
AT (1) ATE483169T1 (zh)
DE (1) DE602005023850D1 (zh)
TW (1) TWI353454B (zh)
WO (1) WO2005093443A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895551B2 (ja) * 2005-08-10 2012-03-14 株式会社アドバンテスト 試験装置および試験方法
US7296203B2 (en) * 2005-10-11 2007-11-13 Advantest Corporation Test apparatus, program and recording medium
US7490280B2 (en) * 2006-02-28 2009-02-10 International Business Machines Corporation Microcontroller for logic built-in self test (LBIST)
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
JP3920318B1 (ja) * 2006-05-01 2007-05-30 株式会社アドバンテスト 試験装置および試験方法
JP4944771B2 (ja) * 2006-05-01 2012-06-06 株式会社アドバンテスト 試験装置、回路および電子デバイス
JP4792340B2 (ja) 2006-07-11 2011-10-12 株式会社アドバンテスト 試験装置および試験方法
US7574633B2 (en) 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium
JP4806599B2 (ja) * 2006-07-20 2011-11-02 株式会社アドバンテスト 電気回路および試験装置
WO2008120389A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法
DE112007003471T5 (de) 2007-04-25 2010-03-18 Advantest Corp. Prüfgerät
JP5113846B2 (ja) * 2007-08-16 2013-01-09 株式会社アドバンテスト 取得装置、試験装置および製造方法
WO2009031404A1 (ja) 2007-09-04 2009-03-12 Advantest Corporation 伝送回路、送信器、受信器、および、試験装置
JP4967942B2 (ja) * 2007-09-12 2012-07-04 横河電機株式会社 半導体試験装置
CN102057287B (zh) 2008-06-09 2013-08-21 株式会社爱德万测试 测试装置
CN102057288B (zh) 2008-06-10 2014-02-12 爱德万测试株式会社 测试模块、测试装置及测试方法
KR100942953B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
CN102317803A (zh) * 2008-07-09 2012-01-11 爱德万测试株式会社 测试装置、测试方法和移相器
JP5208211B2 (ja) * 2008-07-09 2013-06-12 株式会社アドバンテスト 試験装置、及び試験方法
US8542003B2 (en) 2008-08-01 2013-09-24 Advantest Corporation Test apparatus to test a data signal and a clock signal output from a device under test
CN102124357A (zh) * 2008-08-19 2011-07-13 爱德万测试株式会社 测试装置及测试方法
WO2010026642A1 (ja) * 2008-09-04 2010-03-11 株式会社アドバンテスト 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法
US8819474B2 (en) * 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
WO2012007986A1 (ja) * 2010-07-12 2012-01-19 株式会社アドバンテスト 測定回路および試験装置
CN102854451A (zh) * 2011-06-29 2013-01-02 鸿富锦精密工业（深圳）有限公司 印刷电路板的信号群延迟分析系统及方法
CN103116124B (zh) * 2011-11-17 2016-05-18 国民技术股份有限公司 可自校准内部晶振的芯片、晶振校准测试系统及校准方法
CN103280241B (zh) * 2013-04-22 2018-05-01 北京大学深圳研究生院 存储器的测试电路及方法
CN103235254B (zh) * 2013-04-25 2016-03-02 杭州和利时自动化有限公司 一种可编程逻辑器件的检测方法和检测系统
CN105807134A (zh) * 2014-12-31 2016-07-27 无锡华润矽科微电子有限公司 频率测试仪及频率测试系统
CN104836576B (zh) * 2015-04-30 2018-11-02 华南理工大学 一种改进高频畸变波形相位检测的锁相环
CN107703437B (zh) * 2017-09-14 2019-08-13 西安交通大学 一种基于半频静电激振的高频体模态谐振器测试方法
US10719568B2 (en) * 2017-11-28 2020-07-21 International Business Machines Corporation Fixing embedded richtext links in copied related assets
CN108614206B (zh) * 2018-04-03 2020-08-04 上海华力微电子有限公司 一种芯片测试装置、测试方法及测试板
US11102596B2 (en) * 2019-11-19 2021-08-24 Roku, Inc. In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT)
KR102278648B1 (ko) * 2020-02-13 2021-07-16 포스필 주식회사 피시험 디바이스를 테스트하기 위한 방법 및 장치
CN112965910B (zh) * 2021-03-19 2024-06-21 携程旅游信息技术（上海）有限公司 自动化回归测试方法、装置、电子设备、存储介质
USD1037855S1 (en) 2021-06-25 2024-08-06 Diageo North America, Inc. Bottle
USD1023769S1 (en) 2021-07-01 2024-04-23 Diageo North America, Inc. Surface ornamentation for a bottle
US20230209287A1 (en) * 2021-12-29 2023-06-29 The Nielsen Company (Us), Llc Methods, systems, apparatus, and articles of manufacture to determine performance of audience measurement meters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1042262A (zh) * 1988-09-15 1990-05-16 国际商业机器公司 相位鉴别与数据分离的方法和装置
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
CN1391152A (zh) * 2001-06-12 2003-01-15 夏普公司 选通时钟产生电路及修改这种电路的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164947A (en) * 1979-05-29 1980-12-23 Fujitsu Ltd Test system for logic circuit
US5057771A (en) 1990-06-18 1991-10-15 Tetronix, Inc. Phase-locked timebase for electro-optic sampling
DE69529729D1 (de) * 1994-12-13 2003-04-03 Hughes Electronics Corp Synthetisierer hoher Präzision sowie niedrigen Phasenrauschens, mit Vektormodulator
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
JP2003023353A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2003098233A (ja) * 2001-09-27 2003-04-03 Sony Corp 動作時間測定回路
JP4048903B2 (ja) * 2001-11-28 2008-02-20 ヤマハ株式会社 テスト回路
WO2003098806A1 (fr) * 2002-05-17 2003-11-27 Fujitsu Limited Dispositif d'oscillateur verrouille en phase
JP4002471B2 (ja) * 2002-05-30 2007-10-31 エルピーダメモリ株式会社 試験装置
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
US6794913B1 (en) * 2003-05-29 2004-09-21 Motorola, Inc. Delay locked loop with digital to phase converter compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1042262A (zh) * 1988-09-15 1990-05-16 国际商业机器公司 相位鉴别与数据分离的方法和装置
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
CN1391152A (zh) * 2001-06-12 2003-01-15 夏普公司 选通时钟产生电路及修改这种电路的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2003-227864A 2003.08.15
JP特开2003-344507A 2003.12.03
JP特开2003-98233A 2003.04.03

Also Published As

Publication number Publication date
KR20070027539A (ko) 2007-03-09
US20070006031A1 (en) 2007-01-04
EP2233936A1 (en) 2010-09-29
TW200532227A (en) 2005-10-01
TWI353454B (en) 2011-12-01
JP4351941B2 (ja) 2009-10-28
EP1742074B1 (en) 2010-09-29
EP1742074A1 (en) 2007-01-10
ATE483169T1 (de) 2010-10-15
CN1934455A (zh) 2007-03-21
WO2005093443A1 (ja) 2005-10-06
DE602005023850D1 (de) 2010-11-11
JP2005285160A (ja) 2005-10-13
EP1742074A4 (en) 2009-07-01
US7549099B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
CN1934455B (zh) 测试装置与测试方法
TWI418825B (zh) 半導體元件的測試裝置以及測試方法
US20160134267A1 (en) Skew adjustment circuit and skew adjustment method
KR101198140B1 (ko) 시프트 레지스터 및 이를 이용한 동기 회로
TWI399038B (zh) Delay synchronous circuit and semiconductor integrated circuit device
CN103795405A (zh) 同步电路以及包含该同步电路的时钟数据恢复电路
KR102105139B1 (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
US9564907B2 (en) Multi-channel delay locked loop
JP2009514361A (ja) 同期クロック信号を調整する方法および装置
US20220209761A1 (en) Duty cycle correction circuit including a reference clock generator
US7188131B2 (en) Random number generator
CN116488642A (zh) 延迟锁相环、延迟锁相环控制方法及电子设备
JPH023210B2 (zh)
US8446197B2 (en) Delay locked loop and method for driving the same
CN100442396C (zh) 用于测试半导体存储器件的装置和方法
US8212597B2 (en) Method for detecting the locking of a phase-locked loop and associated device
KR100892636B1 (ko) 반도체 집적 회로의 클럭 제어 장치 및 방법
US11082049B2 (en) Semiconductor device
US11973506B2 (en) Semiconductor device having duty-cycle corrector
KR102047793B1 (ko) 지연고정루프
JP2010171826A (ja) メモリモジュールのコントローラ
JP4000472B2 (ja) 位相比較器
KR100998259B1 (ko) 다중위상신호 생성기 및 지연 값 제어신호 생성방법
JP4435634B2 (ja) 発振回路、及び試験装置
JPH1114704A (ja) 半導体試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant