WO2005093443A1 - 試験装置及び試験方法 - Google Patents

試験装置及び試験方法 Download PDF

Info

Publication number
WO2005093443A1
WO2005093443A1 PCT/JP2005/004370 JP2005004370W WO2005093443A1 WO 2005093443 A1 WO2005093443 A1 WO 2005093443A1 JP 2005004370 W JP2005004370 W JP 2005004370W WO 2005093443 A1 WO2005093443 A1 WO 2005093443A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
comparison result
result signal
phase
device under
Prior art date
Application number
PCT/JP2005/004370
Other languages
English (en)
French (fr)
Inventor
Shusuke Kantake
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to CN2005800091989A priority Critical patent/CN1934455B/zh
Priority to EP05720641A priority patent/EP1742074B1/en
Priority to DE602005023850T priority patent/DE602005023850D1/de
Priority to AT05720641T priority patent/ATE483169T1/de
Priority to US11/083,114 priority patent/US7549099B2/en
Publication of WO2005093443A1 publication Critical patent/WO2005093443A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Definitions

  • the present invention relates to a test device and a test method.
  • the present invention relates to a test apparatus and a test method for testing a memory under test.
  • the contents described in the following application shall be incorporated into this application by reference and shall be part of the description of this application.
  • FIG. 6 shows a configuration of a test apparatus 600 according to the related art.
  • the test apparatus 600 includes a level comparator 604, a timing comparator 606, and a logical comparator 608.
  • the output data output from the device under test (hereinafter, referred to as “DUT”) 602 is generated at a predetermined timing inside the test apparatus 600 after the voltage is compared by the level comparator 604.
  • the strobe is acquired by the timing comparator 606. Then, it is compared with the expected value in the logical comparator 608, and the quality of the DUT 602 is determined based on the comparison result.
  • a high-speed serial interface has been developed in which a transmitter embeds a clock in data and transmits the data, a receiver also reproduces a clock, and receives data with the reproduced clock. Is being developed.
  • the data of such a high-speed serial interface using the clock embedding method (clock embedded) is allowed to have an uncertain width (jitter) of a predetermined timing.
  • the timing force of the strobe for obtaining the output data of the DUT 602 is predetermined in the test apparatus 600, the timing change of the output data of the DUT 602 is performed. You cannot follow the movement. Therefore, the device under test having the high-speed serial interface as described above cannot be accurately tested.
  • an object of the present invention is to provide a test apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous embodiments of the present invention.
  • a test apparatus for testing a device under test, wherein a reference clock source for generating a reference clock for controlling the operation of the device under test, a reference clock and a frequency are substantially equal to each other.
  • a clock generation circuit that generates a recovered clock having a phase substantially equal to the output data of the device under test; a delay circuit that generates a strobe by delaying the recovered clock; and outputs the output value of the output data based on the strobe.
  • It includes a timing comparator to be obtained, a logical comparator that compares an output value with a predetermined expected value, and a pass / fail determination unit that determines pass / fail of the device under test based on a comparison result of the logical comparator.
  • the clock generation circuit compares the phase of the output data of the device under test with the recovered clock, and compares the phase of the reference clock and the recovered clock with the first phase comparator that outputs the first comparison result signal.
  • a second phase comparator that outputs a second comparison result signal, an adder that adds the first comparison result signal and the second comparison result signal, and outputs an addition result signal, based on the addition result signal,
  • a reproduction clock generator for generating a reproduction clock.
  • a first low-pass filter that transmits only a signal lower than the first frequency of the first comparison result signal is further provided, and the adder includes a first comparison result signal transmitted through the first low-nos filter and a second comparison result.
  • the result signal may be added.
  • the first frequency indicating the transmission band of the first low-pass filter may be set according to the type of the device under test.
  • the first frequency indicating the transmission band of the first low-pass filter may be set according to the jitter frequency allowed for the device under test.
  • the delay amount of the delay circuit may be set according to the specification of the device under test.
  • a second low-pass filter that transmits only the signal that is lower than the second frequency of the addition result signal is further provided, and the reproduction clock generation unit performs reproduction on the basis of the addition result signal transmitted through the second low-nos filter.
  • a clock may be generated.
  • the second frequency indicating the transmission band of the second low-pass filter may be higher than the first frequency or substantially equal to the first frequency.
  • the first low-pass filter may output a fixed value hold signal instead of the first comparison result signal.
  • the first low-pass filter may output a fixed value instead of the first comparison result signal when the device under test starts outputting output data and the force is within a predetermined time.
  • a test apparatus for testing a device under test comprising: a clock generation circuit for generating a reproduced clock having a phase substantially equal to the output data of the device under test; A delay circuit that generates a strobe by delaying, a timing comparator that obtains an output value of output data based on the strobe, a logic comparator that compares the output value with a predetermined expected value, and a logic comparator. A pass / fail judgment unit for judging pass / fail of the device under test based on the comparison result.
  • the clock generation circuit compares the phase of the output data of the device under test with the reproduced clock, and outputs a comparison result signal.
  • the phase comparison circuit outputs a comparison result signal according to the type of the device under test.
  • a first low-pass filter that transmits only a signal lower than a predetermined frequency; and a reproduced clock generator that generates a reproduced clock based on the comparison result signal.
  • the phase comparator may compare the phase of the output clock of the device under test with the phase of the reproduced clock generated by the reproduced clock generator, and output a comparison result signal.
  • the device further comprises a frequency divider for dividing the reproduced clock generated by the reproduced clock generator, and the phase comparator compares the phase of the output clock of the device under test with the reproduced clock whose frequency has been divided. A signal may be output.
  • a test method for testing a device under test wherein a step of generating a reference clock for controlling the operation of the device under test is performed at a time when the reference clock and the frequency are substantially equal.
  • the phase of the output data of the device under test and the recovered clock are compared, and the phase of outputting a first comparison result signal is compared with the phase of the reference clock and the recovered clock.
  • a test method for testing a device under test comprising: a clock reproducing step of generating a reproduced clock having substantially the same phase as output data of the device under test; Generating a strobe with a delay, obtaining an output value of output data based on the strobe, comparing the output value with a predetermined expected value, and comparing the logical comparator with a comparison result. Performing a pass / fail determination of the device under test based on the
  • the clock reproducing step is a step of comparing the phases of output data of the device under test and the reproduced clock, and outputting a comparison result signal, and is set according to the type of the device under test among the comparison result signals.
  • the clock recovery step may further include a step of comparing the phase of the output clock of the device under test with the phase of the recovered clock generated in the recovered clock generation step, and outputting a comparison result signal.
  • a device under test having a high-speed serial interface of a clock embedding type can be accurately tested.
  • FIG. 1 is a diagram showing an example of a configuration of a test apparatus 100 according to a first embodiment.
  • FIG. 2 is a timing chart of output data, a reproduction clock, and a strobe.
  • FIG. 3 is a diagram illustrating an example of a configuration of a test apparatus 300 according to a second embodiment.
  • FIG. 4 is a diagram showing an example of a timing chart of output data, a source synchronous clock, a reproduction clock, and a strobe.
  • FIG. 5 is a diagram showing an example of a timing chart of output data, a source synchronous clock, a reproduction clock, and a strobe.
  • FIG. 6 is a diagram showing a configuration of a test apparatus 600 according to a conventional technique.
  • FIG. 1 shows an example of a configuration of a test apparatus 100 according to the first embodiment of the present invention.
  • FIG. 2A shows an example of a timing chart of output data of the DUT 150 according to the first embodiment.
  • FIG. 2B shows an example of a timing chart of a reproduced clock generated by the VC0138 according to the first embodiment.
  • FIG. 2C shows an example of a timing chart of a strobe generated by the variable delay circuit 124 according to the first embodiment.
  • the test apparatus 100 includes a reference clock source 102, a clock generation circuit 104, a level comparator 106, a variable delay circuit 124, a timing comparator 108, a logical comparator 110, and a pass / fail judgment unit 112.
  • the pass / fail determination unit 112 may be realized by a CPU provided in the test apparatus 100 executing a program, or may be realized by an analyzer such as a peak station provided outside the test apparatus 100.
  • the reference clock source 102 generates a reference clock for controlling the operation of the DUT 150.
  • the DUT 150 operates based on the reference clock generated by the reference clock source 102, and outputs output data as shown in FIG.
  • the level comparator 106 compares the output data output from the DUT 150 with a predetermined threshold voltage, and outputs binary output data.
  • the clock generation circuit 104 receives the reference clock generated by the reference clock source 102.
  • the variable delay circuit 124 delays the reproduced clock generated by the clock generation circuit 104 to generate a strobe as shown in FIG. 2 (c).
  • the delay amount of the variable delay circuit 124 is set according to the specifications of the DUT 150.
  • the delay amount of the variable delay circuit 124 is a half cycle time of the output data of the DUT 150.
  • the variable delay circuit 124 also has a function of adjusting the phase difference between the phase comparator 122 and the timing comparator 108. Therefore, the variable delay circuit 124 may be provided immediately before the phase comparator 122 in the transmission path from the N1 divider 128 to the phase comparator 122. In this case, VC0138 generates a reproduced clock having a predetermined phase difference with respect to the output data of DUT 150.
  • the timing comparator 108 acquires an output value of output data of the DUT 150 based on a strobe generated by the variable delay circuit 124.
  • the logical comparator 110 is, for example, an exclusive OR operation circuit, compares the output value obtained by the timing comparator 108 with a predetermined expected value, and outputs fail data or pass data. Then, the pass / fail determination unit 112 determines pass / fail of the DUT 150 based on the comparison result of the logical comparator 110.
  • the clock generation circuit 104 has an LPF 120, a phase comparator 122, an N2 divider 126, an N1 divider 128, a phase comparator 130, a calorie calculator 132, an LPF 134, an integrator 136, and a VC0138. .
  • the clock generation circuit 104 synchronizes the phase of the reproduced clock with the output data by a phase locked loop circuit including a phase comparator 122, LPF120, LPF134, integrator 136, VC0138, and N1 divider 128.
  • a frequency locked loop circuit including a phase comparator 130, an LPF 134, an integrator 136, a VCO 138, an N1 divider 128, and an N2 divider 126 tunes the frequency of the reproduction clock and the reference clock.
  • the phase comparator 122 is, for example, an array rate circuit
  • the LPF 120 is, for example, a digital filter.
  • VC0138 is an example of the reproduction clock generator of the present invention.
  • the phase comparator 122 compares the phase of the output data of the DUT 150 output from the level comparator 106 with the phase of the recovered clock generated by the VC0138 and frequency-divided by N1 by the N1 frequency divider 128. Outputs a comparison result signal.
  • the LPF 120 transmits only a signal lower than the first frequency of the first comparison result signal output from the phase comparator 122, Supply.
  • the first frequency indicating the transmission band of the LPF 120 is set according to the type of the DUT 150, and is set, for example, corresponding to the jitter frequency allowed for the DUT 150. Specifically, when the frequency of the output data of the DUT 150 is about 6.5 GHz, for example, it is set to about 100 kHz.
  • the N1 frequency divider 128 and the N2 frequency divider 126 divide the frequency of the recovered clock generated by the VC0138 and supply it to the phase comparator 130.
  • the phase comparator 130 calculates the phase between the reference clock generated by the reference clock source 102 and the recovered clock generated by VC0138 and frequency-divided (N 1 ⁇ N2) by the N1 frequency divider 128 and the N2 frequency divider 126. Are compared, and a second comparison result signal is output and supplied to the calo calculator 132.
  • Adder 132 adds the first comparison result signal output from phase comparator 122 and transmitted through LPF 120 to the second comparison result signal output from phase comparator 130, and outputs an addition result signal.
  • the LPF 134 transmits only a signal lower than the second frequency among the addition result signals output from the adder 132 and supplies the signal to the integrator 136.
  • the second frequency indicating the transmission band of the LPF 134 is higher than the first frequency indicating the transmission band of the LPF 120. Specifically, when the frequency of the output data of the DUT 150 is about 6.5 GHz, for example, it is set to about several MHz. Further, the second frequency indicating the transmission band of the LPF 134 may be substantially equal to the first frequency indicating the transmission band of the LPF 120.
  • Integrator 136 integrates the addition result signal output from LPF 134 and supplies the result to VCO 138.
  • the VC0138 generates a recovered clock based on the integrated value of the addition result signal integrated by the integrator 136 through the LPF 134 and supplies the recovered clock to the phase comparator 122 and the variable delay circuit 124.
  • the frequency of the reference clock generated by the reference clock source 102 and the division ratios (Nl, N2) of the N1 divider 128 and the N2 divider 126 are set. Is set.
  • the VC0138 After a certain period of time, when the frequency synchronization loop circuit synchronizes the frequency, the VC0138 generates a recovered clock whose frequency is synchronized with the reference clock at (N1 X N2) times the frequency of the reference clock. I do.
  • the training pattern is a data sequence having a predetermined data change rate, and is a pattern for synchronizing the phases of the output data of the DUT 150 and the reproduction clock. Therefore, at this time, the comparison process between the training pattern and the expected value by the logical comparator 110 is not performed.
  • the training pattern data output from DUT 150 is input to a channel connected to clock generation circuit 104 in test apparatus 100.
  • the level is compared by the level comparator 106, then branched, and input to the timing comparator 108 and the phase comparator 122.
  • the phase comparator 122 compares the phase of the recovered clock divided by N1 by the N1 frequency divider 128 with the phase of the training pattern, and outputs a first phase comparison result signal that is data indicating the lead or lag of the phase. Is output. Since the output data of the DUT 150 is random data and the presence or absence of a data change point differs depending on the cycle, the phase comparator 122 performs a phase comparison only when the output data of the DUT 150 has a change point. (1) Outputs a comparison result signal, and does not perform phase comparison if there is no change point in the output data of DUT150.
  • the first comparison result signal output from the phase comparator 122 is smoothed by the LPF 120, and then added to the second comparison result signal output from the phase comparator 130 by the adder 132. Then, VC0138 performs feedback control so as to eliminate the phase error between the output data of DUT 150 and the reproduced clock, and generates a reproduced clock. As a result, the phase of the reproduced clock is synchronized with the output data of the DUT 150 while the frequency of the output data of the DUT 150 is maintained at (Nl X N2) times the reference clock.
  • the test of the DUT 150 is started in a state where the phase synchronization and the frequency synchronization by the clock generation circuit 104 are established.
  • the recovered clock power N1 frequency-divided by the N1 frequency divider 128 is delayed by the variable delay circuit 124, and a strobe at a predetermined timing is supplied to the timing comparator 108.
  • the output data of the DUT 150 is obtained at a predetermined timing based on the strobe by the timing comparator 108, and is compared with the expected value by the logical comparator 110.
  • the clock generation circuit 104 always compares the phase of the output data of the DUT 150 with the phase of the recovered clock, and performs feedback control by the VC0138. Even if the phase of the output data of the DUT 150 fluctuates due to drift due to, for example, the reproduced clock can be generated following the phase fluctuation of the DUT 150 as long as it fluctuates below the first frequency which is the power-off frequency of the LPF 120.
  • the reproduction clock is generated from the output data of the DUT 150, and the phase of the reproduction clock is used as a reference. At the desired timing, the output data of the DUT 150 can be obtained.
  • the frequency of the reference clock and the division ratio of the N1 divider 128 and N2 divider 126 variable, it is possible to widely support the output data rate of the DUT150 and improve the versatility as a test device. be able to.
  • the output frequency range of the VC0138 is usually variable in octaves, it is possible to use the two dividers, the N1 divider 128 and the N2 divider 126, to correspond to the output data rate range of the DUT150. it can.
  • the phase locked loop circuit and the frequency locked loop circuit can be separately configured and operated simultaneously.
  • the LPF120 and LPF134 can each set the loop bandwidth of the frequency-locked loop circuit and the phase-locked loop circuit separately, so shortening the frequency-locking settling time by increasing the loop bandwidth of the frequency-locked loop circuit As a result, the noise of the VCO 138 can be suppressed, and the jitter component of the output data of the DUT 150 can be cut by reducing the loop bandwidth of the phase-locked loop circuit.
  • the cutoff frequency of the LPF 120 variable it is possible to comply with the jitter tolerance standard of the DUT 150 to be tested.
  • FIG. 3 shows an example of a configuration of a test apparatus 300 according to the second embodiment of the present invention.
  • FIGS. 4A and 5A show an example of a timing chart of output data of the DUT 350 according to the second embodiment.
  • FIGS. 4B and 5B show an example of a timing chart of a source synchronous clock of the DUT 350 according to the second embodiment.
  • FIGS. 4 (c) and 5 (c) show an example of a timing chart of a reproduction clock generated by the VC0138 according to the second embodiment.
  • FIGS. 4 (d) and 5 (d) show a straw generated by the variable delay circuit 124 according to the second embodiment. 4 shows an example of a timing chart of the operation.
  • the operation and function of the test apparatus 300 according to the second embodiment are the same as the function and operation of the test apparatus 100 according to the first embodiment except for the parts described below, and a description thereof will be omitted.
  • the test apparatus 300 includes a level comparator 306 in addition to the components included in the test apparatus 100 according to the first embodiment.
  • the clock generation circuit 304 includes an edge switching circuit 340, an M frequency divider 342, a fixed strobe generator 344, and a switch 346, in addition to the components of the clock generation circuit 104 according to the first embodiment.
  • the test apparatus 100 according to the first embodiment includes a clock generation circuit 104 for testing a high-speed serial interface using a clock embedding method.
  • the test apparatus 300 according to the second embodiment includes a high-speed source-sink
  • a clock generation circuit 304 for testing the serial interface is provided.
  • the source synchronous clock is an example of the output data or the output clock of the present invention.
  • the test apparatus 100 according to the first embodiment may include a fixed strobe generator 344 and a switch 346, and may have operations and functions described below.
  • the DUT 350 includes a source-synchronous high-speed serial interface, and outputs data as shown in FIGS. 4 (a) and 5 (a) and output data as shown in FIGS. 4 (b) and 5 (b). Output the source synchronous clock.
  • the source synchronous clock method includes a double data rate (DDR) method in which both the rising edge and the falling edge of the source synchronous clock are timing edges, and a rising edge or a lower S edge of the source synchronous clock.
  • DDR double data rate
  • SDR single data rate
  • the edge switching circuit 340 is provided immediately before the phase comparator 122 in the transmission path from the DUT 350 to the phase comparator 122, and includes the phase comparator 122 among the edges of the source synchronous clock output from the DUT 350.
  • the edge to be compared in phase is selected and supplied to the phase comparator 122.
  • the test apparatus 300 can test both the DUT 350 having the high-speed serial interface of the double data rate system and the DUT 350 having the high-speed serial interface of the single data rate system.
  • the ratio between the frequency of the output data and the frequency of the source synchronous clock is not limited to one-to-one, but may be one-to-two, one-to-four, or the like. Therefore, the M frequency divider 342 is provided with a phase comparator 122 on the transmission path from the N1 frequency divider 128 to the phase comparator 122.
  • the reproduced clock which is provided immediately before and is frequency-divided by Nl by the Nl frequency divider 128, is further frequency-divided by M and supplied to the phase comparator 122.
  • the M frequency divider 342 makes the frequency of the reproduced clock supplied to the variable delay circuit 124 different from the frequency of the reproduced clock supplied to the phase comparator 122 and is supplied to the phase comparator 122. Make the frequency of the reproduction clock the same as the frequency of the source synchronous clock.
  • the test apparatus 300 can test the DUT 350 including the source synchronous high-speed serial interface having various ratios between the output data frequency and the source synchronous clock frequency.
  • Fixed strobe generator 344 generates a fixed phase difference signal indicating the phase difference between the reference clock and the recovered clock. Then, the switch 346 switches between the first comparison result signal output from the phase comparator 122 and the fixed phase difference signal generated by the fixed strobe generator 344 and supplies the signal to the adder 132. That is, when the switch 346 selects the first comparison result signal and supplies it to the adder 132, the VC0138 outputs the source synchronous clock of the DUT 350 as shown in FIGS. 4 (c) and 5 (c). And generates a reproduction clock that follows. Then, the variable delay circuit 124 delays the reproduced clock generated by the clock generation circuit 304 to generate a strobe as shown in FIGS.
  • the test apparatus 300 can acquire and test the output data of the DUT 350 by using a strobe having a fixed phase difference with respect to a reference clock that is formed only by a strobe that follows the source synchronous clock of the DUT 350.
  • the LPF 120 When the source synchronous clock output by the DUT 350 is not stable, such as when the power is within a predetermined time after the DUT 350 starts outputting the source synchronous clock, the LPF 120 outputs the first synchronous signal based on the hold signal. A fixed value is output instead of the comparison result signal and supplied to the adder 132. That is, when the LPF 120 selects the first comparison result signal and supplies it to the adder 132, the VC0138 outputs the phase to the source synchronous clock of the DUT 350 as shown in FIGS. 4 (c) and 5 (c). Generate a synchronized playback clock. Then, the variable delay circuit 124 delays the reproduced clock generated by the clock generation circuit 304 to generate a strobe as shown in FIGS.
  • the LPF 120 When the fixed value is supplied to the power calculator 132, the VC0138 generates a recovered clock which is not phase-synchronized with the source synchronous clock of the DUT 350 but is phase-synchronized with the reference clock. Note that the LPF 120 included in the test apparatus 100 according to the first embodiment may output a fixed value based on the hold signal, similarly to the above-described LPF 120.
  • phase of the source synchronous clock of the DUT 350 is unstable in the test apparatus 300 according to the second embodiment, or when the output data of the DUT 150 is applied to the test apparatus 100 according to the first embodiment. If the phase lock is stopped during the test, such as when the value is “0” or “1” or a continuous pattern, the operation of the phase locked loop can be temporarily stopped.
  • a device under test having a high-speed serial interface of a clock embedding method can be accurately tested.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

　本発明に係る試験装置は、基準クロックと周波数が等しく被試験デバイスの出力データと位相が等しい再生クロックを生成するクロック生成回路と、再生クロックを遅延させてストローブを発生する遅延回路と、ストローブに基づいて出力データの出力値を取得するタイミングコンパレータと、出力値を期待値と比較する論理比較器と、比較結果に基づいて被試験デバイスの良否判定を行う良否判定部とを備え、クロック生成回路は、出力データと再生クロックとの位相を比較し、第１比較結果信号を出力する第１位相比較器と、基準クロックと再生クロックとの位相を比較し、第２比較結果信号を出力する第２位相比較器と、第１比較結果信号と第２比較結果信号とに基づいて再生クロックを発生する再生クロック発生部とを有する。

Description

明 細 書
試験装置及び試験方法
技術分野
[0001] 本発明は、試験装置及び試験方法に関する。特に本発明は、被試験メモリを試験 する試験装置及び試験方法に関する。文献の参照による組み込みが認められる指 定国については、下記の出願に記載された内容を参照により本出願に組み込み、本 出願の記載の一部とする。
特願 2004— 93310 出願日 平成 16年 3月 26日
背景技術
[0002] 図 6は、従来技術に係る試験装置 600の構成を示す。試験装置 600は、レベルコン パレータ 604、タイミングコンパレータ 606、及び論理比較器 608を備える。被試験デ バイス（以下、「DUT」という。）602から出力された出力データは、レベルコンパレー タ 604で電圧比較された後、試験装置 600の内部で予め決められたタイミングで生 成されたストローブにより、タイミングコンパレータ 606で取得される。そして、論理比 較器 608において期待値と比較され、比較結果に基づいて DUT602の良否が判定 される。
[0003] 現時点で先行技術文献の存在を認識して!/、な!/、ので、先行技術文献に関する記 載を省略する。
発明の開示
発明が解決しょうとする課題
[0004] 近年、送信器側でデータにクロックを埋め込んで送信し、受信器側でデータカもク ロックを再生し、再生したクロックでデータを受信する、という方式で通信を行う高速シ リアルインタフェースが開発されている。そして、このようなクロック埋め込み方式（クロ ックェンべデッド）の高速シリアルインタフェースのデータには、所定の大きさのタイミ ングの不確定幅 (ジッタ）が許容されている。し力しながら、従来技術に係る試験装置 600では、 DUT602の出力データを取得するためのストローブのタイミング力 試験 装置 600の内部で予め決められているので、 DUT602の出力データのタイミング変 動に追従させることができない。そのため、上記のような高速シリアルインタフェースを 有する被試験デバイスを正確に試験することができない。
[0005] そこで本発明は、上記の課題を解決することができる試験装置を提供することを目 的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより 達成される。また従属項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0006] 本発明の第 1の形態によると、被試験デバイスを試験する試験装置であって、被試 験デバイスの動作を制御する基準クロックを発生する基準クロック源と、基準クロックと 周波数が略等しぐ被試験デバイスの出力データと位相が略等しい再生クロックを生 成するクロック生成回路と、再生クロックを遅延させてストローブを発生する遅延回路 と、ストローブに基づいて、出力データの出力値を取得するタイミングコンパレータと、 出力値を予め定められた期待値と比較する論理比較器と、論理比較器の比較結果 に基づいて、被試験デバイスの良否判定を行う良否判定部とを備える。
[0007] クロック生成回路は、被試験デバイスの出力データと再生クロックとの位相を比較し 、第 1比較結果信号を出力する第 1位相比較器と、基準クロックと再生クロックとの位 相を比較し、第 2比較結果信号を出力する第 2位相比較器と、第 1比較結果信号と第 2比較結果信号とを加算し、加算結果信号を出力する加算器と、加算結果信号に基 づ 、て、再生クロックを発生する再生クロック発生部とを有する。
[0008] 第 1比較結果信号のうちの第 1周波数より低い信号のみを透過させる第 1ローパス フィルタをさらに備え、加算器は、第 1ローノ スフィルタを透過した第 1比較結果信号 と第 2比較結果信号を加算してもよ ヽ。
[0009] 第 1ローパスフィルタの透過帯域を示す第 1周波数は、被試験デバイスの種類に応 じて設定されてもよい。第 1ローパスフィルタの透過帯域を示す第 1周波数は、被試 験デバイスに許容されたジッタ周波数に対応して設定されてもよい。遅延回路の遅 延量は、被試験デバイスの仕様に対応して設定されてもょ 、。
[0010] 加算結果信号のうちの第 2周波数より低 、信号のみを透過させる第 2ローパスフィ ルタをさらに備え、再生クロック発生部は、第 2ローノ スフィルタを透過した加算結果 信号に基づいて、再生クロックを発生してもよい。 [0011] 第 2ローパスフィルタの透過帯域を示す第 2周波数は、第 1周波数より高くてもよぐ 又は第 1周波数と略等しくてもよい。
[0012] 第 1ローパスフィルタは、出力データが安定していない場合には、第 1比較結果信 号に代えて固定値のホールド信号を出力してもよい。
[0013] 第 1ローパスフィルタは、被試験デバイスが出力データを出力し始めて力も所定時 間内である場合には、第 1比較結果信号に代えて固定値を出力してもよい。
[0014] 本発明の第 2の形態によると、被試験デバイスを試験する試験装置であって、被試 験デバイスの出力データと位相が略等しい再生クロックを生成するクロック生成回路 と、再生クロックを遅延させてストローブを発生する遅延回路と、ストローブに基づい て、出力データの出力値を取得するタイミングコンパレータと、出力値を予め定めら れた期待値と比較する論理比較器と、論理比較器の比較結果に基づいて、被試験 デバイスの良否判定を行う良否判定部とを備える。
[0015] クロック生成回路は、被試験デバイスの出力データと再生クロックとの位相を比較し 、比較結果信号を出力する位相比較器と、比較結果信号のうちの、被試験デバイス の種類に応じて設定される所定の周波数より低い信号のみを透過させる第 1ローバ スフィルタと、比較結果信号に基づいて、再生クロックを発生する再生クロック発生部 とを有する。
[0016] 位相比較器は、被試験デバイスの出力クロックと再生クロック発生部が発生した再 生クロックとの位相を比較し、比較結果信号を出力してもよい。再生クロック発生部が 発生した再生クロックを分周する分周器をさらに備え、位相比較器は、被試験デバイ スの出力クロックと分周期が分周した再生クロックとの位相を比較し、比較結果信号を 出力してもよい。
[0017] 本発明の第 3の形態によると、被試験デバイスを試験する試験方法であって、被試 験デバイスの動作を制御する基準クロックを発生する段階と、基準クロックと周波数が 略等しぐ被試験デバイスの出力データと位相が略等しい再生クロックを生成するク ロック再生段階と、再生クロックを遅延させてストローブを発生する段階と、ストローブ に基づいて、出力データの出力値を取得する段階と、出力値を予め定められた期待 値と比較する段階と、比較結果に基づいて、被試験デバイスの良否判定を行う段階 とを備える。
[0018] クロック再生段階は、被試験デバイスの出力データと再生クロックとの位相を比較し 、第 1比較結果信号を出力する段階と、基準クロックと再生クロックとの位相を比較し 、第 2比較結果信号を出力する段階と、第 1比較結果信号と第 2比較結果信号とをカロ 算し、加算結果信号を出力する段階と、加算結果信号に基づいて、再生クロックを発 生する段階とを有する。
[0019] 本発明の第 4の形態によると、被試験デバイスを試験する試験方法であって、被試 験デバイスの出力データと位相が略等しい再生クロックを生成するクロック再生段階 と、再生クロックを遅延させてストローブを発生する段階と、ストローブに基づいて、出 力データの出力値を取得する段階と、出力値を予め定められた期待値と比較する段 階と、論理比較器の比較結果に基づいて、被試験デバイスの良否判定を行う段階と を備える。
[0020] クロック再生段階は、被試験デバイスの出力データと再生クロックとの位相を比較し 、比較結果信号を出力する段階と、比較結果信号のうちの、被試験デバイスの種類 に応じて設定される所定の周波数より低!ヽ信号のみを透過させる段階と、比較結果 信号に基づ!ゝて、再生クロックを発生する再生クロック発生段階とを有する。
[0021] クロック再生段階は、被試験デバイスの出力クロックと再生クロック発生段階におい て発生された再生クロックとの位相を比較し、比較結果信号を出力する段階をさらに 含んでもよい。
[0022] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。
発明の効果
[0023] 本発明に係る試験装置によれば、クロック埋め込み方式の高速シリアルインタフエ ースを有する被試験デバイスを正確に試験することができる。
図面の簡単な説明
[0024] [図 1]第 1実施形態に係る試験装置 100の構成の一例を示す図である。
[図 2]出力データ、再生クロック、及びストローブのタイミングチャートである。
[図 3]第 2実施形態に係る試験装置 300の構成の一例を示す図である。 [図 4]出力データ、ソースシンクロナスクロック、再生クロック、及びストローブのタイミン グチャートの一例を示す図である。
[図 5]出力データ、ソースシンクロナスクロック、再生クロック、及びストローブのタイミン グチャートの一例を示す図である。
[図 6]従来技術に係る試験装置 600の構成を示す図である。
符号の説明
100 試験装置
102 基準クロック源
104 クロック生成回路
106 レべノレコン^ レータ
108 タイミングコンパレータ
110 論理比較器
112 良否判定部
120 LPF
122 位相比較器
124 可変遅延回路
126 N2分周器
128 N1分周器
130 位相比較器
132 加算器
134 LPF
136 貞分^
138 VCO
150 DUT
300 試験装置
306 レべノレコンノ レータ
304 クロック生成回路
340 エッジ切替回路 342 M分周器
344 固定ストローブ発生器
346 スィッチ
350 DUT
600 試験装置
602 DUT
604 レべノレコンノ レータ
606 タイミングコンパレータ
608 論理比較器
発明を実施するための最良の形態
[0026] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に係る発明を限定するものではなぐ又実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0027] 図 1は、本発明の第 1実施形態に係る試験装置 100の構成の一例を示す。図 2 (a) は、第 1実施形態に係る DUT150の出力データのタイミングチャートの一例を示す。 図 2 (b)は、第 1実施形態に係る VC0138が発生する再生クロックのタイミングチヤ一 トの一例を示す。図 2 (c)は、第 1実施形態に係る可変遅延回路 124が発生するスト ローブのタイミングチャートの一例を示す。
[0028] 試験装置 100は、基準クロック源 102、クロック生成回路 104、レベルコンパレータ 1 06、可変遅延回路 124、タイミングコンパレータ 108、論理比較器 110、及び良否判 定部 112を備える。なお、良否判定部 112は、試験装置 100が備える CPUがプログ ラムを実行することにより実現されてもよいし、試験装置 100の外部に設けられたヮー クステーション等の解析装置により実現されてもよ 、。
[0029] 基準クロック源 102は、 DUT150の動作を制御する基準クロックを発生する。 DUT 150は、基準クロック源 102が発生した基準クロックに基づいて動作し、図 2 (a)に示 すような出力データを出力する。そして、レベルコンパレータ 106は、 DUT150から 出力される出力データを予め定められた閾値電圧と比較し、 2値の出力データを出 力する。また、クロック生成回路 104は、基準クロック源 102が発生した基準クロックと 周波数が略等しぐ DUT150の出力データと位相が略等しい、図 2 (b)に示すような 再生クロックを生成する。
[0030] 可変遅延回路 124は、クロック生成回路 104が生成した再生クロックを遅延させて、 図 2 (c)に示すようなストローブを発生する。可変遅延回路 124の遅延量は、 DUT15 0の仕様に対応して設定される。例えば、可変遅延回路 124の遅延量は、 DUT150 の出力データの半サイクル時間である。また、可変遅延回路 124は、位相比較器 12 2とタイミングコンパレータ 108との間の位相差を調整する機能も有する。そのため、 可変遅延回路 124は、 N1分周器 128から位相比較器 122への伝送路における位 相比較器 122の直前に設けられてもよい。この場合、 VC0138は、 DUT150の出力 データに対して所定の位相差を有する再生クロックを発生する。
[0031] タイミングコンパレータ 108は、可変遅延回路 124が発生したストローブに基づいて 、 DUT150の出力データの出力値を取得する。論理比較器 110は、例えば排他的 論理和演算回路であり、タイミングコンパレータ 108が取得した出力値を予め定めら れた期待値と比較し、フェイルデータ又はパスデータを出力する。そして、良否判定 部 112は、論理比較器 110の比較結果に基づいて、 DUT150の良否判定を行う。
[0032] クロック生成回路 104は、 LPF120、位相比較器 122、 N2分周器 126、 N1分周器 128、位相比較器 130、カロ算器 132、 LPF134、積分器 136、及び VC0138を有す る。クロック生成回路 104は、位相比較器 122、 LPF120、 LPF134、積分器 136、 V C0138、及び N1分周器 128を含む位相同期ループ回路により、再生クロックと出 力データとの位相を同期させ、また位相比較器 130、 LPF134、積分器 136、 VCO 138、 N1分周器 128、及び N2分周器 126を含む周波数同期ループ回路により、再 生クロックと基準クロックとの周波数を合わせる。なお、位相比較器 122は、例えばァ 一リーレイト回路であり、 LPF120は、例えばデジタルフィルタである。 VC0138は、 本発明の再生クロック発生部の一例である。
[0033] 位相比較器 122は、レベルコンパレータ 106から出力された DUT150の出力デー タと、 VC0138が発生して N1分周器 128により N1分周された再生クロックとの位相 を比較し、第 1比較結果信号を出力する。 LPF120は、位相比較器 122が出力した 第 1比較結果信号のうちの第 1周波数より低い信号のみを透過させ、加算器 132に 供給する。なお、 LPF120の透過帯域を示す第 1周波数は、 DUT150の種類に応じ て設定され、例えば DUT150に許容されたジッタ周波数に対応して設定される。具 体的には、 DUT150の出力データの周波数が 6. 5GHz程度である場合に、例えば 100kHz程度に設定される。
[0034] また、 N1分周器 128及び N2分周器 126は、 VC0138発生した再生クロックを分 周し、位相比較器 130に供給する。位相比較器 130は、基準クロック源 102が発生し た基準クロックと、 VC0138が発生して N1分周器 128及び N2分周器 126により（N 1 X N2)分周された再生クロックとの位相を比較し、第 2比較結果信号を出力してカロ 算器 132に供給する。
[0035] 加算器 132は、位相比較器 122が出力し LPF120を透過した第 1比較結果信号と 、位相比較器 130が出力した第 2比較結果信号を加算し、加算結果信号を出力する 。 LPF134は、加算器 132が出力した加算結果信号のうちの第 2周波数より低い信 号のみを透過させ、積分器 136に供給する。なお、 LPF 134の透過帯域を示す第 2 周波数は、 LPF120の透過帯域を示す第 1周波数より高い。具体的には、 DUT150 の出力データの周波数が 6. 5GHz程度である場合に、例えば数 MHz程度に設定さ れる。また、 LPF134の透過帯域を示す第 2周波数は、 LPF 120の透過帯域を示す 第 1周波数と略等しくてもよい。
[0036] 積分器 136は、 LPF 134が出力した加算結果信号を積分して VCO 138に供給す る。 VC0138は、 LPF134を透過して積分器 136によって積分された加算結果信号 の積分値に基づいて再生クロックを発生し、位相比較器 122及び可変遅延回路 124 に供給する。
[0037] 以下、 DUT150の試験フローに沿って、試験装置 100の動作を説明する。まず、 初期設定として、 DUT150の出力データレートに基づいて、基準クロック源 102が発 生する基準クロックの周波数、 N1分周器 128及び N2分周器 126の分周比 (Nl、 N 2)が設定される。そして、一定時間経過後、周波数同期ループ回路により周波数同 期がとられると、 VC0138は、基準クロックの周波数の（N1 X N2)倍の周波数で、基 準クロックと位相が同期した再生クロックを発生する。
[0038] 次に、 DUT150からクロック生成回路 104のトレーニングパターンを発生させる。ト レーニングパターンとは、所定のデータ変化率をもつデータ列であり、 DUT150の出 力データと再生クロックとの位相を同期させるパターンである。そのため、この際には 、論理比較器 110によるトレーニングパターンと期待値との比較処理は行われない。
[0039] DUT150から出力されたトレーニングパターンのデータは、試験装置 100におい てクロック生成回路 104に接続されるチャネルに入力される。試験装置 100にトレー ユングパターンが入力されると、レベルコンパレータ 106でレベル比較された後に分 岐されて、タイミングコンパレータ 108及び位相比較器 122に入力される。
[0040] 位相比較器 122は、 N1分周器 128によって N1分周された再生クロックとトレー- ングパターンとの位相を比較し、位相の進み又は遅れを示すデータである第 1位相 比較結果信号を出力する。なお、 DUT150の出力データは、ランダムデータであり、 サイクルによりデータの変化点の有無が異なるので、位相比較器 122は、 DUT150 の出力データに変化点が存在する場合にのみ位相比較を行って第 1比較結果信号 を出力し、 DUT150の出力データに変化点が存在しない場合には位相比較を行わ ない。
[0041] 位相比較器 122が出力した第 1比較結果信号は、 LPF120によって平滑ィ匕された 後、加算器 132によって位相比較器 130から出力された第 2比較結果信号と加算さ れる。そして、 VC0138は、 DUT150の出力データと再生クロックとの位相誤差が解 消するようにフィードバック制御を行い、再生クロックを発生する。この結果、 DUT15 0の出力データの周波数を基準クロックの（Nl X N2)倍に維持されたまま、再生クロ ックの位相が DUT150の出力データと同期する。
[0042] 次に、クロック生成回路 104による位相同期及び周波数同期がとれている状態で、 DUT150の試験が開始される。 DUT150の試験時には、 N1分周器 128〖こより N1 分周された再生クロック力 可変遅延回路 124により遅延され、所定のタイミングのス トローブがタイミングコンパレータ 108に供給される。そして、タイミングコンパレータ 1 08によってストローブに基づいて所定のタイミングで DUT150の出力データが取得 され、論理比較器 110によって期待値と比較される。
[0043] 試験中、クロック生成回路 104は、常に DUT150の出力データと再生クロックとの 位相を比較し、 VC0138によりフィードバック制御が行われるので、チップ温度変動 等によるドリフトのために DUT150の出力データの位相が変動しても、 LPF120の力 ットオフ周波数である第 1周波数以下の変動であれば、 DUT150の位相変動に追従 して再生クロックを発生できる。
[0044] 以上のように、本実施形態に係る試験装置 100によれば、クロック埋め込み方式の 高速シリアルインタフェースの試験において、 DUT150の出力データから再生クロッ クを生成し、再生クロックの位相を基準とした所望のタイミングで、 DUT150の出力デ ータを取得することができる。また、基準クロックの周波数と、 N1分周器 128及び N2 分周器 126の分周比を可変にすることによって、 DUT150の出力データレートに幅 広く対応でき、試験装置としての汎用性を向上させることができる。なお、 VC0138 の出力周波数範囲は、通常オクターブ可変であるため、 N1分周器 128及び N2分周 器 126の 2つの分周器を用いることによって、 DUT150の出力データレートの範囲に 対応することができる。
[0045] また、 DUT150は基準クロック源 102が発生した基準クロックに基づいて動作する ので、試験装置 100にとつて DUT150の出力データの周波数は必ず既知であり変 動しない。したがって、位相同期ループ回路と周波数同期ループ回路とを別々に構 成して同時に動作させることができる。さらに、 LPF120及び LPF134のそれぞれに よって、周波数同期ループ回路と位相同期ループ回路とのループ帯域を別々に設 定できるので、周波数同期ループ回路のループ帯域を高くすることによって周波数 同期のセトリング時間を短縮して VCO 138のノイズを抑圧でき、かつ位相同期ルー プ回路のループ帯域を低くすることによって DUT150の出力データのジッタ成分を カットすることができる。また、 LPF120のカットオフ周波数を可変にすることで、試験 対象となる DUT150のジッタトレーランス規格に対応することができる。
[0046] 図 3は、本発明の第 2実施形態に係る試験装置 300の構成の一例を示す。また、図 4 (a)及び図 5 (a)は、第 2実施形態に係る DUT350の出力データのタイミングチヤ一 トの一例を示す。図 4 (b)及び図 5 (b)は、第 2実施形態に係る DUT350のソースシ ンクロナスクロックのタイミングチャートの一例を示す。図 4 (c)及び図 5 (c)は、第 2実 施形態に係る VC0138が発生する再生クロックのタイミングチャートの一例を示す。 図 4 (d)及び図 5 (d)は、第 2実施形態に係る可変遅延回路 124が発生するストロー ブのタイミングチャートの一例を示す。なお、第 2実施形態に係る試験装置 300の動 作及び機能は、以下に説明する部分を除き、第 1実施形態に係る試験装置 100の機 能及び動作と同一であるので説明を省略する。
[0047] 試験装置 300は、第 1実施形態に係る試験装置 100が備える構成要素に加え、レ ベルコンパレータ 306を備える。また、クロック生成回路 304は、第 1実施形態に係る クロック生成回路 104が有する構成要素に加え、エッジ切替回路 340、 M分周器 34 2、固定ストローブ発生器 344、及びスィッチ 346を有する。第 1実施形態に係る試験 装置 100は、クロック埋め込み方式の高速シリアルインタフェースを試験するためのク ロック生成回路 104を備えるが、第 2実施形態に係る試験装置 300は、ソースシンク 口ナス方式の高速シリアルインタフェースを試験するためのクロック生成回路 304を 備える。なお、ソースシンクロナスクロックは、本発明の出力データ又は出力クロックの 一例である。第 1実施形態に係る試験装置 100が、固定ストローブ発生器 344及びス イッチ 346を有し、以下に説明する動作及び機能を有してもよい。
[0048] DUT350は、ソースシンクロナス方式の高速シリアルインタフェースを備え、図 4 (a )及び図 5 (a)に示すような出力データと、図 4 (b)及び図 5 (b)に示すようなソースシ ンクロナスクロックとを出力する。ここで、ソースシンクロナスクロック方式には、ソース シンクロナスクロックの上がりエッジ及び下がりエッジの両方がタイミングエッジである ダブルデータレート (DDR)方式と、ソースシンクロナスクロックの上がりエッジ又は下 力 Sりエッジの一方がタイミングエッジであるシングルデータレート（SDR)方式とがある
。そこで、エッジ切替回路 340は、 DUT350から位相比較器 122への伝送路におけ る位相比較器 122の直前に設けられ、 DUT350から出力されたソースシンクロナスク ロックのエッジのうちで、位相比較器 122によって位相比較されるエッジを選択して位 相比較器 122に供給する。これにより、試験装置 300は、ダブルデータレート方式の 高速シリアルインタフェースを備える DUT350と、シングルデータレート方式の高速 シリアルインタフェースを備える DUT350との両方を試験することができる。
[0049] また、ソースシンクロナス方式では、出力データの周波数とソースシンクロナスクロッ クの周波数との比が 1対 1に限られず、 1対 2、 1対 4等の場合がある。そこで、 M分周 器 342は、 N1分周器 128から位相比較器 122への伝送路における位相比較器 122 の直前に設けられ、 Nl分周器 128によって Nl分周された再生クロックをさらに M分 周して位相比較器 122に供給する。これにより、 M分周器 342は、可変遅延回路 12 4に供給される再生クロックの周波数と、位相比較器 122に供給される再生クロックの 周波数とを異ならせ、位相比較器 122に供給される再生クロックの周波数と、ソース シンクロナスクロックとの周波数とを同一にする。これにより、試験装置 300は、出力 データの周波数とソースシンクロナスクロックの周波数との比が様々なソースシンクロ ナス方式の高速シリアルインタフェースを備える DUT350を試験することができる。
[0050] 固定ストローブ発生器 344は、基準クロックと再生クロックとの位相差を示す固定位 相差信号を発生する。そして、スィッチ 346は、位相比較器 122が出力した第 1比較 結果信号と、固定ストローブ発生器 344が発生した固定位相差信号とを切り替えて 加算器 132に供給する。即ち、スィッチ 346が第 1比較結果信号を選択して加算器 1 32に供給した場合には、 VC0138は、図 4 (c)及び図 5 (c)に示すように、 DUT350 のソースシンクロナスクロックに追従した再生クロックを発生する。そして、可変遅延回 路 124は、クロック生成回路 304が生成した再生クロックを遅延させて、図 4 (d)及び 図 5 (d)に示すようなストローブを発生する。一方、スィッチ 346が固定位相差信号を 選択して加算器 132に供給した場合には、 VC0138は、 DUT350のソースシンクロ ナスクロックに追従せず、基準クロックに対して固定位相差信号が示す位相差をもつ 再生クロックを発生する。これ〖こより、試験装置 300は、 DUT350のソースシンクロナ スクロックに追従したストローブだけでなぐ基準クロックに対して固定の位相差をもつ ストローブにより DUT350の出力データを取得して試験することができる。
[0051] LPF120は、 DUT350がソースシンクロナスクロックを出力し始めて力も所定時間 内である場合等の DUT350が出力したソースシンクロナスクロックが安定していない 場合には、ホールド信号に基づいて、第 1比較結果信号に代えて固定値を出力して 加算器 132に供給する。即ち、 LPF120が第 1比較結果信号を選択して加算器 132 に供給した場合には、 VC0138は、図 4 (c)及び図 5 (c)に示すように、 DUT350の ソースシンクロナスクロックに位相同期した再生クロックを発生する。そして、可変遅延 回路 124は、クロック生成回路 304が生成した再生クロックを遅延させて、図 4 (d)及 び図 5 (d)に示すようなストローブを発生する。一方、 LPF120がホールド信号に基づ いて固定値を力卩算器 132に供給した場合には、 VC0138は、 DUT350のソースシ ンクロナスクロックに位相同期せず、基準クロックに位相同期した再生クロックを発生 する。なお、第 1実施形態に係る試験装置 100が備える LPF120も上述の LPF120 と同様にホールド信号に基づいて固定値を出力してもよい。
[0052] これにより、第 2実施形態に係る試験装置 300において DUT350のソースシンクロ ナスクロックの位相が不安定である場合や、第 1実施形態に係る試験装置 100にお V、て DUT150の出力データが「0」又は「1」の長!、連続パターンになる場合などの、 試験中に位相同期を停止した場合に、一時的に位相同期ループの動作を止めるこ とがでさる。
[0053] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加 えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0054] 上記説明から明らかなように、本発明によれば、クロック埋め込み方式の高速シリア ルインタフェースを有する被試験デバイスを正確に試験することができる。

Claims

請求の範囲
[1] 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック源と、 前記基準クロックと周波数が略等しぐ前記被試験デバイスの出力データと位相が 略等し ヽ再生クロックを生成するクロック生成回路と、
前記再生クロックを遅延させてストローブを発生する遅延回路と、
前記ストローブに基づいて、前記出力データの出力値を取得するタイミングコンパ レータと、
前記出力値を予め定められた期待値と比較する論理比較器と、
前記論理比較器の比較結果に基づ!ヽて、前記被試験デバイスの良否判定を行う 良否判定部と
を備え、
前記クロック生成回路は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、第 1 比較結果信号を出力する第 1位相比較器と、
前記基準クロックと前記再生クロックとの位相を比較し、第 2比較結果信号を出力す る第 2位相比較器と、
前記第 1比較結果信号と前記第 2比較結果信号とを加算し、加算結果信号を出力 する加算器と、
前記加算結果信号に基づ!ヽて、前記再生クロックを発生する再生クロック発生部と を有する試験装置。
[2] 前記第 1比較結果信号のうちの第 1周波数より低い信号のみを透過させる第 1ロー パスフィルタをさらに備え、
前記加算器は、前記第 1ローパスフィルタを透過した前記第 1比較結果信号と前記 第 2比較結果信号を加算する
請求項 1に記載の試験装置。
[3] 前記第 1ローパスフィルタの透過帯域を示す前記第 1周波数は、前記被試験デバィ スの種類に応じて設定される 請求項 2に記載の試験装置。
[4] 前記第 1ローパスフィルタの透過帯域を示す前記第 1周波数は、前記被試験デバィ スに許容されたジッタ周波数に対応して設定される
請求項 3に記載の試験装置。
[5] 前記加算結果信号のうちの第 2周波数より低 、信号のみを透過させる第 2ローパス フィルタをさらに備え、
前記再生クロック発生部は、前記第 2ローパスフィルタを透過した前記加算結果信 号に基づいて、前記再生クロックを発生する
請求項 2に記載の試験装置。
[6] 前記第 2ローパスフィルタの透過帯域を示す前記第 2周波数は、前記第 1周波数よ り高い、又は前記第 1周波数と略等しい
請求項 5に記載の試験装置。
[7] 前記第 1ローパスフィルタは、前記第 1比較結果信号に代えて固定値のホールド信 号を出力する
請求項 2に記載の試験装置。
[8] 前記第 1ローパスフィルタは、前記出力データが安定していない場合には、前記第
1比較結果信号に代えて固定値のホールド信号を出力する
請求項 7に記載の試験装置。
[9] 前記第 1ローパスフィルタは、前記被試験デバイスが前記出力データを出力し始め て力 所定時間内である場合には、前記第 1比較結果信号に代えて前記固定値を 出力する
請求項 7に記載の試験装置。
[10] 前記遅延回路の遅延量は、前記被試験デバイスの仕様に対応して設定される 請求項 1に記載の試験装置。
[11] 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロッ ク生成回路と、
前記再生クロックを遅延させてストローブを発生する遅延回路と、 前記ストローブに基づいて、前記出力データの出力値を取得するタイミングコンパ レータと、
前記出力値を予め定められた期待値と比較する論理比較器と、
前記論理比較器の比較結果に基づ!ヽて、前記被試験デバイスの良否判定を行う 良否判定部と
を備え、
前記クロック生成回路は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、比較 結果信号を出力する位相比較器と、
前記比較結果信号のうちの、前記被試験デバイスの種類に応じて設定される所定 の周波数より低い信号のみを透過させる第 1ローパスフィルタと、
前記比較結果信号に基づ 、て、前記再生クロックを発生する再生クロック発生部と を有する試験装置。
[12] 前記位相比較器は、前記被試験デバイスの出力クロックと前記再生クロック発生部 が発生した前記再生クロックとの位相を比較し、比較結果信号を出力する 請求項 11に記載の試験装置。
[13] 前記再生クロック発生部が発生した前記再生クロックを分周する分周器
をさらに備え、
前記位相比較器は、前記被試験デバイスの出力クロックと前記分周期が分周した 前記再生クロックとの位相を比較し、比較結果信号を出力する
請求項 11に記載の試験装置。
[14] 被試験デバイスを試験する試験方法であって、
前記被試験デバイスの動作を制御する基準クロックを発生する段階と、 前記基準クロックと周波数が略等しぐ前記被試験デバイスの出力データと位相が 略等し 、再生クロックを生成するクロック再生段階と、
前記再生クロックを遅延させてストローブを発生する段階と、
前記ストローブに基づいて、前記出力データの出力値を取得する段階と、 前記出力値を予め定められた期待値と比較する段階と、 比較結果に基づ!ヽて、前記被試験デバイスの良否判定を行う段階と
を備え、
前記クロック再生段階は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、第 1 比較結果信号を出力する段階と、
前記基準クロックと前記再生クロックとの位相を比較し、第 2比較結果信号を出力す る段階と、
前記第 1比較結果信号と前記第 2比較結果信号とを加算し、加算結果信号を出力 する段階と、
前記加算結果信号に基づ!、て、前記再生クロックを発生する段階と
を有する試験方法。
被試験デバイスを試験する試験方法であって、
前記被試験デバイスの出力データと位相が略等しい再生クロックを生成するクロッ ク再生段階と、
前記再生クロックを遅延させてストローブを発生する段階と、
前記ストローブに基づいて、前記出力データの出力値を取得する段階と、 前記出力値を予め定められた期待値と比較する段階と、
前記論理比較器の比較結果に基づ!ヽて、前記被試験デバイスの良否判定を行う 段階と
を備え、
前記クロック再生段階は、
前記被試験デバイスの前記出力データと前記再生クロックとの位相を比較し、比較 結果信号を出力する段階と、
前記比較結果信号のうちの、前記被試験デバイスの種類に応じて設定される所定 の周波数より低!、信号のみを透過させる段階と、
前記比較結果信号に基づ!ヽて、前記再生クロックを発生する再生クロック発生段階 と
を有する試験方法。 前記クロック再生段階は、
前記被試験デバイスの前記出力クロックと再生クロック発生段階において発生され た前記再生クロックとの位相を比較し、比較結果信号を出力する段階
をさらに含む請求項 15に記載の試験方法。
PCT/JP2005/004370 2004-03-26 2005-03-11 試験装置及び試験方法 WO2005093443A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2005800091989A CN1934455B (zh) 2004-03-26 2005-03-11 测试装置与测试方法
EP05720641A EP1742074B1 (en) 2004-03-26 2005-03-11 Test device and test method
DE602005023850T DE602005023850D1 (de) 2004-03-26 2005-03-11 Testeinrichtung und testverfahren
AT05720641T ATE483169T1 (de) 2004-03-26 2005-03-11 Testeinrichtung und testverfahren
US11/083,114 US7549099B2 (en) 2004-03-26 2005-03-17 Testing apparatus and testing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004093310A JP4351941B2 (ja) 2004-03-26 2004-03-26 試験装置及び試験方法
JP2004-093310 2004-03-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/083,114 Continuation US7549099B2 (en) 2004-03-26 2005-03-17 Testing apparatus and testing method

Publications (1)

Publication Number Publication Date
WO2005093443A1 true WO2005093443A1 (ja) 2005-10-06

Family

ID=35056313

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/004370 WO2005093443A1 (ja) 2004-03-26 2005-03-11 試験装置及び試験方法

Country Status (9)

Country Link
US (1) US7549099B2 (ja)
EP (2) EP2233936A1 (ja)
JP (1) JP4351941B2 (ja)
KR (1) KR20070027539A (ja)
CN (1) CN1934455B (ja)
AT (1) ATE483169T1 (ja)
DE (1) DE602005023850D1 (ja)
TW (1) TWI353454B (ja)
WO (1) WO2005093443A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043480A1 (ja) * 2005-10-11 2007-04-19 Advantest Corporation 試験装置、プログラム、及び記録媒体
EP2026081A1 (en) * 2006-05-01 2009-02-18 Advantest Corporation Test device and test method

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895551B2 (ja) * 2005-08-10 2012-03-14 株式会社アドバンテスト 試験装置および試験方法
US7490280B2 (en) 2006-02-28 2009-02-10 International Business Machines Corporation Microcontroller for logic built-in self test (LBIST)
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
JP4944771B2 (ja) * 2006-05-01 2012-06-06 株式会社アドバンテスト 試験装置、回路および電子デバイス
JP4792340B2 (ja) * 2006-07-11 2011-10-12 株式会社アドバンテスト 試験装置および試験方法
US7574633B2 (en) 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium
JP4806599B2 (ja) * 2006-07-20 2011-11-02 株式会社アドバンテスト 電気回路および試験装置
WO2008120389A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法
WO2008142743A1 (ja) 2007-04-25 2008-11-27 Advantest Corporation 試験装置
JP5113846B2 (ja) * 2007-08-16 2013-01-09 株式会社アドバンテスト 取得装置、試験装置および製造方法
JPWO2009031404A1 (ja) 2007-09-04 2010-12-09 株式会社アドバンテスト 伝送回路、送信器、受信器、および、試験装置
JP4967942B2 (ja) * 2007-09-12 2012-07-04 横河電機株式会社 半導体試験装置
WO2009150695A1 (ja) * 2008-06-09 2009-12-17 株式会社アドバンテスト 試験装置
WO2009150819A1 (ja) 2008-06-10 2009-12-17 株式会社アドバンテスト 試験モジュール、試験装置および試験方法
KR100942953B1 (ko) 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
CN102077104A (zh) * 2008-07-09 2011-05-25 爱德万测试株式会社 测试装置及测试方法
CN102317803A (zh) * 2008-07-09 2012-01-11 爱德万测试株式会社 测试装置、测试方法和移相器
JP5124023B2 (ja) 2008-08-01 2013-01-23 株式会社アドバンテスト 試験装置
CN102124357A (zh) * 2008-08-19 2011-07-13 爱德万测试株式会社 测试装置及测试方法
KR101214035B1 (ko) 2008-09-04 2012-12-20 가부시키가이샤 어드밴티스트 시험 장치, 송신 장치, 수신 장치, 시험 방법, 송신 방법, 및 수신 방법
US8819474B2 (en) * 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
WO2012007986A1 (ja) * 2010-07-12 2012-01-19 株式会社アドバンテスト 測定回路および試験装置
CN102854451A (zh) * 2011-06-29 2013-01-02 鸿富锦精密工业（深圳）有限公司 印刷电路板的信号群延迟分析系统及方法
CN103116124B (zh) * 2011-11-17 2016-05-18 国民技术股份有限公司 可自校准内部晶振的芯片、晶振校准测试系统及校准方法
CN103280241B (zh) * 2013-04-22 2018-05-01 北京大学深圳研究生院 存储器的测试电路及方法
CN103235254B (zh) * 2013-04-25 2016-03-02 杭州和利时自动化有限公司 一种可编程逻辑器件的检测方法和检测系统
CN105807134A (zh) * 2014-12-31 2016-07-27 无锡华润矽科微电子有限公司 频率测试仪及频率测试系统
CN104836576B (zh) * 2015-04-30 2018-11-02 华南理工大学 一种改进高频畸变波形相位检测的锁相环
CN107703437B (zh) * 2017-09-14 2019-08-13 西安交通大学 一种基于半频静电激振的高频体模态谐振器测试方法
US10719568B2 (en) * 2017-11-28 2020-07-21 International Business Machines Corporation Fixing embedded richtext links in copied related assets
CN108614206B (zh) * 2018-04-03 2020-08-04 上海华力微电子有限公司 一种芯片测试装置、测试方法及测试板
US11102596B2 (en) * 2019-11-19 2021-08-24 Roku, Inc. In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT)
CN112965910A (zh) * 2021-03-19 2021-06-15 携程旅游信息技术（上海）有限公司 自动化回归测试方法、装置、电子设备、存储介质
USD1023769S1 (en) 2021-07-01 2024-04-23 Diageo North America, Inc. Surface ornamentation for a bottle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057771A (en) 1990-06-18 1991-10-15 Tetronix, Inc. Phase-locked timebase for electro-optic sampling
JP2003098233A (ja) * 2001-09-27 2003-04-03 Sony Corp 動作時間測定回路
JP2003227864A (ja) * 2001-11-28 2003-08-15 Yamaha Corp テスト回路
JP2003344507A (ja) * 2002-05-30 2003-12-03 Elpida Memory Inc 半導体装置の試験方法及び試験装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164947A (en) * 1979-05-29 1980-12-23 Fujitsu Ltd Test system for logic circuit
US4958243A (en) * 1988-09-15 1990-09-18 International Business Machines Corporation Phase discrimination and data separation method and apparatus
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
DE69529729D1 (de) * 1994-12-13 2003-04-03 Hughes Electronics Corp Synthetisierer hoher Präzision sowie niedrigen Phasenrauschens, mit Vektormodulator
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
JP3698657B2 (ja) * 2001-06-12 2005-09-21 シャープ株式会社 ゲーティッドクロック生成回路及び回路修正方法
JP2003023353A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
WO2003098806A1 (fr) * 2002-05-17 2003-11-27 Fujitsu Limited Dispositif d'oscillateur verrouille en phase
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
US6794913B1 (en) * 2003-05-29 2004-09-21 Motorola, Inc. Delay locked loop with digital to phase converter compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057771A (en) 1990-06-18 1991-10-15 Tetronix, Inc. Phase-locked timebase for electro-optic sampling
JP2003098233A (ja) * 2001-09-27 2003-04-03 Sony Corp 動作時間測定回路
JP2003227864A (ja) * 2001-11-28 2003-08-15 Yamaha Corp テスト回路
JP2003344507A (ja) * 2002-05-30 2003-12-03 Elpida Memory Inc 半導体装置の試験方法及び試験装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043480A1 (ja) * 2005-10-11 2007-04-19 Advantest Corporation 試験装置、プログラム、及び記録媒体
US7296203B2 (en) 2005-10-11 2007-11-13 Advantest Corporation Test apparatus, program and recording medium
JP5274016B2 (ja) * 2005-10-11 2013-08-28 株式会社アドバンテスト 試験装置、プログラム、及び記録媒体
EP2026081A1 (en) * 2006-05-01 2009-02-18 Advantest Corporation Test device and test method
EP2026081A4 (en) * 2006-05-01 2010-10-06 Advantest Corp TEST DEVICE AND TESTING METHOD

Also Published As

Publication number Publication date
EP1742074A1 (en) 2007-01-10
DE602005023850D1 (de) 2010-11-11
ATE483169T1 (de) 2010-10-15
US20070006031A1 (en) 2007-01-04
US7549099B2 (en) 2009-06-16
JP4351941B2 (ja) 2009-10-28
EP1742074B1 (en) 2010-09-29
CN1934455B (zh) 2010-05-05
JP2005285160A (ja) 2005-10-13
TWI353454B (en) 2011-12-01
TW200532227A (en) 2005-10-01
EP1742074A4 (en) 2009-07-01
CN1934455A (zh) 2007-03-21
KR20070027539A (ko) 2007-03-09
EP2233936A1 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
WO2005093443A1 (ja) 試験装置及び試験方法
US9270287B2 (en) Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
JP4536610B2 (ja) 半導体試験装置
JP4163180B2 (ja) クロックデータリカバリー回路
KR101950320B1 (ko) 위상 검출 회로 및 이를 이용한 동기 회로
JP6032082B2 (ja) 受信回路及び半導体集積回路
JP4893052B2 (ja) レシーバ回路及びレシーバ回路試験方法
US7805641B2 (en) Test apparatus for regulating a test signal supplied to a device under test and method thereof
JP2007142748A (ja) クロックデータ復元装置
WO2007086275A1 (ja) 試験装置および試験方法
US7773667B2 (en) Pseudo asynchronous serializer deserializer (SERDES) testing
US8643412B2 (en) Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method
JP4895551B2 (ja) 試験装置および試験方法
JP2011061350A (ja) 受信装置及びその受信方法
US7228248B2 (en) Test apparatus, timing generator and program therefor
US9350527B1 (en) Reception unit and receiving method
KR100998259B1 (ko) 다중위상신호 생성기 및 지연 값 제어신호 생성방법
JP2004242243A (ja) データ受信装置
KR0162461B1 (ko) 저주파수에 적합한 전폭 디지탈 피엘엘
JP2003324349A (ja) 信号発生装置
JP2001345792A (ja) 位相制御回路
JPH09191245A (ja) クロック生成回路
JPS62122325A (ja) 位相同期ル−プ回路
JPH1174788A (ja) Ｐｌｌ回路
JPH06232858A (ja) Ｐｌｌ同期検出装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 11083114

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580009198.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005720641

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067022252

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 11083114

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005720641

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067022252

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP