JP2003324349A - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JP2003324349A JP2003324349A JP2002127376A JP2002127376A JP2003324349A JP 2003324349 A JP2003324349 A JP 2003324349A JP 2002127376 A JP2002127376 A JP 2002127376A JP 2002127376 A JP2002127376 A JP 2002127376A JP 2003324349 A JP2003324349 A JP 2003324349A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- reference signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 位相比較器を切り替えた際の過渡応答性能を
向上させる。 【解決手段】 基準信号ｒと出力信号ａとを位相比較す
る異なる位相比較器２Ａ，２Ｂを出力信号ａに要求され
る条件に応じてセレクタ３で切り替えて基準信号ｒに同
期した出力信号ａを発生する信号発生装置であって、各
位相比較器２Ａ，２Ｂから出力される各々の誤差信号ｇ
a，ｇbの位相が同位相となるように各位相比較器２Ａ，
２Ｂに入力する基準信号ｒの位相関係を調整する位相調
整手段１を備える。
向上させる。 【解決手段】 基準信号ｒと出力信号ａとを位相比較す
る異なる位相比較器２Ａ，２Ｂを出力信号ａに要求され
る条件に応じてセレクタ３で切り替えて基準信号ｒに同
期した出力信号ａを発生する信号発生装置であって、各
位相比較器２Ａ，２Ｂから出力される各々の誤差信号ｇ
a，ｇbの位相が同位相となるように各位相比較器２Ａ，
２Ｂに入力する基準信号ｒの位相関係を調整する位相調
整手段１を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ（phase lo
cked loop）を用いた信号発生装置に関する。
cked loop）を用いた信号発生装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】周知の
ように、ＰＬＬは発生しようとする出力信号と基準信号
を位相比較することにより基準信号に同期した出力信号
を発生させる信号発生方式である。このようなＰＬＬの
変形例の１つとして、例えば発生しようとする出力信号
の周波数に応じて異なる位相比較器を切り替えることに
より安定した各周波数の出力信号を得る信号発生装置が
ある。
ように、ＰＬＬは発生しようとする出力信号と基準信号
を位相比較することにより基準信号に同期した出力信号
を発生させる信号発生方式である。このようなＰＬＬの
変形例の１つとして、例えば発生しようとする出力信号
の周波数に応じて異なる位相比較器を切り替えることに
より安定した各周波数の出力信号を得る信号発生装置が
ある。
【０００３】しかしながら、位相比較器を切り替えるタ
イプの上記信号発生装置では、各位相比較器から出力さ
れる誤差信号の位相が異なる場合、切り替え時における
過渡応答性能が良好ではない。例えば、切り替え時の出
力信号の周波数の変動が大きくなったり、あるいは周波
数が安定するまでの時間が長くなるという問題点があ
る。
イプの上記信号発生装置では、各位相比較器から出力さ
れる誤差信号の位相が異なる場合、切り替え時における
過渡応答性能が良好ではない。例えば、切り替え時の出
力信号の周波数の変動が大きくなったり、あるいは周波
数が安定するまでの時間が長くなるという問題点があ
る。
【０００４】本発明は、上述する問題点に鑑みてなされ
たもので、位相比較器を切り替えた際の過渡応答性能を
向上させることを目的とする。
たもので、位相比較器を切り替えた際の過渡応答性能を
向上させることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の手段として、基準信号ｒと出力
信号ａとを位相比較する異なる位相比較器（２Ａ，２
Ｂ）を出力信号ａに要求される条件に応じてセレクタ
（３）で切り替えて基準信号ｒに同期した出力信号ａを
発生する信号発生装置であって、各位相比較器（２Ａ，
２Ｂ）から出力される各々の誤差信号ｇa，ｇbの位相が
同位相となるように各位相比較器（２Ａ，２Ｂ）に入力
する基準信号ｒの位相関係を調整する位相調整手段
（１）を備えるという構成を採用する。
に、本発明では、第１の手段として、基準信号ｒと出力
信号ａとを位相比較する異なる位相比較器（２Ａ，２
Ｂ）を出力信号ａに要求される条件に応じてセレクタ
（３）で切り替えて基準信号ｒに同期した出力信号ａを
発生する信号発生装置であって、各位相比較器（２Ａ，
２Ｂ）から出力される各々の誤差信号ｇa，ｇbの位相が
同位相となるように各位相比較器（２Ａ，２Ｂ）に入力
する基準信号ｒの位相関係を調整する位相調整手段
（１）を備えるという構成を採用する。
【０００６】また、第２の手段として、上記第１の手段
において、位相調整手段（１）は、各位相比較器（２
Ａ，２Ｂ）から出力される各々の誤差信号ｇa，ｇbの位
相が同位相となるように、ある１つの位相比較器（２
Ａ，２Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）に入
力する基準信号ｒを遅延させる遅延回路であるという構
成を採用する。
において、位相調整手段（１）は、各位相比較器（２
Ａ，２Ｂ）から出力される各々の誤差信号ｇa，ｇbの位
相が同位相となるように、ある１つの位相比較器（２
Ａ，２Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）に入
力する基準信号ｒを遅延させる遅延回路であるという構
成を採用する。
【０００７】第３の手段として、上記第２の手段におい
て、遅延回路は、基準信号ｒの周波数が変化すると、当
該周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタであるという構成を採用する。
て、遅延回路は、基準信号ｒの周波数が変化すると、当
該周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタであるという構成を採用する。
【０００８】第４の手段として、基準信号ｒと出力信号
ａとを位相比較する異なる位相比較器（２Ａ，２Ｂ）を
出力信号ａに要求される条件に応じてセレクタ（３）で
切り替えて基準信号ｒに同期した出力信号ａを発生する
信号発生装置であって、各位相比較器（２Ａ，２Ｂ）か
ら出力される各々の誤差信号ｇa，ｇbの位相が同位相と
なるように各位相比較器（２Ａ，２Ｂ）に入力する出力
信号ａの位相関係を調整する位相調整手段（１）を備え
るという構成を採用する。
ａとを位相比較する異なる位相比較器（２Ａ，２Ｂ）を
出力信号ａに要求される条件に応じてセレクタ（３）で
切り替えて基準信号ｒに同期した出力信号ａを発生する
信号発生装置であって、各位相比較器（２Ａ，２Ｂ）か
ら出力される各々の誤差信号ｇa，ｇbの位相が同位相と
なるように各位相比較器（２Ａ，２Ｂ）に入力する出力
信号ａの位相関係を調整する位相調整手段（１）を備え
るという構成を採用する。
【０００９】第５の手段として、上記第４の手段におい
て、位相調整手段（１）は、各位相比較器（２Ａ，２
Ｂ）から出力される各々の誤差信号ｇa，ｇbの位相が同
位相となるように、ある１つの位相比較器（２Ａ，２
Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）に入力する
出力信号ａを遅延させる遅延回路であるという構成を採
用する。
て、位相調整手段（１）は、各位相比較器（２Ａ，２
Ｂ）から出力される各々の誤差信号ｇa，ｇbの位相が同
位相となるように、ある１つの位相比較器（２Ａ，２
Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）に入力する
出力信号ａを遅延させる遅延回路であるという構成を採
用する。
【００１０】第６の手段として、上記第５の手段におい
て、遅延回路は、基準信号ｒの周波数変化に応動して出
力信号ａの周波数が変化すると、当該周波数の変化量に
応じて遅延量が変化する外部制御形フェーズシフタであ
るという構成を採用する。
て、遅延回路は、基準信号ｒの周波数変化に応動して出
力信号ａの周波数が変化すると、当該周波数の変化量に
応じて遅延量が変化する外部制御形フェーズシフタであ
るという構成を採用する。
【００１１】第７の手段として、基準信号ｒと出力信号
ａとを位相比較する異なる特性の１対の位相比較器（２
Ａ，２Ｂ）と、該各位相比較器（２Ａ，２Ｂ）から出力
される各々の誤差信号ｇa，ｇbの位相が同位相となるよ
うに、一方の位相比較器（２Ａ）に入力する基準信号ｒ
を遅延させる遅延回路（１）と、外部から入力される選
択信号に応じて位相比較器（２Ａ，２Ｂ）から出力され
る誤差信号ｇa，ｇbの何れかを択一的に選択するセレク
タ（３）と、該セレクタ（３）から出力される誤差信号
ｇaの高周波成分を除去するローパスフィルタ（４）
と、該ローパスフィルタ（４）から出力される制御信号
ｃに応じた周波数の出力信号ａを発振する電圧制御発振
回路（５）とを具備する構成を採用する。
ａとを位相比較する異なる特性の１対の位相比較器（２
Ａ，２Ｂ）と、該各位相比較器（２Ａ，２Ｂ）から出力
される各々の誤差信号ｇa，ｇbの位相が同位相となるよ
うに、一方の位相比較器（２Ａ）に入力する基準信号ｒ
を遅延させる遅延回路（１）と、外部から入力される選
択信号に応じて位相比較器（２Ａ，２Ｂ）から出力され
る誤差信号ｇa，ｇbの何れかを択一的に選択するセレク
タ（３）と、該セレクタ（３）から出力される誤差信号
ｇaの高周波成分を除去するローパスフィルタ（４）
と、該ローパスフィルタ（４）から出力される制御信号
ｃに応じた周波数の出力信号ａを発振する電圧制御発振
回路（５）とを具備する構成を採用する。
【００１２】第８の手段として、上記第７の手段におい
て、遅延回路は、基準信号ｒの周波数が変化すると、当
該周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタという構成を採用する。
て、遅延回路は、基準信号ｒの周波数が変化すると、当
該周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタという構成を採用する。
【００１３】
【発明の実施の形態】以下、図面を参照して、本発明に
係わる信号発生装置の一実施形態について説明する。
係わる信号発生装置の一実施形態について説明する。
【００１４】図１は、本実施形態のブロック図である。
この図において、符号１は遅延回路、２Ａ，２Ｂは位相
比較器、３はセレクタ、４はローパスフィルタ、また５
はＶＣＯ（電圧制御発振器）である。この図１から明ら
かなように、本信号発生装置は、ＰＬＬ（phase locked
loop）の原理に基づいて基準信号ｒに位相同期した出
力信号ａを出力するものである。
この図において、符号１は遅延回路、２Ａ，２Ｂは位相
比較器、３はセレクタ、４はローパスフィルタ、また５
はＶＣＯ（電圧制御発振器）である。この図１から明ら
かなように、本信号発生装置は、ＰＬＬ（phase locked
loop）の原理に基づいて基準信号ｒに位相同期した出
力信号ａを出力するものである。
【００１５】遅延回路１は、各位相比較器から出力され
る各々の誤差信号ｇa，ｇbの位相が同位相となるように
基準信号ｒを９０°の位相に相当する遅延量だけ遅延さ
せて遅延基準信号ｒ1を位相比較器２Ａに出力する。位
相比較器２Ａは、遅延基準信号ｒ1と比較信号ａ（＝出
力信号）とを位相比較し、遅延基準信号ｒ1の立上タイ
ミングで誤差信号ｇaを出力する特性を備える。一方、
位相比較器２Ｂは、基準信号ｒと比較信号ａとを位相比
較し、基準信号ｒの立上タイミングから９０°位相が推
移した時点で誤差信号ｇbを出力する特性を備える。
る各々の誤差信号ｇa，ｇbの位相が同位相となるように
基準信号ｒを９０°の位相に相当する遅延量だけ遅延さ
せて遅延基準信号ｒ1を位相比較器２Ａに出力する。位
相比較器２Ａは、遅延基準信号ｒ1と比較信号ａ（＝出
力信号）とを位相比較し、遅延基準信号ｒ1の立上タイ
ミングで誤差信号ｇaを出力する特性を備える。一方、
位相比較器２Ｂは、基準信号ｒと比較信号ａとを位相比
較し、基準信号ｒの立上タイミングから９０°位相が推
移した時点で誤差信号ｇbを出力する特性を備える。
【００１６】セレクタ３は、外部から入力される選択信
号に基づいて位相比較器２Ａの誤差信号ｇaあるいは位
相比較器２Ｂ誤差信号ｇbを択一的に選択してローパス
フィルタ４に出力する。ローパスフィルタ４は、誤差信
号ｇa，ｇbに含まれる高周波成分を除去し低周波成分の
みをＶＣＯ５に出力する。当該ローパスフィルタ４の特
性は、出力信号ａに求められる性能に応じて適宜設定さ
れる。ＶＣＯ５は、ローパスフィルタ４の出力が制御信
号ｃとして入力されるようになっており、制御信号ｃの
直流レベルに応じた周波数の出力信号ａを外部及び各位
相比較器２Ａ，２Ｂに出力する。
号に基づいて位相比較器２Ａの誤差信号ｇaあるいは位
相比較器２Ｂ誤差信号ｇbを択一的に選択してローパス
フィルタ４に出力する。ローパスフィルタ４は、誤差信
号ｇa，ｇbに含まれる高周波成分を除去し低周波成分の
みをＶＣＯ５に出力する。当該ローパスフィルタ４の特
性は、出力信号ａに求められる性能に応じて適宜設定さ
れる。ＶＣＯ５は、ローパスフィルタ４の出力が制御信
号ｃとして入力されるようになっており、制御信号ｃの
直流レベルに応じた周波数の出力信号ａを外部及び各位
相比較器２Ａ，２Ｂに出力する。
【００１７】次に、このように構成された信号発生装置
の動作について図２のタイミングチャートをも参照して
詳しく説明する。
の動作について図２のタイミングチャートをも参照して
詳しく説明する。
【００１８】図２（ａ）は、位相比較器２Ａの動作タイ
ミングを示すタイミングチャートである。この図に示す
ように、外部から入力された基準信号ｒは遅延回路１に
よって９０°の位相に相当する分遅延され、遅延基準信
号ｒ1として位相比較器２Ａに入力される。このような
遅延基準信号ｒ1に対して、例えば位相差が殆ど無い比
較信号ａが入力された場合つまり本信号発生装置がほぼ
ロックインしている場合、位相比較器２Ａは、遅延基準
信号ｒ1の立上タイミングで誤差信号ｇaを出力する特性
を備えるものなので、遅延基準信号ｒ1の立上タイミン
グで遅延基準信号ｒ1と比較信号ａとの立ち上がり位相
差に応じたパルス幅の誤差信号ｇaを出力する。すなわ
ち、誤差信号ｇaの発生タイミングは、基準信号ｒに対
して９０°位相遅れしたタイミングとなる。
ミングを示すタイミングチャートである。この図に示す
ように、外部から入力された基準信号ｒは遅延回路１に
よって９０°の位相に相当する分遅延され、遅延基準信
号ｒ1として位相比較器２Ａに入力される。このような
遅延基準信号ｒ1に対して、例えば位相差が殆ど無い比
較信号ａが入力された場合つまり本信号発生装置がほぼ
ロックインしている場合、位相比較器２Ａは、遅延基準
信号ｒ1の立上タイミングで誤差信号ｇaを出力する特性
を備えるものなので、遅延基準信号ｒ1の立上タイミン
グで遅延基準信号ｒ1と比較信号ａとの立ち上がり位相
差に応じたパルス幅の誤差信号ｇaを出力する。すなわ
ち、誤差信号ｇaの発生タイミングは、基準信号ｒに対
して９０°位相遅れしたタイミングとなる。
【００１９】一方、図２（ｂ）は位相比較器２Ｂの動作
タイミングを示すタイミングチャートである。この位相
比較器２Ｂには、遅延回路１を通過することなく基準信
号ｒがそのまま入力され、比較信号ａと位相比較され
る。ここで、当該位相比較器２Ｂは、基準信号ｒの立上
タイミングから９０°位相が推移した時点で誤差信号ｇ
bを出力する特性を備えるものなので、この９０°位相
が推移した時点で基準信号ｒと比較信号ａとの立ち上が
り位相差に応じたパルス幅の誤差信号ｇbを出力する。
すなわち、当該誤差信号ｇbのタイミングは、誤差信号
ｇaの発生タイミングと同相となる。
タイミングを示すタイミングチャートである。この位相
比較器２Ｂには、遅延回路１を通過することなく基準信
号ｒがそのまま入力され、比較信号ａと位相比較され
る。ここで、当該位相比較器２Ｂは、基準信号ｒの立上
タイミングから９０°位相が推移した時点で誤差信号ｇ
bを出力する特性を備えるものなので、この９０°位相
が推移した時点で基準信号ｒと比較信号ａとの立ち上が
り位相差に応じたパルス幅の誤差信号ｇbを出力する。
すなわち、当該誤差信号ｇbのタイミングは、誤差信号
ｇaの発生タイミングと同相となる。
【００２０】したがって、並行して位相比較動作を行う
位相比較器２Ａ及び位相比較器２Ｂの各誤差信号ｇa，
ｇbをセレクタ３によって任意のタイミングで切り替え
てもローパスフィルタ４には連続性が担保されたタイミ
ングで誤差信号ｇaあるいは誤差信号ｇbが入力されるの
で、遅延回路１を介挿しない場合つまり従来の信号発生
装置よりも各位相比較器２Ａ，２Ｂを切り替えた際の出
力信号ａの基準信号ｒに対する過渡応答性能を向上させ
ることができる。すなわち、位相比較器２Ａ，２Ｂを切
り替えた際に、基準信号ｒに対する出力信号ａの位相偏
差が小さくなると共に、当該位相偏差が最小位相偏差に
収束するまでの時間が短くなる。
位相比較器２Ａ及び位相比較器２Ｂの各誤差信号ｇa，
ｇbをセレクタ３によって任意のタイミングで切り替え
てもローパスフィルタ４には連続性が担保されたタイミ
ングで誤差信号ｇaあるいは誤差信号ｇbが入力されるの
で、遅延回路１を介挿しない場合つまり従来の信号発生
装置よりも各位相比較器２Ａ，２Ｂを切り替えた際の出
力信号ａの基準信号ｒに対する過渡応答性能を向上させ
ることができる。すなわち、位相比較器２Ａ，２Ｂを切
り替えた際に、基準信号ｒに対する出力信号ａの位相偏
差が小さくなると共に、当該位相偏差が最小位相偏差に
収束するまでの時間が短くなる。
【００２１】なお、本発明は、上記実施形態に限定され
るものではなく、例えば以下のような変形例が考えられ
る。 （１）上記実施形態では位相比較器２Ａの前段に遅延回
路１を介挿することにより、基準信号ｒに対して９０°
位相遅れした遅延基準信号ｒ1を生成したが、各位相比
較器２Ａ，２Ｂに入力する比較信号の何れかを遅延させ
ることにより等価的に上記実施形態と同様の状態、つま
り誤差信号ｇaと誤差信号ｇbとを同タイミングとするこ
とが可能である。
るものではなく、例えば以下のような変形例が考えられ
る。 （１）上記実施形態では位相比較器２Ａの前段に遅延回
路１を介挿することにより、基準信号ｒに対して９０°
位相遅れした遅延基準信号ｒ1を生成したが、各位相比
較器２Ａ，２Ｂに入力する比較信号の何れかを遅延させ
ることにより等価的に上記実施形態と同様の状態、つま
り誤差信号ｇaと誤差信号ｇbとを同タイミングとするこ
とが可能である。
【００２２】（２）上記実施形態では２つの位相比較器
２Ａ，２Ｂを備える構成であるが、３つ以上の異なる特
性を有する位相比較器を切り替えて使用するタイプの信
号発生装置にも適用可能である。
２Ａ，２Ｂを備える構成であるが、３つ以上の異なる特
性を有する位相比較器を切り替えて使用するタイプの信
号発生装置にも適用可能である。
【００２３】（３）さらに、遅延回路１としては遅延線
等を用いた固定遅延量のものを用いることができるが、
ＰＬＬ原理を用いた信号発生装置には、基準信号ｒの周
波数を変化させることにより出力信号ａの周波数を基準
信号ｒの周波数の変化量に応じて可変するものがある。
このような周波数可変形の信号発生装置に本発明を適用
するためには、基準信号ｒの周波数の変化量に応じて遅
延回路１の遅延量を可変する必要がある。したがって、
このような場合には、遅延回路１に代えて、基準信号ｒ
の周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタを適用することが考えられる。
等を用いた固定遅延量のものを用いることができるが、
ＰＬＬ原理を用いた信号発生装置には、基準信号ｒの周
波数を変化させることにより出力信号ａの周波数を基準
信号ｒの周波数の変化量に応じて可変するものがある。
このような周波数可変形の信号発生装置に本発明を適用
するためには、基準信号ｒの周波数の変化量に応じて遅
延回路１の遅延量を可変する必要がある。したがって、
このような場合には、遅延回路１に代えて、基準信号ｒ
の周波数の変化量に応じて遅延量が変化する外部制御形
フェーズシフタを適用することが考えられる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
基準信号ｒと出力信号ａとを位相比較する異なる特性の
位相比較器を必要に応じてセレクタで切り替えて基準信
号ｒに同期した出力信号ａを発生する信号発生装置であ
って、各位相比較器から出力される各々の誤差信号ｇ
a，ｇbの位相が同位相となるように各位相比較器に入力
する基準信号ｒの位相関係を調整する位相調整手段を備
えるので、位相比較器を切り替えた際の過渡応答性能を
向上させることができる。
基準信号ｒと出力信号ａとを位相比較する異なる特性の
位相比較器を必要に応じてセレクタで切り替えて基準信
号ｒに同期した出力信号ａを発生する信号発生装置であ
って、各位相比較器から出力される各々の誤差信号ｇ
a，ｇbの位相が同位相となるように各位相比較器に入力
する基準信号ｒの位相関係を調整する位相調整手段を備
えるので、位相比較器を切り替えた際の過渡応答性能を
向上させることができる。
【図１】 本発明の一実施形態の機能構成を示す回路
図である。
図である。
【図２】 本発明の一実施形態の動作を示すタイミン
グチャートである。
グチャートである。
１……遅延回路
２Ａ，２Ｂ……位相比較器
３……セレクタ
４……ローパスフィルタ
５……ＶＣＯ（電圧制御発振器）
Claims (8)
- 【請求項１】 基準信号ｒと出力信号ａとを位相比較
する異なる特性の位相比較器（２Ａ，２Ｂ）を必要に応
じてセレクタ（３）で切り替えて基準信号ｒに同期した
出力信号ａを発生する信号発生装置であって、 各位相比較器（２Ａ，２Ｂ）から出力される各々の誤差
信号ｇa，ｇbの位相が同位相となるように各位相比較器
（２Ａ，２Ｂ）に入力する基準信号ｒの位相関係を調整
する位相調整手段（１）を備えることを特徴とする信号
発生装置。 - 【請求項２】 位相調整手段（１）は、各位相比較器
（２Ａ，２Ｂ）から出力される各々の誤差信号ｇa，ｇb
の位相が同位相となるように、ある１つの位相比較器
（２Ａ，２Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）
に入力する基準信号ｒを遅延させる遅延回路であること
を特徴とする請求項１記載の信号発生装置。 - 【請求項３】 遅延回路は、基準信号ｒの周波数が変
化すると、当該周波数の変化量に応じて遅延量が変化す
る外部制御形フェーズシフタであることを特徴とする請
求項２記載の信号発生装置。 - 【請求項４】 基準信号ｒと出力信号ａとを位相比較
する異なる特性の位相比較器（２Ａ，２Ｂ）を必要に応
じてセレクタ（３）で切り替えて基準信号ｒに同期した
出力信号ａを発生する信号発生装置であって、 各位相比較器（２Ａ，２Ｂ）から出力される各々の誤差
信号ｇa，ｇbの位相が同位相となるように各位相比較器
（２Ａ，２Ｂ）に入力する出力信号ａの位相関係を調整
する位相調整手段（１）を備えることを特徴とする信号
発生装置。 - 【請求項５】 位相調整手段（１）は、各位相比較器
（２Ａ，２Ｂ）から出力される各々の誤差信号ｇa，ｇb
の位相が同位相となるように、ある１つの位相比較器
（２Ａ，２Ｂ）に対して他の位相比較器（２Ａ，２Ｂ）
に入力する出力信号ａを遅延させる遅延回路であること
を特徴とする請求項４記載の信号発生装置。 - 【請求項６】 遅延回路は、基準信号ｒの周波数変化
に応動して出力信号ａの周波数が変化すると、当該周波
数の変化量に応じて遅延量が変化する外部制御形フェー
ズシフタであることを特徴とする請求項５記載の信号発
生装置。 - 【請求項７】 基準信号ｒと出力信号ａとを位相比較
する異なる特性の１対の位相比較器（２Ａ，２Ｂ）と、 該各位相比較器（２Ａ，２Ｂ）から出力される各々の誤
差信号ｇa，ｇbの位相が同位相となるように、一方の位
相比較器（２Ａ）に入力する基準信号ｒを遅延させる遅
延回路（１）と、 外部から入力される選択信号に応じて位相比較器（２
Ａ，２Ｂ）から出力される誤差信号ｇa，ｇbの何れかを
択一的に選択するセレクタ（３）と、 該セレクタ（３）から出力される誤差信号ｇaの高周波
成分を除去するローパスフィルタ（４）と、 該ローパスフィルタ（４）から出力される制御信号ｃに
応じた周波数の出力信号ａを発振する電圧制御発振回路
（５）とを具備することことを特徴とする信号発生装
置。 - 【請求項８】 遅延回路は、基準信号ｒの周波数が変
化すると、当該周波数の変化量に応じて遅延量が変化す
る外部制御形フェーズシフタであることを特徴とする請
求項７記載の信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127376A JP2003324349A (ja) | 2002-04-26 | 2002-04-26 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127376A JP2003324349A (ja) | 2002-04-26 | 2002-04-26 | 信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003324349A true JP2003324349A (ja) | 2003-11-14 |
Family
ID=29541505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127376A Withdrawn JP2003324349A (ja) | 2002-04-26 | 2002-04-26 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003324349A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009122843A1 (ja) * | 2008-03-31 | 2009-10-08 | 日本電気株式会社 | 周波数シンセサイザおよび発振器の発振周波数制御方法 |
| JP2011147039A (ja) * | 2010-01-18 | 2011-07-28 | Hitachi Ltd | 位相周波数比較器およびシリアル伝送装置 |
-
2002
- 2002-04-26 JP JP2002127376A patent/JP2003324349A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009122843A1 (ja) * | 2008-03-31 | 2009-10-08 | 日本電気株式会社 | 周波数シンセサイザおよび発振器の発振周波数制御方法 |
| JP5333439B2 (ja) * | 2008-03-31 | 2013-11-06 | 日本電気株式会社 | 周波数シンセサイザおよび発振器の発振周波数制御方法 |
| JP2011147039A (ja) * | 2010-01-18 | 2011-07-28 | Hitachi Ltd | 位相周波数比較器およびシリアル伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100605577B1 (ko) | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 | |
| KR100824791B1 (ko) | 클록 체배기 및 클록 체배 방법 | |
| JP4667196B2 (ja) | 位相調整回路 | |
| US20210184687A1 (en) | Synchronization of clock signals generated using output dividers | |
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| WO2005093443A1 (ja) | 試験装置及び試験方法 | |
| US9490788B2 (en) | Semiconductor device | |
| JP4390353B2 (ja) | クロック生成方法およびクロック生成回路 | |
| JP2007329914A (ja) | スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 | |
| JP2004120433A (ja) | 位相同期ループ回路 | |
| JP2003324349A (ja) | 信号発生装置 | |
| JP2007053685A (ja) | 半導体集積回路装置 | |
| KR20120027850A (ko) | 듀티 검출기를 포함하는 듀티 보정 회로, 이를 포함하는 지연동기루프 회로 및 듀티 보정 방법 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP3513753B2 (ja) | 電圧制御オシレータ及びそれを用いたマルチビットレート・タイミング抽出回路 | |
| JP3772668B2 (ja) | 位相同期ループを用いた発振回路 | |
| JP2005079835A (ja) | Ｐｌｌ発振回路及びこれを用いた電子機器 | |
| JP3539121B2 (ja) | ドットクロック生成回路 | |
| JP2010074562A (ja) | Ｐｌｌ回路 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| KR100506177B1 (ko) | 디지털 지연 동기 루프 회로 | |
| JPH10270999A (ja) | 半導体装置 | |
| JP2004048404A (ja) | 位相比較回路 | |
| US7259635B2 (en) | Arbitrary frequency signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060901 |