JP2003344507A - 半導体装置の試験方法及び試験装置 - Google Patents
半導体装置の試験方法及び試験装置Info
- Publication number
- JP2003344507A JP2003344507A JP2002157804A JP2002157804A JP2003344507A JP 2003344507 A JP2003344507 A JP 2003344507A JP 2002157804 A JP2002157804 A JP 2002157804A JP 2002157804 A JP2002157804 A JP 2002157804A JP 2003344507 A JP2003344507 A JP 2003344507A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- test
- skew
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 半導体装置の試験におけるテスト信号が有す
るジッタが、試験結果に与える影響を低減する。 【解決手段】 出力可変遅延回路１２は、半導体装置３
０の信号ピンに対応するテスト信号の各信号間のスキュ
ーを調整する。半導体装置３０の試験に際して、キャリ
ブレーションデータ取得回路１８は、各テスト信号のジ
ッタ幅を測定し、各比較可変遅延回路１２の遅延量を制
御して、各テスト信号のジッタ幅の特定比率位置が信号
間で重なるようにスキュー調整を行う。
るジッタが、試験結果に与える影響を低減する。 【解決手段】 出力可変遅延回路１２は、半導体装置３
０の信号ピンに対応するテスト信号の各信号間のスキュ
ーを調整する。半導体装置３０の試験に際して、キャリ
ブレーションデータ取得回路１８は、各テスト信号のジ
ッタ幅を測定し、各比較可変遅延回路１２の遅延量を制
御して、各テスト信号のジッタ幅の特定比率位置が信号
間で重なるようにスキュー調整を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の試験方
法及び試験装置に関し、更に詳しくは、半導体記憶装置
等の半導体装置の動作テストを行う半導体装置の試験方
法及び試験装置に関する。
法及び試験装置に関し、更に詳しくは、半導体記憶装置
等の半導体装置の動作テストを行う半導体装置の試験方
法及び試験装置に関する。
【０００２】
【従来の技術】ＩＣやメモリなどの半導体装置は、半導
体装置の試験装置によって所望の性能を有するか否かが
テストされる。試験装置は、所定パターンのテスト信号
を、テスト対象の半導体装置にピンを介して入力し、半
導体装置からの出力が、入力したテスト信号に基づく所
望の信号であるか否かをチェックすることで、半導体装
置が良品であるか否かを判断する。
体装置の試験装置によって所望の性能を有するか否かが
テストされる。試験装置は、所定パターンのテスト信号
を、テスト対象の半導体装置にピンを介して入力し、半
導体装置からの出力が、入力したテスト信号に基づく所
望の信号であるか否かをチェックすることで、半導体装
置が良品であるか否かを判断する。
【０００３】図５は、従来の半導体装置の試験装置の構
成をブロック図として示している。試験装置１０は、出
力可変遅延回路１２、比較可変遅延回路１３、出力回路
１４、及び、比較回路１５をそれぞれテスト対象の半導
体装置のピンの数（ｎ）と同数を備え、更に、信号生成
回路１１と、判定回路２１と、調整回路２５とを備え
る。テスト対象の半導体装置３０のｎ個のピンは、対応
する出力回路１４及び比較回路１５に接続される。
成をブロック図として示している。試験装置１０は、出
力可変遅延回路１２、比較可変遅延回路１３、出力回路
１４、及び、比較回路１５をそれぞれテスト対象の半導
体装置のピンの数（ｎ）と同数を備え、更に、信号生成
回路１１と、判定回路２１と、調整回路２５とを備え
る。テスト対象の半導体装置３０のｎ個のピンは、対応
する出力回路１４及び比較回路１５に接続される。
【０００４】信号生成回路１１は、所定パターンに基づ
くテスト信号及びストローブ信号を生成する。信号生成
回路１１が生成したテスト信号は、出力可変遅延回路１
２で遅延され、ドライバなどの出力回路１４を介して半
導体装置３０に入力される。テスト信号に基づく半導体
装置３０の出力は、比較可変遅延回路１３によって遅延
されたストローブ信号のタイミングで、コンパレータな
どの比較回路１５において２値化され、判定回路２１に
入力される。判定回路２１は、比較回路１５からの入力
が、テスト信号のパターンによって定まる所定の期待値
と同じであるか否かを判定する。
くテスト信号及びストローブ信号を生成する。信号生成
回路１１が生成したテスト信号は、出力可変遅延回路１
２で遅延され、ドライバなどの出力回路１４を介して半
導体装置３０に入力される。テスト信号に基づく半導体
装置３０の出力は、比較可変遅延回路１３によって遅延
されたストローブ信号のタイミングで、コンパレータな
どの比較回路１５において２値化され、判定回路２１に
入力される。判定回路２１は、比較回路１５からの入力
が、テスト信号のパターンによって定まる所定の期待値
と同じであるか否かを判定する。
【０００５】図６は、各ピンにおける信号の波形を示
し、（ａ）はタイミング調整前の波形を、（ｂ）はタイ
ミング調整後の波形を示している。一般に、出力可変遅
延回路１２及び比較可変遅延回路１３の遅延量を調整し
ないときには、テスト信号が半導体装置３０に入力され
るタイミング、及び、ストローブ信号が比較回路１５に
入力されるタイミングは、配線長やノイズ等の影響によ
り、ピン毎に異なったタイミングとなり、同図（ａ）に
示すようにスキューが生じる。出力可変遅延回路１２及
び比較可変遅延回路１３は、その遅延量を調整回路２５
によって制御され、テスト信号及びストローブ信号のス
キューを調整する。同図（ｂ）に示すように、調整後の
テスト信号は同じタイミングで半導体装置３０の各ピン
に、また、調整後のストローブ信号は同じタイミングで
各比較回路１５に供給される。半導体装置３０の各入出
力ピンから各比較回路１５までの信号経路間に配線遅延
のばらつきがある場合には、この区間の信号経路に可変
遅延回路を設けて、半導体装置３０の出力信号のスキュ
ー調整を行なうこともできる。
し、（ａ）はタイミング調整前の波形を、（ｂ）はタイ
ミング調整後の波形を示している。一般に、出力可変遅
延回路１２及び比較可変遅延回路１３の遅延量を調整し
ないときには、テスト信号が半導体装置３０に入力され
るタイミング、及び、ストローブ信号が比較回路１５に
入力されるタイミングは、配線長やノイズ等の影響によ
り、ピン毎に異なったタイミングとなり、同図（ａ）に
示すようにスキューが生じる。出力可変遅延回路１２及
び比較可変遅延回路１３は、その遅延量を調整回路２５
によって制御され、テスト信号及びストローブ信号のス
キューを調整する。同図（ｂ）に示すように、調整後の
テスト信号は同じタイミングで半導体装置３０の各ピン
に、また、調整後のストローブ信号は同じタイミングで
各比較回路１５に供給される。半導体装置３０の各入出
力ピンから各比較回路１５までの信号経路間に配線遅延
のばらつきがある場合には、この区間の信号経路に可変
遅延回路を設けて、半導体装置３０の出力信号のスキュ
ー調整を行なうこともできる。
【０００６】
【発明が解決しようとする課題】ところで、半導体装置
３０のテストでは、数千、数万サイクルといった高周波
数のテスト信号及びストローブ信号が使用されるため、
テスト信号及びストローブ信号には遅延要素だけでな
く、熱やテストパターンなどに依存するある分布を持っ
たジッタが存在する。また、このジッタの分布幅は一定
ではなく、ピン毎に異なった幅となることが多い。この
ため、調整回路２５が出力可変遅延回路１２及び比較可
変遅延回路１３を調整し、テスト信号及びストローブ信
号が入力されるタイミングを、全てのピンについて同じ
タイミングに調整した場合であっても、ジッタによるゆ
らぎの分のタイミングずれを調整することはできない。
３０のテストでは、数千、数万サイクルといった高周波
数のテスト信号及びストローブ信号が使用されるため、
テスト信号及びストローブ信号には遅延要素だけでな
く、熱やテストパターンなどに依存するある分布を持っ
たジッタが存在する。また、このジッタの分布幅は一定
ではなく、ピン毎に異なった幅となることが多い。この
ため、調整回路２５が出力可変遅延回路１２及び比較可
変遅延回路１３を調整し、テスト信号及びストローブ信
号が入力されるタイミングを、全てのピンについて同じ
タイミングに調整した場合であっても、ジッタによるゆ
らぎの分のタイミングずれを調整することはできない。
【０００７】図７は、半導体装置のクロック信号（ＣＬ
Ｋ）に対するアドレス／データピンのセットアップ試験
をタイミングチャートとして示している。半導体装置３
０では、ＣＬＫ等が入力されるピンを基準に、図中点線
で示すラッチタイミングで、アドレス／データピンのデ
ータがラッチされる。アドレス／データピンに入力され
る各テスト信号は、同図に示すように、ある分布幅のジ
ッタを有している。
Ｋ）に対するアドレス／データピンのセットアップ試験
をタイミングチャートとして示している。半導体装置３
０では、ＣＬＫ等が入力されるピンを基準に、図中点線
で示すラッチタイミングで、アドレス／データピンのデ
ータがラッチされる。アドレス／データピンに入力され
る各テスト信号は、同図に示すように、ある分布幅のジ
ッタを有している。
【０００８】図７において、半導体装置３０のテスト結
果が最悪条件になるのは、テスト信号が最も遅れたサイ
クルとなるとき、つまり、同図に示すジッタ分布幅の右
端に位置したサイクルとなる。この場合、半導体装置３
０が良品と判断されるためには、テスト信号が入力され
るジッタの右端の時刻から、ラッチタイミングの時刻ま
での間の時間内にセットアップを完了する必要がある。
このため、半導体装置３０がセットアップに要する時間
が所定の規定時間以内であっても、入力されるテスト信
号が遅れることによって、不良品と判断される可能性が
高くなるという問題がある。
果が最悪条件になるのは、テスト信号が最も遅れたサイ
クルとなるとき、つまり、同図に示すジッタ分布幅の右
端に位置したサイクルとなる。この場合、半導体装置３
０が良品と判断されるためには、テスト信号が入力され
るジッタの右端の時刻から、ラッチタイミングの時刻ま
での間の時間内にセットアップを完了する必要がある。
このため、半導体装置３０がセットアップに要する時間
が所定の規定時間以内であっても、入力されるテスト信
号が遅れることによって、不良品と判断される可能性が
高くなるという問題がある。
【０００９】また、テスト信号のジッタ分布幅が、ピン
毎に異なる幅である場合には、分布幅が最も狭いテスト
信号を入力するピンが最も緩くテストされ、分布幅が最
も広いテスト信号を入力するピンが最も厳しくテストさ
れることになる。半導体装置３０の品質を保証するため
には、緩くテストされるピンでも、半導体装置の要求仕
様を満たすようにテスト規格を決定しなければならず、
厳しいピンは、要求仕様よりも厳しい規格でテストされ
ることになり、半導体装置自体は良品である場合にもか
かわらず不良品と判断され、これによって半導体装置の
歩留りの低下を招くという問題があった。
毎に異なる幅である場合には、分布幅が最も狭いテスト
信号を入力するピンが最も緩くテストされ、分布幅が最
も広いテスト信号を入力するピンが最も厳しくテストさ
れることになる。半導体装置３０の品質を保証するため
には、緩くテストされるピンでも、半導体装置の要求仕
様を満たすようにテスト規格を決定しなければならず、
厳しいピンは、要求仕様よりも厳しい規格でテストされ
ることになり、半導体装置自体は良品である場合にもか
かわらず不良品と判断され、これによって半導体装置の
歩留りの低下を招くという問題があった。
【００１０】本発明は、上記問題を解消し、半導体装置
の試験装置の信号経路で生じる、ピン毎に異なる分布幅
を有するテスト信号及びストローブ信号のジッタが、半
導体装置のテスト結果に与える影響を低減する半導体装
置の試験方法及び試験装置を提供することを目的とす
る。
の試験装置の信号経路で生じる、ピン毎に異なる分布幅
を有するテスト信号及びストローブ信号のジッタが、半
導体装置のテスト結果に与える影響を低減する半導体装
置の試験方法及び試験装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の試験装置は、試験装置の複数
の信号ピンに対応するテスト信号の各信号間のスキュー
を調整するスキュー調整部を備え、該スキュー調整部に
よってスキュー調整されたテスト信号を被試験半導体装
置に入力する試験装置において、前記各テスト信号のジ
ッタ幅を測定するジッタ測定部を備え、前記スキュー調
整部は、各テスト信号の前記ジッタ幅の特定比率位置が
信号間で重なるように前記スキュー調整を行うことを特
徴とする。
に、本発明の半導体装置の試験装置は、試験装置の複数
の信号ピンに対応するテスト信号の各信号間のスキュー
を調整するスキュー調整部を備え、該スキュー調整部に
よってスキュー調整されたテスト信号を被試験半導体装
置に入力する試験装置において、前記各テスト信号のジ
ッタ幅を測定するジッタ測定部を備え、前記スキュー調
整部は、各テスト信号の前記ジッタ幅の特定比率位置が
信号間で重なるように前記スキュー調整を行うことを特
徴とする。
【００１２】また、本発明の半導体装置の試験方法は、
試験装置の複数の信号ピンに対応するテスト信号の各信
号間のスキューを調整するスキュー調整部を備え、前記
スキュー調整部によってスキュー調整されたテスト信号
を被試験半導体装置に入力する、半導体装置の試験方法
において、前記各テスト信号のジッタ幅を測定し、各テ
スト信号の前記ジッタ幅の特定比率位置が信号間で重な
るように前記スキュー調整を行うことを特徴とする。
試験装置の複数の信号ピンに対応するテスト信号の各信
号間のスキューを調整するスキュー調整部を備え、前記
スキュー調整部によってスキュー調整されたテスト信号
を被試験半導体装置に入力する、半導体装置の試験方法
において、前記各テスト信号のジッタ幅を測定し、各テ
スト信号の前記ジッタ幅の特定比率位置が信号間で重な
るように前記スキュー調整を行うことを特徴とする。
【００１３】本発明の半導体装置の試験装置及び試験方
法では、テスト信号のスキューを、そのジッタの分布幅
の所定比率位置を基準に調整する。このため、各テスト
信号に、一定でない分布幅のジッタが生じた場合でも、
精度よくスキュー調整ができ、テスト信号に生じたジッ
タがテストの判定に与える影響を低減することができ
る。ジッタ幅の所定比率位置は、各テスト信号について
同じ比率位置を採用する、又は、所定比率位置が複数あ
るときにはテスト信号毎に所定比率位置を採用すること
もできる。所定比率位置は、ジッタによってテスト信号
が最も早く変化する位置を０％、ジッタによってテスト
信号が最も遅く変化する位置を１００％として、０％か
ら１００％までの間で設定する。
法では、テスト信号のスキューを、そのジッタの分布幅
の所定比率位置を基準に調整する。このため、各テスト
信号に、一定でない分布幅のジッタが生じた場合でも、
精度よくスキュー調整ができ、テスト信号に生じたジッ
タがテストの判定に与える影響を低減することができ
る。ジッタ幅の所定比率位置は、各テスト信号について
同じ比率位置を採用する、又は、所定比率位置が複数あ
るときにはテスト信号毎に所定比率位置を採用すること
もできる。所定比率位置は、ジッタによってテスト信号
が最も早く変化する位置を０％、ジッタによってテスト
信号が最も遅く変化する位置を１００％として、０％か
ら１００％までの間で設定する。
【００１４】本発明の半導体装置の試験装置は、被試験
半導体装置にテスト信号を入力し、該被試験半導体装置
から出力される信号を２値化するタイミングを定めるス
トローブ信号の各信号間のスキューを調整するスキュー
調整部を備える、半導体装置の試験装置において、前記
ストローブ信号のジッタ幅を測定するジッタ測定部を備
え、前記スキュー調整部は、前記ストローブ信号にジッ
タ幅の特定比率位置が信号間で重なるように前記ストロ
ーブ信号間のスキュー調整を行うことを特徴とする。
半導体装置にテスト信号を入力し、該被試験半導体装置
から出力される信号を２値化するタイミングを定めるス
トローブ信号の各信号間のスキューを調整するスキュー
調整部を備える、半導体装置の試験装置において、前記
ストローブ信号のジッタ幅を測定するジッタ測定部を備
え、前記スキュー調整部は、前記ストローブ信号にジッ
タ幅の特定比率位置が信号間で重なるように前記ストロ
ーブ信号間のスキュー調整を行うことを特徴とする。
【００１５】本発明の半導体装置の試験方法は、被試験
半導体装置から出力される信号を２値化するタイミング
を定めるストローブ信号の各信号間のスキューを調整す
るスキュー調整部を備え、前記スキュー調整部によって
スキュー調整されたストローブ信号を用いて被試験半導
体装置をテストする半導体装置の試験方法において、前
記被試験半導体装置から出力される信号を２値化するス
トローブ信号のジッタ幅を測定し、前記ストローブ信号
のジッタ幅の特定比率位置が信号間で重なるように前記
ストローブ信号間のスキュー調整を行うことを特徴とす
る。
半導体装置から出力される信号を２値化するタイミング
を定めるストローブ信号の各信号間のスキューを調整す
るスキュー調整部を備え、前記スキュー調整部によって
スキュー調整されたストローブ信号を用いて被試験半導
体装置をテストする半導体装置の試験方法において、前
記被試験半導体装置から出力される信号を２値化するス
トローブ信号のジッタ幅を測定し、前記ストローブ信号
のジッタ幅の特定比率位置が信号間で重なるように前記
ストローブ信号間のスキュー調整を行うことを特徴とす
る。
【００１６】本発明の半導体装置の試験装置及び試験方
法では、ストローブ信号のスキューを、そのジッタの分
布幅の所定比率位置を基準に調整する。このため、各ス
トローブ信号に、一定でない分布幅のジッタが生じた場
合でも、精度よくスキュー調整ができ、ストローブ信号
に生じたジッタがテストの判定に与える影響を低減する
ことができる。ジッタ幅の所定比率位置は、各ストロー
ブ信号について同じ比率位置としてもよく、又は、スト
ローブ信号毎に異なる比率位置としてもよい。所定比率
位置は、ジッタによってストローブ信号が最も早く変化
する位置を０％、ジッタによってストローブ信号が最も
遅く変化する位置を１００％として、０％から１００％
までの間で設定する。
法では、ストローブ信号のスキューを、そのジッタの分
布幅の所定比率位置を基準に調整する。このため、各ス
トローブ信号に、一定でない分布幅のジッタが生じた場
合でも、精度よくスキュー調整ができ、ストローブ信号
に生じたジッタがテストの判定に与える影響を低減する
ことができる。ジッタ幅の所定比率位置は、各ストロー
ブ信号について同じ比率位置としてもよく、又は、スト
ローブ信号毎に異なる比率位置としてもよい。所定比率
位置は、ジッタによってストローブ信号が最も早く変化
する位置を０％、ジッタによってストローブ信号が最も
遅く変化する位置を１００％として、０％から１００％
までの間で設定する。
【００１７】また、本発明の半導体装置の試験装置で
は、前記ジッタ測定部は、ジッタ幅の内で前記テスト信
号又はストローブ信号が最も早く変化するサイクルの変
化点（第１の変化点）、前記テスト信号又はストローブ
信号が最も遅く変化するサイクルの変化点（第２の変化
点）、及び、前記第１の変化点と前記第２の変化点の中
間値の３つを前記特定比率位置として出力し、前記スキ
ュー調整部は、該３つの特定比率位置の何れか１つを選
択することが好ましい。この場合、テスト信号やストロ
ーブ信号は、３つの特定比率位置のうちの何れかの位置
を基準にスキューを調整される。
は、前記ジッタ測定部は、ジッタ幅の内で前記テスト信
号又はストローブ信号が最も早く変化するサイクルの変
化点（第１の変化点）、前記テスト信号又はストローブ
信号が最も遅く変化するサイクルの変化点（第２の変化
点）、及び、前記第１の変化点と前記第２の変化点の中
間値の３つを前記特定比率位置として出力し、前記スキ
ュー調整部は、該３つの特定比率位置の何れか１つを選
択することが好ましい。この場合、テスト信号やストロ
ーブ信号は、３つの特定比率位置のうちの何れかの位置
を基準にスキューを調整される。
【００１８】本発明の半導体装置の試験装置は、前記第
１の変化点、前記第２の変化点及び前記中間値を前記特
定比率位置として採用したスキュー調整の遅延時間を記
憶する記憶装置を更に備えることが好ましい。この場
合、スキュー調整の基準となる３つの特定比率位置の切
り替えを簡易に行える。
１の変化点、前記第２の変化点及び前記中間値を前記特
定比率位置として採用したスキュー調整の遅延時間を記
憶する記憶装置を更に備えることが好ましい。この場
合、スキュー調整の基準となる３つの特定比率位置の切
り替えを簡易に行える。
【００１９】本発明の半導体装置の試験装置では、前記
スキュー調整部は、テスト信号のパターンに従って、前
記特定比率位置の選択を行うことができる。特定比率位
置の選択は、テストに際して試験装置のオペレータがス
イッチ等によって行なってもよく、又は、試験装置が、
テスト信号のパターンを読み取って、そのパターンとあ
らかじめ関連付けられて設定された特定比率位置を自動
的に選択してもよい。
スキュー調整部は、テスト信号のパターンに従って、前
記特定比率位置の選択を行うことができる。特定比率位
置の選択は、テストに際して試験装置のオペレータがス
イッチ等によって行なってもよく、又は、試験装置が、
テスト信号のパターンを読み取って、そのパターンとあ
らかじめ関連付けられて設定された特定比率位置を自動
的に選択してもよい。
【００２０】本発明の半導体装置の試験装置は、上記に
代えて、前記特定比率位置が信号間で重なるスキュー調
整を前記３つの値の夫々で採用し、試験結果に基づいて
何れか１つの試験結果を採用することができる。特定比
率位置の選択は、３つの特定比率位置を採用したテスト
を行い、そのそれぞれについて歩留り等の特性の評価を
行って、評価結果がよい特定比率位置を選択しても良
い。
代えて、前記特定比率位置が信号間で重なるスキュー調
整を前記３つの値の夫々で採用し、試験結果に基づいて
何れか１つの試験結果を採用することができる。特定比
率位置の選択は、３つの特定比率位置を採用したテスト
を行い、そのそれぞれについて歩留り等の特性の評価を
行って、評価結果がよい特定比率位置を選択しても良
い。
【００２１】本発明の半導体装置の試験装置では、上記
に代えて、前記スキュー調整部は、被試験半導体装置の
基準信号の信号変化点と、被試験半導体装置の入出力ピ
ンから入出力される入出力信号の、前記信号変化点に先
行する変化点との間の時間差、及び、前記信号変化点
と、該信号変化点に後続する前記入出力信号の変化点と
の間の時間差を、夫々第１の時間差及び第２の時間差と
して求め、双方の時間差の内で前記第１の時間差が小さ
いときには前記第１の変化点を、前記第２の時間差が小
さいときには前記第２の変化点を夫々、前記特定比率位
置として採用することができる。この場合、例えば、テ
ストプログラムに基づいて定まる、テスト対象の半導体
装置におけるラッチのタイミングから、そのタイミング
に先行するアドレス／データピンの信号の変化点までの
時間差と、ラッチのタイミングから、そのタイミングに
後続するアドレス／データピンの信号の変化点までの時
間差とを比較し、その大小関係に基づいて所定比率位置
を選択する。このため、試験精度が向上する。
に代えて、前記スキュー調整部は、被試験半導体装置の
基準信号の信号変化点と、被試験半導体装置の入出力ピ
ンから入出力される入出力信号の、前記信号変化点に先
行する変化点との間の時間差、及び、前記信号変化点
と、該信号変化点に後続する前記入出力信号の変化点と
の間の時間差を、夫々第１の時間差及び第２の時間差と
して求め、双方の時間差の内で前記第１の時間差が小さ
いときには前記第１の変化点を、前記第２の時間差が小
さいときには前記第２の変化点を夫々、前記特定比率位
置として採用することができる。この場合、例えば、テ
ストプログラムに基づいて定まる、テスト対象の半導体
装置におけるラッチのタイミングから、そのタイミング
に先行するアドレス／データピンの信号の変化点までの
時間差と、ラッチのタイミングから、そのタイミングに
後続するアドレス／データピンの信号の変化点までの時
間差とを比較し、その大小関係に基づいて所定比率位置
を選択する。このため、試験精度が向上する。
【００２２】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて、本発明を更に詳細に説明する。図
１は、本発明の一実施形態例の半導体装置の試験装置の
構成をブロック図として示している。半導体装置の試験
装置１０は、出力可変遅延回路１２、比較可変遅延回路
１３、出力回路１４、比較回路１５、リレー２２、リレ
ー２３、及び、リレー２４をテスト対象の半導体装置の
ピンの数（ｎ）と同数だけ備え、更に、信号生成回路１
１と、判定回路２１と、キャリブレーションデータ選択
回路１６と、キャリブレーションデータ記憶装置１７
と、キャリブレーションデータ取得回路１８と、基準出
力回路２０とを備える。テスト対象の半導体装置３０の
ｎ個の入出力ピンは、対応する出力回路１４及び比較回
路１５に接続される。
施形態例に基づいて、本発明を更に詳細に説明する。図
１は、本発明の一実施形態例の半導体装置の試験装置の
構成をブロック図として示している。半導体装置の試験
装置１０は、出力可変遅延回路１２、比較可変遅延回路
１３、出力回路１４、比較回路１５、リレー２２、リレ
ー２３、及び、リレー２４をテスト対象の半導体装置の
ピンの数（ｎ）と同数だけ備え、更に、信号生成回路１
１と、判定回路２１と、キャリブレーションデータ選択
回路１６と、キャリブレーションデータ記憶装置１７
と、キャリブレーションデータ取得回路１８と、基準出
力回路２０とを備える。テスト対象の半導体装置３０の
ｎ個の入出力ピンは、対応する出力回路１４及び比較回
路１５に接続される。
【００２３】信号生成回路１１は、所定パターンに基づ
くテスト信号及びストローブ信号を生成する。信号生成
回路１１が生成したテスト信号は、出力可変遅延回路１
３で遅延され、ドライバなどの出力回路１４を介して半
導体装置３０に入力される。テスト信号に基づく半導体
装置３０の出力はコンパレータなどの比較回路１５にお
いて、比較可変遅延回路１３によって遅延されたストロ
ーブ信号のタイミングで２値化され、判定回路２１に入
力される。判定回路２１は、比較回路１５から入力され
た信号が、テスト信号のパターンによって定まる所定の
期待値と同じであるか否かを判定する。
くテスト信号及びストローブ信号を生成する。信号生成
回路１１が生成したテスト信号は、出力可変遅延回路１
３で遅延され、ドライバなどの出力回路１４を介して半
導体装置３０に入力される。テスト信号に基づく半導体
装置３０の出力はコンパレータなどの比較回路１５にお
いて、比較可変遅延回路１３によって遅延されたストロ
ーブ信号のタイミングで２値化され、判定回路２１に入
力される。判定回路２１は、比較回路１５から入力され
た信号が、テスト信号のパターンによって定まる所定の
期待値と同じであるか否かを判定する。
【００２４】測定器１９は、半導体装置３０に入力され
るテスト信号の波形や、基準出力回路２０が出力する所
定周期のパルス性信号の波形をオシロスコープ等によっ
て観測する。キャリブレーションデータ取得回路１８
は、測定器１９の測定結果や判定装置２１における比較
回路１５の出力の判定結果に基づいて、テスト信号及び
ストローブ信号のジッタ及びスキューを把握する。ま
た、キャリブレーションデータ取得回路１８は、把握し
たテスト信号及びストローブ信号のジッタ及びスキュー
に基づいて、各出力可変遅延回路１２及び比較可変遅延
回路１３の遅延量を制御し、それらの遅延量をキャリブ
レーションデータとして取得する。
るテスト信号の波形や、基準出力回路２０が出力する所
定周期のパルス性信号の波形をオシロスコープ等によっ
て観測する。キャリブレーションデータ取得回路１８
は、測定器１９の測定結果や判定装置２１における比較
回路１５の出力の判定結果に基づいて、テスト信号及び
ストローブ信号のジッタ及びスキューを把握する。ま
た、キャリブレーションデータ取得回路１８は、把握し
たテスト信号及びストローブ信号のジッタ及びスキュー
に基づいて、各出力可変遅延回路１２及び比較可変遅延
回路１３の遅延量を制御し、それらの遅延量をキャリブ
レーションデータとして取得する。
【００２５】キャリブレーション取得回路１８が取得す
るキャリブレーションデータには、テスト信号及びスト
ローブ信号のそれぞれについて、後述する３つのデータ
がある。各キャリブレーションデータは、キャリブレー
ションデータ記憶装置１７に記憶される。キャリブレー
ションデータ選択回路１６は、半導体装置３０のテスト
に際して、キャリブレーションデータ記憶装置１７に記
憶されている３つのキャリブレーションデータから何れ
か１つを選択して、比較可変遅延回路１２及び比較可変
遅延回路１３の遅延量を制御する。
るキャリブレーションデータには、テスト信号及びスト
ローブ信号のそれぞれについて、後述する３つのデータ
がある。各キャリブレーションデータは、キャリブレー
ションデータ記憶装置１７に記憶される。キャリブレー
ションデータ選択回路１６は、半導体装置３０のテスト
に際して、キャリブレーションデータ記憶装置１７に記
憶されている３つのキャリブレーションデータから何れ
か１つを選択して、比較可変遅延回路１２及び比較可変
遅延回路１３の遅延量を制御する。
【００２６】図２は、測定器１９で観測される波形の一
例を示し、（ａ）はタイミング調整前の波形を、
（ｂ）、（ｃ）、（ｄ）はそれぞれタイミング調整後の
波形を示している。以下、図１及び図２を参照して、上
記した３つのキャリブレーションデータについて説明す
る。テスト信号についてのキャリブレーションデータを
取得する場合には、図１の各リレー２４をＯＮにして、
測定器１９が、半導体装置３０の各ピンにおけるテスト
信号を観測する。観測されたテスト信号の波形は、図２
（ａ）に示すように、ピン毎にジッタ及びスキューが生
じている。測定器１９は、テスト信号を複数回数サンプ
リングして、各ピンにおけるスキューの量、及び、ジッ
タの分布幅を測定し、その測定結果をキャリブレーショ
ンデータ取得回路１８に入力する。
例を示し、（ａ）はタイミング調整前の波形を、
（ｂ）、（ｃ）、（ｄ）はそれぞれタイミング調整後の
波形を示している。以下、図１及び図２を参照して、上
記した３つのキャリブレーションデータについて説明す
る。テスト信号についてのキャリブレーションデータを
取得する場合には、図１の各リレー２４をＯＮにして、
測定器１９が、半導体装置３０の各ピンにおけるテスト
信号を観測する。観測されたテスト信号の波形は、図２
（ａ）に示すように、ピン毎にジッタ及びスキューが生
じている。測定器１９は、テスト信号を複数回数サンプ
リングして、各ピンにおけるスキューの量、及び、ジッ
タの分布幅を測定し、その測定結果をキャリブレーショ
ンデータ取得回路１８に入力する。
【００２７】キャリブレーションデータ取得回路１８
は、入力されたジッタの分布幅、及び、スキューの量に
基づいて、テスト信号の所定のポイント（ジッタ幅にお
ける所定比率位置）が、基準となる基準タイミングと同
じになるように、各可変遅延回路１２の遅延量を制御し
てスキュー調整を行う。所定のポイントには、以下の３
つのポイントがある。第１のポイントは、テスト信号が
最も早く立ち上がるサイクルでの、テスト信号の立ち上
がり前（Ｌレベル）と立ち上がり後（Ｈレベル）との中
間（５０％）のポイントであり、第２のポイントは、テ
スト信号のＬレベルとＨレベルの中間におけるジッタ分
布幅の中央のポイントであり、第３のポイントは、テス
ト信号が最も遅く立ち上がるサイクルでのＬレベルとＨ
レベルの中間のポイントである。基準タイミングは、基
準出力回路２０が出力する周期性パルス信号である基準
周期性信号を用いて生成される。
は、入力されたジッタの分布幅、及び、スキューの量に
基づいて、テスト信号の所定のポイント（ジッタ幅にお
ける所定比率位置）が、基準となる基準タイミングと同
じになるように、各可変遅延回路１２の遅延量を制御し
てスキュー調整を行う。所定のポイントには、以下の３
つのポイントがある。第１のポイントは、テスト信号が
最も早く立ち上がるサイクルでの、テスト信号の立ち上
がり前（Ｌレベル）と立ち上がり後（Ｈレベル）との中
間（５０％）のポイントであり、第２のポイントは、テ
スト信号のＬレベルとＨレベルの中間におけるジッタ分
布幅の中央のポイントであり、第３のポイントは、テス
ト信号が最も遅く立ち上がるサイクルでのＬレベルとＨ
レベルの中間のポイントである。基準タイミングは、基
準出力回路２０が出力する周期性パルス信号である基準
周期性信号を用いて生成される。
【００２８】第１のポイントでスキューを調整すると、
図２（ｂ）に示すように、各ピンにおけるテスト信号が
最も早く立ち上がるサイクル（紙面向かって左端、以下
単に左端）が同じタイミングになる。同様に、第２のポ
イントでスキューを調整すると、図２（ｃ）に示すよう
に、テスト信号は、そのジッタの分布幅の中央が同じタ
イミングになり、第３のポイントでスキューを調整する
と、同図（ｄ）に示すように、テスト信号は最も遅く立
ち上がるサイクル（紙面向かって右端、以下単に右端）
が同じタイミングになる。スキュー調整によって調整さ
れた各比較可変遅延回路１３の遅延量は、３つのポイン
ト毎に区分して、テスト信号のキャリブレーションデー
タとしてキャリブレーションデータ記憶装置１７に記憶
される。
図２（ｂ）に示すように、各ピンにおけるテスト信号が
最も早く立ち上がるサイクル（紙面向かって左端、以下
単に左端）が同じタイミングになる。同様に、第２のポ
イントでスキューを調整すると、図２（ｃ）に示すよう
に、テスト信号は、そのジッタの分布幅の中央が同じタ
イミングになり、第３のポイントでスキューを調整する
と、同図（ｄ）に示すように、テスト信号は最も遅く立
ち上がるサイクル（紙面向かって右端、以下単に右端）
が同じタイミングになる。スキュー調整によって調整さ
れた各比較可変遅延回路１３の遅延量は、３つのポイン
ト毎に区分して、テスト信号のキャリブレーションデー
タとしてキャリブレーションデータ記憶装置１７に記憶
される。
【００２９】ストローブ信号についてのキャリブレーシ
ョンデータを取得する場合には、図１の各リレー２３を
ＯＮにして、基準出力回路２０が出力する基準周期性信
号を、比較回路１５に入力する。比較可変遅延回路１３
は、微小時間間隔でストローブ信号に与える遅延量を変
化し、タイミング変化させたストローブ信号を比較回路
１５に供給する。判定回路２１は、ストローブ信号のタ
イミングで２値化された周期性信号を入力し、２値化さ
れた信号の信号変化点と、基準周期性信号の信号変化点
との時間比較を複数回行なって、ストローブ信号のスキ
ュー及びジッタを把握する。
ョンデータを取得する場合には、図１の各リレー２３を
ＯＮにして、基準出力回路２０が出力する基準周期性信
号を、比較回路１５に入力する。比較可変遅延回路１３
は、微小時間間隔でストローブ信号に与える遅延量を変
化し、タイミング変化させたストローブ信号を比較回路
１５に供給する。判定回路２１は、ストローブ信号のタ
イミングで２値化された周期性信号を入力し、２値化さ
れた信号の信号変化点と、基準周期性信号の信号変化点
との時間比較を複数回行なって、ストローブ信号のスキ
ュー及びジッタを把握する。
【００３０】キャリブレーションデータ取得回路１８
は、判定回路２１が把握したジッタの分布幅、及び、ス
キューの量に基づいて、テスト信号と同様な前述の３つ
のポイントが、同じタイミングになるような、各比較可
変遅延回路１３の遅延量を取得する。取得された各比較
可変遅延回路１３の遅延量は、３つのポイント毎に区分
して、ストローブ信号についてのキャリブレーションデ
ータとして、キャリブレーションデータ記憶装置１７に
記憶される。
は、判定回路２１が把握したジッタの分布幅、及び、ス
キューの量に基づいて、テスト信号と同様な前述の３つ
のポイントが、同じタイミングになるような、各比較可
変遅延回路１３の遅延量を取得する。取得された各比較
可変遅延回路１３の遅延量は、３つのポイント毎に区分
して、ストローブ信号についてのキャリブレーションデ
ータとして、キャリブレーションデータ記憶装置１７に
記憶される。
【００３１】図３は、図１の半導体装置の試験装置の動
作手順をフローチャートとして示している。以下、図１
から図３を参照して本発明の一実施形態例の半導体装置
の試験方法について説明する。半導体装置の試験に際し
て、キャリブレーションデータ取得回路１８は、それぞ
れのピンにおけるストローブ信号のジッタ分布幅の、右
端（図２（ｂ））を合わせるキャリブレーションデー
タ、中央（図２（ｃ））を合わせるキャリブレーション
データ、及び、左端（図２（ｄ））を合わせるキャリブ
レーションデータを取得し、そのそれぞれについてキャ
リブレーションデータ記憶装置１７に記憶する（図３の
ステップＳ１）。テスト信号についても同様に、キャリ
ブレーションデータ取得回路１８は、それぞれのピンに
おけるジッタ分布幅の右端、中央、及び、左端を合わせ
るキャリブレーションデータを取得し、そのそれぞれに
ついてキャリブレーションデータ記憶装置１７に記憶す
る（ステップＳ２）。
作手順をフローチャートとして示している。以下、図１
から図３を参照して本発明の一実施形態例の半導体装置
の試験方法について説明する。半導体装置の試験に際し
て、キャリブレーションデータ取得回路１８は、それぞ
れのピンにおけるストローブ信号のジッタ分布幅の、右
端（図２（ｂ））を合わせるキャリブレーションデー
タ、中央（図２（ｃ））を合わせるキャリブレーション
データ、及び、左端（図２（ｄ））を合わせるキャリブ
レーションデータを取得し、そのそれぞれについてキャ
リブレーションデータ記憶装置１７に記憶する（図３の
ステップＳ１）。テスト信号についても同様に、キャリ
ブレーションデータ取得回路１８は、それぞれのピンに
おけるジッタ分布幅の右端、中央、及び、左端を合わせ
るキャリブレーションデータを取得し、そのそれぞれに
ついてキャリブレーションデータ記憶装置１７に記憶す
る（ステップＳ２）。
【００３２】試験装置１０のオペレータは、テスト信号
のパターンを定めるテストプログラム等のテスト条件に
応じて、条件設定ファイル又はスイッチ等を設定し、テ
スト信号及びストローブ信号のそれぞれについて、取得
したキャリブレーションデータの中から、テストに使用
するキャリブレーションデータを選択する（ステップＳ
３）。出力可変遅延回路１２及び比較可変遅延回路１３
は、キャリブレーションデータ選択回路１６が選択し
た、右端、中央、又は、左端の何れかを合わせるキャリ
ブレーションデータに従い、遅延量を制御する（ステッ
プＳ４）。テスト対象の半導体装置３０は、適切な遅延
量によって制御されたテスト信号及びストローブ信号に
よって、テストが行われる（ステップＳ５）。
のパターンを定めるテストプログラム等のテスト条件に
応じて、条件設定ファイル又はスイッチ等を設定し、テ
スト信号及びストローブ信号のそれぞれについて、取得
したキャリブレーションデータの中から、テストに使用
するキャリブレーションデータを選択する（ステップＳ
３）。出力可変遅延回路１２及び比較可変遅延回路１３
は、キャリブレーションデータ選択回路１６が選択し
た、右端、中央、又は、左端の何れかを合わせるキャリ
ブレーションデータに従い、遅延量を制御する（ステッ
プＳ４）。テスト対象の半導体装置３０は、適切な遅延
量によって制御されたテスト信号及びストローブ信号に
よって、テストが行われる（ステップＳ５）。
【００３３】本実施形態例では、半導体装置の試験装置
１０のテスト信号を出力回路１４に入力する信号経路、
又は、ストローブ信号を比較回路１５に入力する信号経
路に発生する、各信号にピン毎に一定ではない分布幅を
有するジッタを、その分布幅の右端、中央、左端の何れ
かのポイントが同じタイミングになるように調整する。
このため、高いタイミング精度が要求される半導体装置
のテストにおいて、精度の良いテストが可能となり、ジ
ッタが半導体装置のテスト結果に与える影響を低減する
ことができる。また、タイミング精度が悪いことを考慮
して良品となる規格値を厳しくする必要がなくなるた
め、テスト対象の半導体装置の歩留りが向上する。
１０のテスト信号を出力回路１４に入力する信号経路、
又は、ストローブ信号を比較回路１５に入力する信号経
路に発生する、各信号にピン毎に一定ではない分布幅を
有するジッタを、その分布幅の右端、中央、左端の何れ
かのポイントが同じタイミングになるように調整する。
このため、高いタイミング精度が要求される半導体装置
のテストにおいて、精度の良いテストが可能となり、ジ
ッタが半導体装置のテスト結果に与える影響を低減する
ことができる。また、タイミング精度が悪いことを考慮
して良品となる規格値を厳しくする必要がなくなるた
め、テスト対象の半導体装置の歩留りが向上する。
【００３４】上記実施形態例では、試験装置１０のオペ
レータが、使用するキャリブレーションデータを選択す
る例を説明したが、キャリブレーションデータは、試験
装置１０が、テスト信号の波形モード（モジュレーショ
ン）を自動認識し、その波形モードについてあらかじめ
対応付けて設定されたキャリブレーションデータを選択
しても良い。また、試験装置１０は、右端、中央、及
び、左端の３つのキャリブレーションデータのそれぞれ
についてテストを行い、３つのうちで歩留り、派生など
の特性が最もよくなるデータを自動的に評価し、その評
価結果に基づいてキャリブレーションデータを選択する
こともできる。
レータが、使用するキャリブレーションデータを選択す
る例を説明したが、キャリブレーションデータは、試験
装置１０が、テスト信号の波形モード（モジュレーショ
ン）を自動認識し、その波形モードについてあらかじめ
対応付けて設定されたキャリブレーションデータを選択
しても良い。また、試験装置１０は、右端、中央、及
び、左端の３つのキャリブレーションデータのそれぞれ
についてテストを行い、３つのうちで歩留り、派生など
の特性が最もよくなるデータを自動的に評価し、その評
価結果に基づいてキャリブレーションデータを選択する
こともできる。
【００３５】３つのうち、何れのキャリブレーションデ
ータを使用するかの選択は、アドレス／データピンのデ
ータをラッチするラッチタイミングと、アドレス／デー
タピンにおけるデータの反転タイミングとのタイミング
差によって行うこともできる。図４は、半導体装置のク
ロック信号（ＣＬＫ）に対するアドレス／データピンの
セットアップ試験をタイミングチャートとして示してい
る。図中点線で示すラッチタイミングは、ＣＬＫ等が入
力されるピンを基準にして決定される。同図の例では、
ラッチタイミングは、クロック信号の立ち下がりエッジ
が５０％になるタイミングである。
ータを使用するかの選択は、アドレス／データピンのデ
ータをラッチするラッチタイミングと、アドレス／デー
タピンにおけるデータの反転タイミングとのタイミング
差によって行うこともできる。図４は、半導体装置のク
ロック信号（ＣＬＫ）に対するアドレス／データピンの
セットアップ試験をタイミングチャートとして示してい
る。図中点線で示すラッチタイミングは、ＣＬＫ等が入
力されるピンを基準にして決定される。同図の例では、
ラッチタイミングは、クロック信号の立ち下がりエッジ
が５０％になるタイミングである。
【００３６】アドレス／データピンにおいて、ラッチタ
イミングと、ジッタがないとした場合にラッチタイミン
グの直前でデータが反転するタイミングである図４中Ａ
のタイミングとの差を時間ａとする。また、ラッチタイ
ミングと、ジッタがないとした場合にラッチタイミング
の直後でデータが反転するタイミングである同図中Ｂの
タイミングとの差を時間ｂとする。半導体装置３０の試
験に際しては、テストプログラムに基づいて定まる時間
ａと時間ｂとを比較し、以下に示す条件に従ってテスト
信号及びストローブ信号について使用するキャリブレー
ションデータを選択する。 ａ＜ｂのとき：右端を合わせるキャリブレーションデー
タ ａ＝ｂのとき：中央を合わせるキャリブレーションデー
タ ａ＞ｂのとき：左端を合わせるキャリブレーションデー
タ このように、時間ａと時間ｂの大小関係によって使用す
るキャリブレーションデータを選択することで、精度が
高いテストを行うことができる。
イミングと、ジッタがないとした場合にラッチタイミン
グの直前でデータが反転するタイミングである図４中Ａ
のタイミングとの差を時間ａとする。また、ラッチタイ
ミングと、ジッタがないとした場合にラッチタイミング
の直後でデータが反転するタイミングである同図中Ｂの
タイミングとの差を時間ｂとする。半導体装置３０の試
験に際しては、テストプログラムに基づいて定まる時間
ａと時間ｂとを比較し、以下に示す条件に従ってテスト
信号及びストローブ信号について使用するキャリブレー
ションデータを選択する。 ａ＜ｂのとき：右端を合わせるキャリブレーションデー
タ ａ＝ｂのとき：中央を合わせるキャリブレーションデー
タ ａ＞ｂのとき：左端を合わせるキャリブレーションデー
タ このように、時間ａと時間ｂの大小関係によって使用す
るキャリブレーションデータを選択することで、精度が
高いテストを行うことができる。
【００３７】なお、上記したキャリブレーションデータ
の選択は、全てのピンについてジッタ分布幅の右端、中
央、又は、左端を基準タイミングに合わせても良いし、
あるピンは右端を基準タイミングに合わせ、他のピンで
は左端を基準タイミングに合わせてもよい。また、上記
の例では、テストプログラムに基づいて定まる時間ａと
時間ｂとを比較して、使用するキャリブレーションデー
タを選択したが、これに代えて、ラッチタイミングか
ら、ラッチタイミングの直前でアドレス／データピンの
データの反転が最も進んだサイクル（ジッタの右端）と
なる変化点のタイミングまでの時間差を時間ａ’とし、
ラッチタイミングと、ラッチタイミングの直後でアドレ
ス／データピンのデータの反転が最も遅れたサイクル
（ジッタの左端）となる変化点のタイミングまで時間差
を時間ｂ’として、ピン毎に時間ａ’と時間ｂ’とを測
定し、その時間の大小関係に基づいて、ピン毎に右端、
中央、又は、左端を同じタイミングに合わせるキャリブ
レーションデータを選択することもできる。また、ジッ
タ分布幅や信号の変化点などは、ＨレベルとＬレベルの
中間（５０％）の値を用いて定める例を説明したが、こ
れに限られず、ＨレベルとＬレベルの５０％意外の値を
採用することもできる。
の選択は、全てのピンについてジッタ分布幅の右端、中
央、又は、左端を基準タイミングに合わせても良いし、
あるピンは右端を基準タイミングに合わせ、他のピンで
は左端を基準タイミングに合わせてもよい。また、上記
の例では、テストプログラムに基づいて定まる時間ａと
時間ｂとを比較して、使用するキャリブレーションデー
タを選択したが、これに代えて、ラッチタイミングか
ら、ラッチタイミングの直前でアドレス／データピンの
データの反転が最も進んだサイクル（ジッタの右端）と
なる変化点のタイミングまでの時間差を時間ａ’とし、
ラッチタイミングと、ラッチタイミングの直後でアドレ
ス／データピンのデータの反転が最も遅れたサイクル
（ジッタの左端）となる変化点のタイミングまで時間差
を時間ｂ’として、ピン毎に時間ａ’と時間ｂ’とを測
定し、その時間の大小関係に基づいて、ピン毎に右端、
中央、又は、左端を同じタイミングに合わせるキャリブ
レーションデータを選択することもできる。また、ジッ
タ分布幅や信号の変化点などは、ＨレベルとＬレベルの
中間（５０％）の値を用いて定める例を説明したが、こ
れに限られず、ＨレベルとＬレベルの５０％意外の値を
採用することもできる。
【００３８】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置の試験方法及び
試験装置は、上記実施形態例にのみ限定されるものでな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の試験方法及び試験方法も、本発明の範
囲に含まれる。例えば、測定器１９には、オシロスコー
プ以外に、半導体装置の試験装置内のコンパレータを使
用することもできる。
づいて説明したが、本発明の半導体装置の試験方法及び
試験装置は、上記実施形態例にのみ限定されるものでな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の試験方法及び試験方法も、本発明の範
囲に含まれる。例えば、測定器１９には、オシロスコー
プ以外に、半導体装置の試験装置内のコンパレータを使
用することもできる。
【００３９】
【発明の効果】以上説明したように、本発明の半導体装
置の試験方法及び試験装置は、テスト信号又はストロー
ブ信号が、そのジッタ分布幅の所定比率位置が同じタイ
ミングになるようにスキューを調整される。このため、
テスト信号又はストローブ信号のジッタがテスト対象の
半導体装置のテスト結果に与える影響を低減でき、テス
ト信号又はストローブ信号が、ジッタによって最も進ん
だタイミングで供給されるとき、又は、最も遅れたタイ
ミングで供給されるときにクリティカルとなるテスト項
目の精度が向上する。
置の試験方法及び試験装置は、テスト信号又はストロー
ブ信号が、そのジッタ分布幅の所定比率位置が同じタイ
ミングになるようにスキューを調整される。このため、
テスト信号又はストローブ信号のジッタがテスト対象の
半導体装置のテスト結果に与える影響を低減でき、テス
ト信号又はストローブ信号が、ジッタによって最も進ん
だタイミングで供給されるとき、又は、最も遅れたタイ
ミングで供給されるときにクリティカルとなるテスト項
目の精度が向上する。
【図面の簡単な説明】
【図１】本発明の一実施形態例の半導体装置の試験装置
の構成を示すブロック図。
の構成を示すブロック図。
【図２】テスト対象の半導体装置の各ピンにおける、
（ａ）は調整前、（ｂ）はジッタの左端で調整したき
の、（ｃ）はジッタの中央で調整したときの、（ｄ）ジ
ッタの右端で調整したときの信号波形をそれぞれ示すタ
イミングチャート。
（ａ）は調整前、（ｂ）はジッタの左端で調整したき
の、（ｃ）はジッタの中央で調整したときの、（ｄ）ジ
ッタの右端で調整したときの信号波形をそれぞれ示すタ
イミングチャート。
【図３】本発明の一実施形態例の半導体装置の試験方法
の手順を示すフローチャート。
の手順を示すフローチャート。
【図４】基準ピンとアドレス／データピンの信号波形を
示すタイミングチャート。
示すタイミングチャート。
【図５】従来の半導体装置の試験装置の構成を示すブロ
ック図。
ック図。
【図６】テスト対象の半導体装置の各ピンにおける、
（ａ）はスキュー調整前の、（ｂ）はスキュー調整後の
信号波形をそれぞれ示すタイミングチャート。
（ａ）はスキュー調整前の、（ｂ）はスキュー調整後の
信号波形をそれぞれ示すタイミングチャート。
【図７】基準ピンとアドレス／データピンの信号波形を
示すタイミングチャート。
示すタイミングチャート。
１０：半導体試験装置
１１：信号生成回路
１２：出力可変遅延回路
１３：比較可変遅延回路
１４：出力回路
１５：比較回路
１６：キャリブレーションデータ選択回路
１７：キャリブレーションデータ記憶装置
１８：キャリブレーションデータ取得回路
１９：測定器
２０：基準出力回路
２１：判定回路
２２、２３、２４：リレー
２５：調整回路
Claims (10)
- 【請求項１】 試験装置の複数の信号ピンに対応するテ
スト信号の各信号間のスキューを調整するスキュー調整
部を備え、該スキュー調整部によってスキュー調整され
たテスト信号を被試験半導体装置に入力する試験装置に
おいて、 前記各テスト信号のジッタ幅を測定するジッタ測定部を
備え、前記スキュー調整部は、各テスト信号の前記ジッ
タ幅の特定比率位置が信号間で重なるように前記スキュ
ー調整を行うことを特徴とする半導体装置の試験装置。 - 【請求項２】 前記ジッタ測定部は、更に、前記被試験
半導体装置から出力される信号を２値化するタイミング
を定めるストローブ信号のジッタ幅を測定し、前記スキ
ュー調整部は、前記ストローブ信号のジッタ幅の特定比
率位置が信号間で重なるように前記ストローブ信号間の
スキュー調整を行う、請求項１に記載の半導体装置の試
験装置。 - 【請求項３】 前記ジッタ測定部は、ジッタ幅の内で前
記テスト信号又はストローブ信号が最も早く変化するサ
イクルの変化点（第１の変化点）、前記テスト信号又は
ストローブ信号が最も遅く変化するサイクルの変化点
（第２の変化点）、及び、前記第１の変化点と前記第２
の変化点の中間値の３つを前記特定比率位置として出力
し、前記スキュー調整部は、該３つの特定比率位置の何
れか１つを選択する、請求項１又は２に記載の半導体装
置の試験装置。 - 【請求項４】 前記第１の変化点、前記第２の変化点及
び前記中間値を前記特定比率位置として採用したスキュ
ー調整の遅延時間を記憶する記憶装置を更に備える、請
求項３に記載の半導体装置の試験装置。 - 【請求項５】 前記スキュー調整部は、テスト信号のパ
ターンに従って、前記特定比率位置の選択を行う、請求
項３又は４に記載の半導体装置の試験装置。 - 【請求項６】 前記特定比率位置が信号間で重なるスキ
ュー調整を前記３つの値の夫々で採用し、試験結果に基
づいて何れか１つの試験結果を採用する、請求項３又は
４に記載の半導体装置の試験装置。 - 【請求項７】 前記スキュー調整部は、被試験半導体装
置の基準信号の信号変化点と、被試験半導体装置の入出
力ピンから入出力される入出力信号の、前記信号変化点
に先行する変化点との間の時間差、及び、前記信号変化
点と、該信号変化点に後続する前記入出力信号の変化点
との間の時間差を、夫々第１の時間差及び第２の時間差
として求め、双方の時間差の内で前記第１の時間差が小
さいときには前記第１の変化点を、前記第２の時間差が
小さいときには前記第２の変化点を夫々、前記特定比率
位置として採用する、請求項３又は４に記載の半導体装
置の試験装置。 - 【請求項８】 被試験半導体装置にテスト信号を入力
し、該被試験半導体装置から出力される信号を２値化す
るタイミングを定めるストローブ信号の各信号間のスキ
ューを調整するスキュー調整部を備える、半導体装置の
試験装置において、 前記ストローブ信号のジッタ幅を測定するジッタ測定部
を備え、前記スキュー調整部は、前記ストローブ信号の
ジッタ幅の特定比率位置が信号間で重なるように前記ス
トローブ信号間のスキュー調整を行うことを特徴とする
半導体装置の試験装置。 - 【請求項９】 試験装置の複数の信号ピンに対応するテ
スト信号の各信号間のスキューを調整するスキュー調整
部を備え、前記スキュー調整部によってスキュー調整さ
れたテスト信号を被試験半導体装置に入力する、半導体
装置の試験方法において、 前記各テスト信号のジッタ幅を測定し、各テスト信号の
前記ジッタ幅の特定比率位置が信号間で重なるように前
記スキュー調整を行うことを特徴とする半導体装置の試
験方法。 - 【請求項１０】 被試験半導体装置から出力される信号
を２値化するタイミングを定めるストローブ信号の各信
号間のスキューを調整するスキュー調整部を備え、前記
スキュー調整部によってスキュー調整されたストローブ
信号を用いて被試験半導体装置をテストする半導体装置
の試験方法において、 前記被試験半導体装置から出力される信号を２値化する
ストローブ信号のジッタ幅を測定し、前記ストローブ信
号のジッタ幅の特定比率位置が信号間で重なるように前
記ストローブ信号間のスキュー調整を行うことを特徴と
する半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157804A JP4002471B2 (ja) | 2002-05-30 | 2002-05-30 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157804A JP4002471B2 (ja) | 2002-05-30 | 2002-05-30 | 試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003344507A true JP2003344507A (ja) | 2003-12-03 |
| JP4002471B2 JP4002471B2 (ja) | 2007-10-31 |
Family
ID=29773487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157804A Expired - Fee Related JP4002471B2 (ja) | 2002-05-30 | 2002-05-30 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4002471B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093443A1 (ja) * | 2004-03-26 | 2005-10-06 | Advantest Corporation | 試験装置及び試験方法 |
| JP2008506125A (ja) * | 2004-07-09 | 2008-02-28 | フォームファクター， インコーポレイテッド | 通信チャンネルを較正および／またはデスキューする方法および装置 |
| JP2008122251A (ja) * | 2006-11-13 | 2008-05-29 | Advantest Corp | 試験装置、調整用ボードおよび調整方法 |
| WO2008149973A1 (ja) * | 2007-06-07 | 2008-12-11 | Advantest Corporation | 試験装置およびキャリブレーション用デバイス |
| JP2009271077A (ja) * | 2008-05-08 | 2009-11-19 | Advantest Corp | スキュー測定装置、スキュー測定方法、記録媒体、および試験装置 |
| WO2009150816A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社アドバンテスト | マルチストローブ回路およびそのキャリブレーション方法およびそれを用いた試験装置 |
| JP5022359B2 (ja) * | 2006-03-28 | 2012-09-12 | 株式会社アドバンテスト | ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法 |
-
2002
- 2002-05-30 JP JP2002157804A patent/JP4002471B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093443A1 (ja) * | 2004-03-26 | 2005-10-06 | Advantest Corporation | 試験装置及び試験方法 |
| US7549099B2 (en) | 2004-03-26 | 2009-06-16 | Advantest Corporation | Testing apparatus and testing method |
| JP2008506125A (ja) * | 2004-07-09 | 2008-02-28 | フォームファクター， インコーポレイテッド | 通信チャンネルを較正および／またはデスキューする方法および装置 |
| JP5022359B2 (ja) * | 2006-03-28 | 2012-09-12 | 株式会社アドバンテスト | ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法 |
| JP2008122251A (ja) * | 2006-11-13 | 2008-05-29 | Advantest Corp | 試験装置、調整用ボードおよび調整方法 |
| WO2008149973A1 (ja) * | 2007-06-07 | 2008-12-11 | Advantest Corporation | 試験装置およびキャリブレーション用デバイス |
| JPWO2008149973A1 (ja) * | 2007-06-07 | 2010-08-26 | 株式会社アドバンテスト | 試験装置およびキャリブレーション用デバイス |
| JP2009271077A (ja) * | 2008-05-08 | 2009-11-19 | Advantest Corp | スキュー測定装置、スキュー測定方法、記録媒体、および試験装置 |
| WO2009150816A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社アドバンテスト | マルチストローブ回路およびそのキャリブレーション方法およびそれを用いた試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4002471B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100840800B1 (ko) | 시험 장치, 위상 조정 방법, 및 메모리 제어기 | |
| US7406646B2 (en) | Multi-strobe apparatus, testing apparatus, and adjusting method | |
| US7782064B2 (en) | Test apparatus and test module | |
| US6812727B2 (en) | Semiconductor integrated circuit device and testing method thereof | |
| JP4002471B2 (ja) | 試験装置 | |
| US20060095221A1 (en) | Method and apparatus for controlling variable delays in electronic circuitry | |
| JP2002139553A (ja) | 電子回路素子の端部位置特定およびジッタの測定装置 | |
| US20090167317A1 (en) | Apparatus And Method For Test, Characterization, And Calibration Of Microprocessor-Based And Digital Signal Processor-Based Integrated Circuit Digital Delay Lines | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| US7987062B2 (en) | Delay circuit, test apparatus, storage medium semiconductor chip, initializing circuit and initializing method | |
| US7206985B2 (en) | Method and apparatus for calibrating a test system for an integrated semiconductor circuit | |
| JP4109951B2 (ja) | マルチストローブ装置、試験装置、及び調整方法 | |
| US7274200B2 (en) | Semiconductor circuit, method of monitoring semiconductor-circuit performance, method of testing semiconductor circuit, equipment for testing semiconductor circuit, and program for testing semiconductor circuit | |
| US9645195B2 (en) | System for testing integrated circuit | |
| JP2002139556A (ja) | 半導体試験装置 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| JP5269701B2 (ja) | 試験装置およびストローブ信号のタイミング調整方法 | |
| CN112946551B (zh) | 路径延迟的测量方法、装置、电子装置和存储介质 | |
| JP4192429B2 (ja) | Ｉｃ試験装置、その制御方法、及び記憶媒体 | |
| JP2003004821A (ja) | 半導体試験方法及び半導体試験装置 | |
| JP2005003628A (ja) | Ｌｓｉテスト回路およびそのテスト方法 | |
| JP2001183432A (ja) | タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 | |
| JP2002323539A (ja) | 半導体試験装置とその補正方法 | |
| Tripp et al. | Design considerations and DFT to enable testing of digital interfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |