JPWO2008149973A1 - 試験装置およびキャリブレーション用デバイス - Google Patents

試験装置およびキャリブレーション用デバイス Download PDF

Info

Publication number
JPWO2008149973A1
JPWO2008149973A1 JP2009517907A JP2009517907A JPWO2008149973A1 JP WO2008149973 A1 JPWO2008149973 A1 JP WO2008149973A1 JP 2009517907 A JP2009517907 A JP 2009517907A JP 2009517907 A JP2009517907 A JP 2009517907A JP WO2008149973 A1 JPWO2008149973 A1 JP WO2008149973A1
Authority
JP
Japan
Prior art keywords
signal
comparator
skew
unit
adjustment signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009517907A
Other languages
English (en)
Inventor
石田 雅裕
雅裕 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2008149973A1 publication Critical patent/JPWO2008149973A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

被試験デバイスが出力する被測定信号を、与えられるサンプリングクロックのタイミングで測定する第1のコンパレータ及び第2のコンパレータと、第1及び第2のコンパレータにおける測定結果に基づいて、被試験デバイスの良否を判定する判定部と、第1及び第2のコンパレータに、予めジッタを印加した調整信号を入力させて、それぞれサンプリングさせる制御部と、第1のコンパレータにおけるサンプリング結果と、第2のコンパレータにおけるサンプリング結果とに基づいて、第1及び第2のコンパレータ間のスキューを算出するスキュー算出部と、スキュー算出部が算出したスキューに基づいて、第1及び第2のコンパレータの少なくともいずれかにおける、被測定信号又はサンプリングクロックの少なくともいずれかの位相を調整する位相調整部とを有する試験装置を提供する。

Description

本発明は、試験装置及びキャリブレーション用デバイスに関する。特に本発明は、ドライバ間又はコンパレータ間のスキューを調整可能な試験装置に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
米国特許出願第11/759,235号 出願日 2007年6月7日
半導体回路等の被試験デバイスを試験する試験装置として、複数のドライバ及び複数のコンパレータを備える装置が知られている。複数のドライバは、被試験デバイスの複数の入力端子に試験信号を入力する回路であり、複数のコンパレータは、被試験デバイスの複数の出力端子からの被測定信号を測定する回路である。
被試験デバイスの複数の入力ピンに試験信号を与えて試験を行う場合、複数の入力ピンには、試験信号が同時に、または、予め決められたタイミング差で入力されることが好ましい。また、被試験デバイスの複数の出力ピンからの被測定信号を測定する場合、複数のコンパレータには、被測定信号が同時に、または、予め決められたタイミング差で入力されることが好ましい。
しかし、複数のドライバにおける試験信号の出力タイミング、伝送経路の遅延量、複数のコンパレータにおけるサンプリングタイミング等のバラツキにより、複数の試験信号又は複数の被測定信号には不確定なスキューが生じてしまう。このため、被試験デバイスの試験を行う前に当該スキューを測定して、スキューを補償するキャリブレーションを予め行うことが好ましい。
複数の信号間のスキューを測定する手法として、タイムインターバルアナライザ、周波数カウンタ等を用いて統計的に測定する手法が考えられる。例えばタイムインターバルアナライザにより、被測定信号のゼロクロス点のタイミング差を測定して、タイミング差の分布に基づいてスキューを測定する手法が知られている(例えば、非特許文献1参照)。
また、被測定信号の解析信号から瞬時位相を算出して、瞬時位相の初期位相差からスキューを算出する手法も提案されている(例えば、特許文献1参照)。
"Jitter Analysis Clock Solutions", Wavecrest Corp., 1998. 米国特許第7,127,018号明細書
しかし、タイムインターバルアナライザ等を用いた手法では、1つのゼロクロス点のタイミングを測定してから、次のゼロクロス点のタイミング測定を行うまでに、測定を行うことができないデッドタイムがある。このため、十分な測定精度を得られる程度のデータ数を測定するには、非常に時間がかかってしまう。
また、解析信号を用いた手法では、被測定信号をサンプリングした結果から、解析信号を算出する。このとき、解析信号を精度よく算出するには、振幅方向に8ビット程度の分解能を有するAD変換器を用いることが好ましい。しかし、半導体試験装置等の測定ピンでは、被測定信号の論理値を検出すべく1ビットのコンパレータで被測定信号をサンプリングするので、高精度にスキューを測定することが困難である。
そこで本発明の一つの側面においては、上記の課題を解決することができる試験装置及びキャリブレーション用デバイスを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号を、与えられるサンプリングクロックのタイミングで測定する第1のコンパレータ及び第2のコンパレータと、第1のコンパレータ及び第2のコンパレータにおける測定結果に基づいて、被試験デバイスの良否を判定する判定部と、第1のコンパレータ及び第2のコンパレータに、予めジッタを印加した調整信号を入力させて、それぞれサンプリングさせる制御部と、第1のコンパレータにおけるサンプリング結果と、第2のコンパレータにおけるサンプリング結果とに基づいて、第1のコンパレータ及び第2のコンパレータ間のスキューを算出するスキュー算出部と、スキュー算出部が算出したスキューに基づいて、第1のコンパレータ及び第2のコンパレータの少なくともいずれかにおける、被測定信号又はサンプリングクロックの少なくともいずれかの位相を調整する位相調整部とを有する試験装置を提供する。
本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力する試験信号を、与えられる出力タイミングで出力する第1のドライバ及び第2のドライバと、試験信号に応じて被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する判定部と、第1のドライバ及び第2のドライバに、ジッタを印加した第1の調整信号及び第2の調整信号を出力させる制御部と、第1のドライバ及び第2のドライバが出力する第1の調整信号及び第2の調整信号を、与えられるサンプリングクロックのタイミングでサンプリングする第1のコンパレータ及び第2のコンパレータと、第1のコンパレータ及び第2のコンパレータにおけるサンプリング結果に基づいて、第1のドライバ及び第2のドライバのスキューを算出するスキュー算出部と、スキュー算出部が算出したスキューに基づいて、第1のドライバ及び第2のドライバの少なくとも一方の出力タイミングを調整する位相調整部とを有する試験装置を提供する。
本発明の第3の形態においては、試験信号を被試験デバイスに出力する複数のドライバと、被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、ドライバ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、複数のドライバと一対一に対応して設けられ、対応するドライバから試験信号を受け取る複数の入力ピンと、入力ピンが受け取った試験信号に、それぞれジッタを印加するジッタ印加部と、複数のコンパレータと一対一に対応して設けられ、ジッタ印加部によりジッタが印加されたそれぞれの試験信号を、対応するコンパレータに入力する複数の出力ピンとを備えるキャリブレーション用デバイスを提供する。
本発明の第4の形態においては、信号を出力するドライバと、被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、コンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、ドライバから信号を受け取る入力ピンと、入力ピンが受け取った信号にジッタを印加するジッタ印加部と、複数のコンパレータと一対一に対応して設けられ、ジッタ印加部によりジッタが印加された信号を分岐して受け取り、対応するコンパレータにそれぞれ入力する複数の出力ピンとを備えるキャリブレーション用デバイスを提供する。
本発明の第5の形態においては、試験信号を被試験デバイスに出力する複数のドライバと、被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、ドライバ間のスキュー及びコンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、複数のドライバと一対一に対応して設けられ、対応するドライバから、予めジッタが印加された信号を受け取る複数の入力ピンと、複数のコンパレータと一対一に対応して設けられ、受け取った信号を、対応するコンパレータに入力する複数の出力ピンと、複数のドライバ間のスキューを測定する場合に、それぞれの出力ピンに、対応する入力ピンが受け取った信号を入力し、複数のコンパレータ間のスキューを測定する場合に、複数の出力ピンに、いずれか一つの入力ピンが受け取った信号を共通に入力する接続切替部とを備えるキャリブレーション用デバイスを提供する。
本発明の第6の形態においては、被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、コンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、ジッタを印加した信号を生成する信号発生部と、複数のコンパレータと一対一に対応して設けられ、信号発生部からの信号をそれぞれ分岐して受け取り、対応するコンパレータにそれぞれ入力する複数の出力ピンとを備えるキャリブレーション用デバイスを提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
本発明の一つの実施形態に係る試験装置100の構成の一例を示す図である。 キャリブレーション用デバイス300の構成の一例を示す図である。 スキュー調整部60の構成の一例を示す図である。 スキュー算出部62の動作の一例を説明する図である。 試験装置100の動作の一例を示すフローチャートである。 位相算出部65の構成の一例を示す図である。 サンプリング部38におけるサンプリング結果の一例を示す図である。 解析信号算出部68が算出する複素スペクトル信号の一例を示す図である。 解析信号算出部68が抽出する基本周波数成分の一例を示す図である。 解析信号算出部68が算出する解析信号の一例を示す図である。 位相をアンラップした瞬時位相の波形の一例を示す図である。ある。 ジッタ印加部32によりジッタが印加されていない調整信号の瞬時位相雑音Δφ(t)の波形の一例を示す図である。 ジッタ印加部32によりジッタが印加された調整信号の瞬時位相雑音Δφ(t)の波形の一例を示す図である。 スキュー算出部62が測定したスキューの一例を示す図である。 2つの調整信号の一例を示す図である。 試験装置100の他の構成例を示す図である。 調整信号のサンプリング結果の一例を示す図である。 調整信号のサンプリング結果の一例を示す図である。 試験装置100の他の構成例を示す図である。 図15に示した選択部90および周波数制御部92を用いずに測定したスキュー測定値の一例を示す。 当該測定におけるスキュー測定誤差を示す。 図15に示した選択部90および周波数制御部92を用いて測定したスキュー測定値の一例を示す。 当該測定におけるスキュー測定誤差を示す。 差分算出部63の構成の一例を示す図である。 第1及び第2の調整信号の第1及び第2のタイミングジッタ系列の一例を示す図である。 キャリブレーション用デバイス300の他の構成例を示す図である。 キャリブレーション用デバイス300の他の構成例を示す図である。 キャリブレーション用デバイス300の他の構成例を示す図である。
符号の説明
10・・・パターン発生部、20・・・判定部、30・・・ドライバ・コンパレータ部、32・・・ジッタ印加部、34・・・ドライバ側位相調整部、36・・・ドライバ、38・・・サンプリング部、40・・・レベル比較器、42・・・コンパレータ側位相調整部、44・・・コンパレータ、60・・・スキュー調整部、62・・・スキュー算出部、63・・・差分算出部、64・・・位相調整部、65・・・位相算出部、66・・・制御部、68・・・解析信号算出部、70・・・瞬時位相算出部、72・・・初期位相算出部、74・・・タイミングジッタ算出部、76・・・シフト部、78・・・相関算出部、80・・・粗スキュー算出部、82・・・精スキュー算出部、90・・・選択部、92・・・制御部、100・・・試験装置、140・・・エッジ、142・・・エッジ、200・・・被試験デバイス、300・・・キャリブレーション用デバイス、302・・・接続切替部、304・・・信号発生部、306・・・入力ピン、308・・・出力ピン、350・・・増幅器
以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、半導体回路等の被試験デバイス200を試験する装置であって、パターン発生部10、判定部20、ドライバ・コンパレータ部30、及びスキュー調整部60を備える。また、試験装置100は、被試験デバイス200を載置するソケット等を有してよい。
スキュー調整部60は、ドライバ・コンパレータ部30における、複数のドライバ36間のスキュー、及び複数のコンパレータ間のスキューを測定して調整する。このとき、予めジッタを印加した調整信号を用いてスキューを測定することにより、より精度よくスキューを測定する。図1では、試験装置100の概要を説明して、スキュー測定の詳細については、図4において後述する。
パターン発生部10は、被試験デバイス200に入力すべき所定の論理パターンを有する試験信号を生成する。例えばパターン発生部10は、被試験デバイス200を制御すべき制御パターンを有する試験信号、被試験デバイス200に入力すべきデータパターンを有する試験信号等を生成する。
ドライバ・コンパレータ部30は、ジッタ印加部32、複数のドライバ側位相調整部34、複数のドライバ36、複数のコンパレータ側位相調整部42、及び複数のコンパレータ44を有する。複数のドライバ36は、被試験デバイス200の複数の入力ピンに対応して設けられる。また、それぞれのドライバ36は、対応する試験信号をパターン発生部10から受け取り、所定の信号レベルの波形に整形して、被試験デバイス200の対応する入力ピンに入力する。
複数のドライバ側位相調整部34は、複数のドライバ36と一対一に対応して設けられる。それぞれのドライバ側位相調整部34は、対応するドライバ36における試験信号の出力タイミングを調整する。複数のドライバ側位相調整部34は、被試験デバイス200にそれぞれの試験信号が入力されるタイミングが略同一となるように、複数のドライバ36における試験信号の出力タイミングを調整してよい。
例えばドライバ側位相調整部34は、パターン発生部10からの試験信号を、設定される遅延量で遅延させて位相を調整してドライバ36に入力する可変遅延回路であってよい。また、ドライバ36が、与えられるクロック信号に応じて試験信号を出力する場合、ドライバ側位相調整部34は、当該クロック信号を遅延させて位相を調整してもよい。
このような構成により、被試験デバイス200に入力する複数の試験信号を同期させることができる。また、ジッタ印加部32は、パターン発生部10が出力する試験信号を受け取り、ジッタを印加した試験信号をドライバ36に入力する。このような構成により、ジッタを印加した試験信号を用いて、例えば被試験デバイス200のジッタ耐力試験等を行うことができる。但し、ジッタを印加しない試験信号を用いて被試験デバイス200の試験を行う場合、ジッタ印加部32は、パターン発生部10からの試験信号にジッタを印加せずに、ドライバ36に供給してよい。
複数のコンパレータ44は、被試験デバイス200の複数の出力ピンに対応して設けられる。それぞれのコンパレータ44は、対応する出力ピンから出力される被測定信号を、与えられるサンプリングクロックのタイミングで測定する。
本例のコンパレータ44は、レベル比較器40及びサンプリング部38を有する。レベル比較器40は、被測定信号の信号レベルと、予め設定される参照レベルとを比較して、比較結果を出力する。例えばレベル比較器40は、被測定信号の信号レベルが参照レベルより大きい場合にH論理を出力して、被測定信号の信号レベルが参照レベル以下の場合にL論理を出力する。
サンプリング部38は、レベル比較器40が出力する論理値を、与えられるサンプリングクロックに応じてサンプリングする。サンプリング部38は、例えばレベル比較器40が出力する論理値を、サンプリングクロックに応じて取り込んで出力するフリップフロップであってよい。
複数のコンパレータ側位相調整部42は、複数のコンパレータ44と一対一に対応して設けられる。それぞれのコンパレータ側位相調整部42は、対応するコンパレータ44における測定タイミングを調整する。複数のコンパレータ側位相調整部42は、複数のコンパレータ44における、被測定信号とサンプリングクロックとの相対位相が略同一となるように、複数のコンパレータ44における測定タイミングを調整してよい。
例えばコンパレータ側位相調整部42は、被試験デバイス200からの被測定信号を、設定される遅延量で遅延させて位相を調整して、レベル比較器40に入力する可変遅延回路であってよい。また、コンパレータ側位相調整部42は、サンプリング部38に与えられるサンプリングクロックを遅延させて位相を調整してもよい。このような構成により、コンパレータ44で測定する複数の被測定信号を同期させることができる。
判定部20は、それぞれのコンパレータ44における測定結果に基づいて、被試験デバイス200の良否を判定する。例えば判定部20は、それぞれのサンプリング部38が検出する論理値パターンと、与えられる期待値パターンとが一致するか否かに基づいて、被試験デバイス200の良否を判定してよい。また、パターン発生部10は、被試験デバイス200に入力した試験信号の論理値パターンに基づいて、期待値パターンを生成してよい。
スキュー調整部60は、複数のドライバ36間のスキュー、及び複数のコンパレータ44間のスキューを測定する。上述したように、スキュー調整部60は、ジッタを印加した調整信号を用いて、スキューを測定してよい。また、スキュー調整部60は、測定したスキューに基づいてドライバ側位相調整部34及びコンパレータ側位相調整部42を制御して、複数のドライバ36間のスキュー、及び複数のコンパレータ44間のスキューを調整する。
例えばスキュー調整部60は、それぞれのドライバ36間のスキューを相殺するように、それぞれのドライバ側位相調整部34の遅延量を調整してよい。また、スキュー調整部60は、それぞれのコンパレータ44間のスキューを相殺するように、それぞれのコンパレータ側位相調整部42の遅延量を調整してよい。
また、スキュー調整部60は、被試験デバイス200を試験する前に、予めこれらのスキューを調整してよい。この場合、試験装置100は、被試験デバイス200に代えて、キャリブレーション用デバイスを載置してよい。また、スキュー調整部60は、被試験デバイス200のジッタ耐力を試験するときに、合わせてスキューを調整してもよい。
また、上述したスキューを測定する場合、それぞれのコンパレータ44は、同時に調整信号を測定することが好ましい。ここで、同時に測定するとは、それぞれのドライバ36の出力タイミングを規定する共通の信号を、それぞれのドライバ36に分岐して入力して、それぞれのコンパレータ44に、共通のサンプリングクロックを分岐して入力した状態で測定することを含んでよい。
図2は、キャリブレーション用デバイス300の構成の一例を示す図である。キャリブレーション用デバイス300は、複数のドライバ36間のスキュー、及び複数のコンパレータ44間のスキューの、少なくとも一方のスキューを測定するべく用いられるデバイスである。本例のキャリブレーション用デバイス300は、複数の入力ピン306、複数の接続切替部302、複数の出力ピン308を有する。
複数の入力ピン306は、複数のドライバ36と一対一に対応して設けられる。それぞれの入力ピン306は、対応するドライバ36が出力する信号を受け取る。複数の出力ピン308は、複数のコンパレータ44と一対一に対応して設けられる。それぞれの出力ピン308は、対応するコンパレータ44に信号を出力する。また、入力ピン306と出力ピン308とは一対一に対応して設けられてよい。
接続切替部302は、それぞれの入力ピン306及び出力ピン308の間にそれぞれ設けられる。それぞれの接続切替部302は、対応する出力ピン308を、対応する入力ピン306に接続するか、予め定められた基準の入力ピン306に接続するかを切り替える。本例では、入力ピン306−1が基準となる。この場合、基準の入力ピン306−1に対応する接続切替部302−1は、対応する入力ピン306−1及び出力ピン308−1を接続するか否かを切り替えてよい。
複数のコンパレータ44間のスキューを測定する場合、それぞれの接続切替部302は、対応する出力ピン308を、基準の入力ピン306−1に接続する。そして、ドライバ36−1は、ジッタ印加部32によりジッタが印加された、所定の調整信号を出力する。
キャリブレーション用デバイス300は、接続切替部302を介して、複数のコンパレータ44に、ジッタが印加された調整信号を分岐して入力する。キャリブレーション用デバイス300の内部におけるそれぞれの分岐経路の遅延量は、同一となるように形成されることが好ましい。
それぞれのコンパレータ44は、入力される調整信号をサンプリングする。スキュー調整部60は、それぞれのコンパレータ44におけるサンプリング結果に基づいて、複数のコンパレータ44間のスキューを測定する。コンパレータ44間のスキューとは、コンパレータ44に入力される調整信号及びサンプリングクロックの相対位相の、コンパレータ44間における差であってよい。例えば当該スキューは、コンパレータ44間における、出力ピン308からコンパレータ44までの伝送遅延の差、及びサンプリング部38に与えられるサンプリングクロックの位相の差により生じる。
スキュー調整部60は、測定したスキューに基づいて、それぞれのコンパレータ側位相調整部42を制御することにより、それぞれのスキューを低減させる。例えばスキュー調整部60は、第1のコンパレータ44−1と、他のコンパレータ44との間のスキューを測定してよい。そして、測定した各スキューに基づいて、対応するコンパレータ44に入力される被測定信号又はサンプリングクロックの位相を調整してよい。
また、複数のコンパレータ44間のスキューを調整した後、スキュー調整部60は、複数のドライバ36間のスキューを調整してもよい。ドライバ36間のスキューとは、ドライバ36間における、信号の出力タイミングの差、及びドライバ36から被試験デバイス200(又はキャリブレーション用デバイス300)までの伝送遅延の差により生じるものであってよい。
複数のドライバ36間のスキューを測定する場合、それぞれの接続切替部302は、対応する出力ピン308を、対応する入力ピン306に接続する。そして、各ドライバ36は、ジッタ印加部32によりジッタが印加された、調整信号を、同一のトリガに応じて出力する。
キャリブレーション用デバイス300は、接続切替部302を介して、それぞれのコンパレータ44に、対応するドライバ36からの調整信号を入力する。キャリブレーション用デバイス300の内部におけるそれぞれの経路の遅延量は、同一となるように形成されることが好ましい。
それぞれのコンパレータ44は、入力される調整信号をサンプリングする。スキュー調整部60は、それぞれのコンパレータ44におけるサンプリング結果に基づいて、複数のドライバ36間のスキューを測定する。
スキュー調整部60は、測定したスキューに基づいて、それぞれのドライバ側位相調整部34を制御することにより、それぞれのスキューを低減させる。例えばスキュー調整部60は、第1のドライバ36−1と、他のドライバ36との間のスキューを測定してよい。そして、測定した各スキューに基づいて、対応するドライバ36に入力される試験信号(調整信号)又は出力タイミングの位相を調整してよい。
図3は、スキュー調整部60の構成の一例を示す図である。スキュー調整部60は、スキュー算出部62、位相調整部64、及び制御部66を有する。コンパレータ44間のスキューを測定する場合、制御部66は、それぞれのコンパレータ44に、予めジッタを印加した調整信号を入力させて、それぞれサンプリングさせる。上述したように制御部66は、ジッタ印加部32により予めジッタを印加させた調整信号を、基準となるドライバ36−1から出力させてよい。また、制御部66は、キャリブレーション用デバイス300のそれぞれの接続切替部302を制御して、それぞれのコンパレータ44に、当該調整信号を分岐して入力させる。
スキュー算出部62は、制御部66が上述した制御を行った場合の、各コンパレータ44におけるサンプリング結果を受け取り、コンパレータ44間のスキューを算出する。制御部66は、上述した制御を行った旨を、スキュー算出部62に通知してよい。
本例のスキュー算出部62は、差分算出部63及び複数の位相算出部65を有する。複数の位相算出部65は、複数のコンパレータ44と一対一に対応して設けられてよい。位相算出部65は、対応するコンパレータ44におけるサンプリング結果を受け取り、当該サンプリング結果に基づいて、対応するコンパレータ44に入力される調整信号の位相を算出する。
差分算出部63は、それぞれの位相算出部65が算出する位相の差分に基づいて、コンパレータ44間のスキューを算出する。例えば、第1のコンパレータ44−1及び第2のコンパレータ44−2の間のスキューを算出する場合、差分算出部63は、これらのコンパレータ44に対応する、第1の位相算出部65−1及び第2の位相算出部65−2がそれぞれ算出した位相の差分を、当該スキューとして算出してよい。
位相調整部64は、スキュー算出部62が算出したスキューに基づいて、各コンパレータ44に入力される被測定信号又はサンプリングクロックの少なくともいずれかの位相を調整する。例えば、スキュー算出部62が、第1のコンパレータ44−1と、他のコンパレータ44との間のそれぞれのスキューを算出する場合、位相調整部64は、それぞれのスキューに応じて、当該他のコンパレータ44における位相をそれぞれ調整してよい。
また、コンパレータ44間のスキューを調整した後に、ドライバ36間のスキューを調整する場合、制御部66は、それぞれのドライバ36に、ジッタを印加した調整信号を出力させる。スキュー算出部62は、制御部66が上述した制御を行った場合の、各コンパレータ44におけるサンプリング結果を受け取り、ドライバ36間のスキューを算出する。
例えば、第1のドライバ36−1及び第2のドライバ36−2の間のスキューを算出する場合、差分算出部63は、これらのドライバ36に対応する、第1の位相算出部65−1及び第2の位相算出部65−2がそれぞれ算出した位相の差分を、当該スキューとして算出してよい。
位相調整部64は、スキュー算出部62が算出したスキューに基づいて、各ドライバ36に入力される試験信号又は出力タイミングの少なくともいずれかの位相を調整する。例えば、スキュー算出部62が、第1のドライバ36−1と、他のドライバ36との間のそれぞれのスキューを算出する場合、位相調整部64は、それぞれのスキューに応じて、当該他のドライバ36における位相をそれぞれ調整してよい。
以上のような構成により、複数のドライバ36間のスキュー、及び複数のコンパレータ44間のスキューを調整することができ、被試験デバイス200を精度よく試験することができる。また、以上の例では、コンパレータ44間のスキューを調整した後に、ドライバ36間のスキューを調整したが、必ずしも、コンパレータ44間のスキューを調整しなくともよい。例えば、コンパレータ44間のスキューが無視できる程度に小さいような場合には、コンパレータ44間のスキューを調整せずに、ドライバ36間のスキューを調整してよい。
図4は、スキュー算出部62の動作の一例を説明する図である。本例では、コンパレータ44間のスキューを算出する場合を説明する。上述したように、ジッタ印加部32において、調整信号に予めジッタが印加される。サンプリング部38は、調整信号をサンプリングクロックのタイミング(S0、S1、S2、・・・)でサンプリングして、各タイミングにおけるサンプリング結果(L/H)を出力する。図4の例では、S4及びS5のタイミングで論理値が遷移するので、調整信号がS4及びS5の間でエッジを有することがわかる。
それぞれの位相算出部65は、調整信号のエッジの位置を、調整信号の位相φとして検出する。但し、調整信号には、信号発生回路及び伝送経路等において確定的なジッタJが印加される。このため、位相算出部65は、調整信号の位相φとして、調整信号の各サイクルにおけるエッジ位置の平均値を算出してよい。
尚、調整信号の各サイクルの間隔(調整信号の周期)は、使用者等により位相算出部65に予め与えられてよい。エッジ位置の平均値は、サンプリング部38が出力する論理値の遷移が検出される、サンプリングクロックのタイミングの分布から求めることができる。
例えば、図4に示すように、(S0、S1、S2、・・・)のタイミングでのサンプリングをNサイクル繰り返した場合を考える。このとき、サンプリング部38が出力する論理値がS3のタイミングでL論理であり、S4のタイミングでH論理に遷移したサイクルがN/2回であったとする。同様に、サンプリング部38が出力する論理値がS4のタイミングでL論理であり、S5のタイミングでH論理に遷移したサイクルがN/2回であったとする。この場合、位相算出部65は、S4のタイミングを、調整信号の位相φとして算出してよい。
しかし、例えば、図4に示すように調整信号に印加されているジッタJの振幅が、サンプリングクロックの間隔より小さい場合、調整信号の全てのサイクルにおいて、サンプリング部38が出力する論理値が遷移するタイミングが、S5となる場合がある。このような場合、調整信号のエッジ位置の平均値が、S4及びS5の間のいずれの位置であるかを算出することはできない。
これに対し試験装置100は、ジッタ印加部32において、図4に示したような調整信号に所定のジッタを印加して、より精度よく調整信号のエッジ位置を検出する。例えばジッタ印加部32は、サンプリングクロックの周期(S0、S1、S2、・・・の間隔)より、振幅Aが大きいジッタを印加することが好ましい。
また、ジッタ印加部32は、サイン波ジッタ或いはランダム(Gaussian)ジッタ等の、平均値が略零となるジッタを印加することが好ましい。例えばジッタ印加部32は、被測定信号のエッジの位相を遅らせるジッタ成分の分布Aと、進ませるジッタ成分の分布Bとが略対称となるジッタを印加してよい。また、例えばジッタ印加部32は、調整信号のエッジの位相を遅らせる成分のジッタ波形αと、進ませる成分のジッタ波形βとが略対称となるジッタを印加してよい。また、ジッタ印加部32は、ジッタ波形αと、ジッタ波形βとが交互にあらわれるジッタを印加してよい。
このような処理により、サンプリング部38に入力される調整信号には、A+Jの振幅を有するジッタが印加される。尚、上述したようにジッタ印加部32が印加するジッタの平均値は略零であるので、調整信号のエッジの位置の平均値は変動しない。
サンプリング部38は、A+Jの振幅を有するジッタが印加された調整信号をサンプリングする。時間方向の振幅A+Jは、サンプリングクロックの周期より大きいので、サンプリングクロックの複数のタイミングに渡って、論理値の遷移が検出される。
位相算出部65は、サンプリング部38が出力する論理値が遷移するタイミングを、調整信号のサイクル毎に検出してよい。また、位相算出部65は、当該タイミングの分布を算出して、当該分布から調整信号の位相を算出してよい。
例えば、ジッタ印加部32がサイン波ジッタを印加した場合、位相算出部65が算出する分布は、図4に示すように、調整信号のエッジ位置における頻度が最も小さくなる。位相算出部65は、算出した分布を曲線で近似した場合に、最も頻度が小さくなるタイミングを、調整信号のエッジ位置として検出してよい。
以上のように、試験装置100によれば、各コンパレータ44に入力される調整信号の位相を精度よく測定することができる。つまり、調整信号にジッタを印加することにより、時間方向における分解能を、サンプリングクロックの間隔よりも向上させて、調整信号のエッジ位置を測定することができる。このため、例えば振幅方向の分解能が1ビットのサンプリング部38を用いても、調整信号の位相を精度よく測定することができる。
従って、スキュー調整部60は、ドライバ36間のスキュー、及びコンパレータ44間のスキューを精度よく測定することができ、これらのスキューを精度よく調整することができる。このため、被試験デバイス200を精度よく試験することができる。
図5は、試験装置100の動作の一例を示すフローチャートである。本例の試験装置100は、予めスキューの調整を行った後に、被試験デバイス200を試験する。
まず試験装置100に、キャリブレーション用デバイス300を載置する。そして、各コンパレータ44に、ジッタ印加部32によりジッタが印加された共通の調整信号を入力して(S402)、各コンパレータ44に入力される調整信号の位相を測定する。
次に、各コンパレータ44における測定結果に基づいて、各コンパレータ44間のスキューを算出する(S404)。そして、算出したスキューに基づいて各コンパレータ44における位相を調整する(S406)。これにより、各コンパレータ44間のスキューを低減することができる。
次に、各ドライバ36から、ジッタが印加された調整信号を出力させて、対応するコンパレータ44に入力する(S408)。そして、各コンパレータ44における測定結果に基づいて、各ドライバ36間のスキューを算出する(S410)。そして、算出したスキューに基づいて、各ドライバ36における位相を調整する(S412)。これにより、各ドライバ36間のスキューを低減することができる。
コンパレータ44及びドライバ36のスキューを調整した後、キャリブレーション用デバイス300に代えて被試験デバイス200を載置して、試験を行う(S414)。このような動作により、被試験デバイス200を精度よく試験することができる。
図6は、位相算出部65の構成の一例を示す図である。本例の位相算出部65は、解析信号を用いることにより、図2に関連して説明したような分布を求めずに、調整信号の位相を算出する。
位相算出部65は、解析信号算出部68、瞬時位相算出部70、及び初期位相算出部72を有する。解析信号算出部68は、サンプリング部38におけるサンプリング結果から、調整信号の解析信号を算出する。
図7は、サンプリング部38におけるサンプリング結果の一例を示す図である。解析信号算出部68は、当該サンプリング結果をフーリエ変換して、複素スペクトル信号を算出してよい。
図8は、解析信号算出部68が算出する複素スペクトル信号の一例を示す図である。解析信号算出部68は、当該複素スペクトル信号における、調整信号の基本周波数成分を抽出してよい。
図9は、解析信号算出部68が抽出する基本周波数成分の一例を示す図である。図9に示すように、調整信号の基本周波数成分とは、複素スペクトル信号のうち、調整信号のキャリア周波数を中心とした、所定の周波数範囲の成分であってよい。当該周波数範囲の幅は、キャリア周波数の値と略同一であってよい。解析信号算出部68は、抽出した基本周波数成分を、フーリエ逆変換することにより、調整信号の解析信号を算出してよい。
図10は、解析信号算出部68が算出する解析信号の一例を示す図である。図10に示すように、解析信号とは、調整信号の波形を実数部として、調整信号の位相を90度遅らせた波形を虚数部とする信号であってよい。また、解析信号算出部68は、調整信号のヒルベルト変換対を生成して、被測定信号とそのヒルベルト変換から、解析信号を算出してもよい。
以上のような処理により、調整信号の解析信号を算出することができる。尚、図10におけるサンプリング部38は、振幅方向に数ビットの分解能を有しているが、1ビットの分解能のサンプリング部38におけるサンプリング結果に対しても、同様に解析信号を生成することができる。
瞬時位相算出部70は、解析信号算出部68が算出した解析信号に基づいて、調整信号の瞬時位相を算出する。例えば瞬時位相算出部70は、解析信号の実数部及び虚数部の逆正接を求めることにより、調整信号の瞬時位相を算出してよい。
ここで、解析信号の実数部及び虚数部の逆正接から求めた瞬時位相の関数は、例えば−πからπの範囲の主値(principal value)であらわされる。すなわち、πの次の値が−πとなるような不連続な関数となる。この場合、解析信号算出部68は、例えば瞬時位相の関数における不連続点に、2πを順次加算することにより瞬時位相の位相をアンラップして、連続な瞬時位相を算出してよい。
図11は、位相をアンラップした瞬時位相の波形の一例を示す図である。図11に示すように、位相をアンラップすることにより連続な瞬時位相を得ることができる。
初期位相算出部72は、瞬時位相算出部70が算出した瞬時位相の波形に基づいて、調整信号の初期位相角を算出する。例えば初期位相算出部72は、瞬時位相の波形データφ(k)と、直線ω・k+φの二乗誤差が最小となるような初期位相φを算出してよい。つまり、初期位相算出部72は、式(1)が最小となる初期位相φを算出してよい。
Figure 2008149973
このとき、初期位相φは、例えば下式で与えられる。
Figure 2008149973
以上のような、直線適合によるパラメータの推定については、例えば"Analysis and Measurement Procedure.2nd ed.", p.362, J.S.Bendat and A.G.Piersol, John Wiley & Sons, Inc., 1986に記載されている。
以上のように、サンプリング部38におけるサンプリング結果から解析信号を算出して、解析信号から瞬時位相を算出して、更に瞬時位相の初期位相を求めることにより、調整信号の位相を算出することができる。尚、瞬時位相φ(k)は、理想的な直線成分ω・k+φと、瞬時位相雑音の成分(タイミングジッタ)Δφ(k)とを含んでいる。このため、サンプリング結果から調整信号の初期位相φを精度よく算出するには、調整信号の瞬時位相雑音Δφ(k)の平均値の情報が一定の精度で保存される程度の測定分解能で測定することが好ましい。
図12Aは、ジッタ印加部32によりジッタが印加されていない調整信号の瞬時位相雑音Δφ(t)の波形の一例を示す図である。図12Bは、ジッタ印加部32によりジッタが印加された調整信号の瞬時位相雑音Δφ(t)の波形の一例を示す図である。尚、図12Aおよび図12Bに示す瞬時位相雑音Δφ(t)は、図11に示した瞬時位相φ(t)から、直線成分ω・t+φを減算した場合に得られる波形であってよい。
一般に、信号に含まれる瞬時位相雑音Δφ(t)は、連続的に変化する。しかし、スキュー調整部60のように、デジタルで信号処理する場合、瞬時位相雑音を連続的なものとして扱うのに十分な測定分解能が得られないケースがある。そのような測定環境では、図12Aに示すように、瞬時位相雑音を算出しても、粗い分解能で不連続に変化する波形が得られる。このため、瞬時位相雑音の平均値の情報が劣化して、初期位相の推定精度が低下してしまう。
これに対し、ジッタ印加部32によりジッタを印加して測定することにより、図12Bに示すような、より連続的な瞬時位相雑音の波形の情報を含んだ、サンプリング結果を得ることができる。係るサンプリング結果には、図4に関連して説明した例と同様に、瞬時位相雑音の平均値の情報が精度よく保存される。このため、係るサンプリング結果から、上述したように初期位相φを求めることにより、精度よく初期位相φを求めることができる。
また、位相算出部65は、図8に示したような複素スペクトル信号から、調整信号のキャリア周波数成分を抽出して、キャリア周波数成分の位相角を算出してもよい。キャリア周波数成分の位相角は、キャリア周波数成分の実数部及び虚数部の逆正接から求めることができる。
調整信号の位相は、キャリア周波数成分の位相角に対する依存度が大きいので、キャリア周波数成分の位相角から、調整信号の位相を算出した場合も、精度よく位相を算出することができる。
図1から図12Bに関連して説明したように、それぞれの位相算出部65は、調整信号のエッジ位置の平均値を、調製信号の位相として算出する。このため、スキュー算出部62が算出するスキューは、調整信号間の確定的なスキューに対応する。確定的なスキューとは、調整信号の伝送経路等の特性から一意に定まるスキューであり、ランダム(不規則)なスキュー成分を含まない。確定的なスキューは、上述したように2つの信号のエッジ位置の平均値の差分で与えられる。
図13は、スキュー算出部62が測定したスキューの一例を示す図である。図13では、ジッタ印加部32によりジッタを印加して測定した結果を白抜きの丸でプロットした。また、ジッタ印加部32によりジッタを印加せずに測定した結果を黒丸でプロットした。また、図13において横軸は、調整信号間のスキューの真値を示しており、縦軸は、測定されたスキューの値を示す。
また、本例の調整信号の周波数は1.5GHzであり、サンプリングクロックの周波数は6.48GHzであり、サンプリング部38の振幅方向における分解能は1ビットである。また、ジッタ印加部32に、振幅が調整信号のユニットインターバル(周期)と略同一であり、周波数が1MHzのサイン波ジッタを印加させた。この条件において、調整信号間のスキューを、0psから20psまでの間で1psずつ変化させて測定した。
図13に示すように、ジッタを印加しない場合、一定の範囲におけるスキューの真値に対して、略同一の値が測定された。これは、図4に示すように、一方の調整信号の位相を一定の範囲でシフトさせてスキューを変化させても、振幅方向、時間方向における測定分解能が粗いので、スキューの変化を検出できないことによる。図13に示すように、ジッタを印加しない場合の測定誤差は、最大で6ps程度であった。
これに対し、ジッタ印加部32によりジッタを印加した場合、図13の点線で示す真値に対して誤差の小さい測定結果が得られた。この場合の測定誤差は、最大で0.3ps程度であった。係る実験結果から、ジッタ印加部32が調整信号にジッタを印加したことにより、測定精度が向上したことがわかる。
以上においては、2つの調整信号の対応するエッジが、1周期以上離れていないものとして説明した。以下では、2つの調整信号の対応するエッジが、1周期以上離れている場合の、スキュー算出部62の動作例を説明する。
図14は、2つの調整信号の一例を示す図である。図14では、第1の調整信号のエッジ140と、第2の調整信号のエッジ142とが対応する。例えば、エッジ140及びエッジ142は、同一のタイミングで送信されたエッジであるが、伝送遅延等により、調整信号の周期Tより大きいスキューSが生じているものとする。
この場合、スキュー算出部62は、当該スキューSの平均値を、確定的なスキューとして算出するべきであるが、図1から図13に関連して説明したスキュー算出部62は、第1の調整信号のエッジ位置の平均値と、第2の調整信号のエッジ位置の平均値との差分を、確定的なスキューとして算出する。このため、算出されるスキューは、調整信号の周期Tの整数倍の成分が除外されて、周期Tより小さい成分のΔSの平均値となる。
図15は、試験装置100の他の構成例を示す図である。本例の試験装置100は、図1に関連して説明した試験装置100の構成に加え、選択部90および周波数制御部92を更に備える。他の構成は、図1に関連して説明した試験装置100と同一であってよい。
選択部90は、サンプリングクロックおよび調整信号の周波数の組み合わせを、予め定められた複数種類から選択する。選択部90は、第1のドライバ36−1が出力する調整信号および第1のコンパレータ38−1に供給されるサンプリングクロックの周波数の組み合わせと、第2のドライバ36−2が出力する調整信号および第2のコンパレータ38−2に供給されるサンプリングクロックの周波数の組み合わせとして同一の組み合わせを選択してよい。
また、選択部90は、上述したそれぞれの周波数の組み合わせとして、一方の周波数の組み合わせに応じた周波数の組み合わせを選択してもよい。例えば選択部90は、一方のサンプリングクロックの周波数を、他方のサンプリングクロックの周波数の整数倍に設定してよい。
また、周波数制御部92は、選択部90の選択結果に応じて、サンプリングクロックおよび調整信号の少なくとも一方の周波数を制御する。例えば周波数制御部92は、クロック発生器を制御することでサンプリングクロックを生成の周波数を制御してよく、また、パターン発生部10を制御することで調整信号の周波数を制御してよい。
選択部90は、サンプリングクロックおよび調整信号のエッジ位置が一致してから、次にサンプリングクロックおよび調整信号のエッジ位置が一致するまでの、サンプリングクロックのエッジ数が最も多くなる周波数の組み合わせを選択することが好ましい。サンプリングクロックおよび調整信号の周波数差に応じた間隔で等価サンプリングする場合、サンプリングクロックおよび調整信号のエッジ位置が一致してから、次にサンプリングクロックおよび調整信号のエッジ位置が一致するまでのサンプリングデータが、調整信号の1周期分のデータに相当する。つまり、上述したように選択部90が周波数の組み合わせを選択することで、調整信号の1周期あたりのデータ数を向上させることができ、より精度よく調整信号の波形を測定することができる。
より具体的には、選択部90は、複数種類の周波数の組み合わせのうち、サンプリングクロックの周波数を、サンプリングクロックおよび調整信号の周波数の最大公約数で除算して得られるサンプリング周波数除算値が最も大きくなる組み合わせを選択してよい。例えば、調整信号の周波数が固定すると、サンプリングクロックおよび調整信号の周波数の組み合わせの種類は、サンプリングクロックを生成するクロック発生器が生成できる周波数の種類で定まる。周波数制御部92は、選択部90が選択した周波数のサンプリングクロックを、当該クロック発生器に生成させてよい。
選択部90には、クロック発生器が生成できる周波数の種類に関する情報が予め与えられてよい。また、選択部90は、調整信号の周波数に関する情報が使用者等から与えられ、当該調整信号の周波数に応じたサンプリングクロックの周波数を選択してよい。また、選択部90は、調整信号の周波数を測定する周波数測定回路を有しており、周波数測定回路が測定した調整信号の周波数に応じたサンプリングクロックの周波数を選択してもよい。
このように、選択部90は、調整信号の周波数として選択可能な複数種類の周波数と、サンプリングクロックの周波数として選択可能な複数種類の周波数とから、最適な周波数の組み合わせを選択してよい。周波数制御部92は、選択部90が選択した周波数の組み合わせに応じて、サンプリングクロックおよび調整信号の周波数を制御する。なお、本例の試験装置100は、調整信号の初期位相を測定するので、複数の調整信号の周波数を同様に変化させた場合、測定結果にさほど影響を与えずに、調整信号の位相を測定することができる。
図16Aおよび図16Bは、調整信号のサンプリング結果の一例を示す図である。本例では、調整信号としてサイン波信号を用いて説明する。図16Aに示すように、調整信号の1周期あたりのサンプリングデータが3個である場合において、調整信号のレベルを2値でサンプリングすると、調整信号の1周期分のサンプリングデータは"110"のようにあらわされる。
このように、本来の調整信号の波形は、論理値1を示す期間と論理値0を示す期間とが同一であるのに対して、測定した波形は、論理値1を示す期間と論理値0を示す期間とが同一とならず、測定波形に歪が生じてしまう。これに対し、図16Bに示すように、調整信号の1周期分のサンプリングデータ数を増大させることで、調整信号の測定波形の歪を低減することができる。このため、調整信号の位相を精度よく測定することができる。
次に、サンプリング周波数と、位相測定における測定誤差との関係を、数式を用いて説明する。周波数f0のクロック信号を、周波数fsのサンプリングクロックでサンプリングした場合の、サンプリングポイントk(k=0、1、2、・・・)における調整信号の瞬時位相φkは、式(3)で与えられる。ただし、k=0のときの調整信号の位相を0[rad]とする。
Figure 2008149973
ここで、初期位相の推定誤差の最大値εmaxは、式(4)で示されるラップ位相φkの平均値と、πとの誤差に等しくなる。
Figure 2008149973
ここで、周波数f0およびfsの最大公約数をfGCDとして、
Figure 2008149973
とすると、ラップ位相は、式(6)であらわされる。
Figure 2008149973
ここで、M/Nは既約分数であり、ラップ位相は調整信号の1周期(2π)をNに分けた位相、すなわち、0、2π/N、4π/N、6π/N、・・・、2(N−1)π/NをM個おきに繰り返す値をとる。従って、ラップ位相の平均値は、式(7)であらわされる。
Figure 2008149973
このとき、初期位相の推定誤差の最大値εmaxは、式(8)で与えられる。
Figure 2008149973
すなわち、初期位相の推定誤差は、サンプリング周波数fsを、調整信号の周波数f0およびサンプリング周波数fsの最大公約数fGCDで除算して得られる商Nに反比例する。従って、より高い初期位相の推定精度を得るには、サンプリングクロックfsを最大公約数fGCDで除算したときの商Nが大きくなるf0およびfsを選択すればよい。
なお、選択部90は、複数種類の周波数の組み合わせのうち、サンプリングクロックおよび調整信号の周波数の最小公倍数を、調整信号の周波数で除算した値が最も大きくなる組み合わせを選択してもよい。このような処理によっても、調整信号の1周期あたりのサンプリングデータ数を多くすることができる。
また、初期位相の推定誤差は、式(6)により求められるラップ位相の、平均測定誤差にも依存する。ラップ位相の平均測定誤差は、位相算出に用いるサンプリングデータのデータ数を、調整信号の周期の整数倍に相当するものにするか、または、十分多くすることで低減することができる。位相算出部65は、サンプリング部38が出力するサンプリングデータのうち、サンプリング周波数を最大公約数fGCDで除算したサンプリング周波数除算値の整数倍に応じたデータ数のデータに基づいて、調整信号の位相を算出してよい。また、位相算出部65は、式(5)で示されるN/Mの整数倍に応じたデータ数のデータに基づいて、調整信号の位相を算出してもよい。
なお、位相算出部65は、サンプリング部38から与えられるサンプリングデータから、上述した数のデータを抽出してよい。また、サンプリング部38が、上述した数のサンプリングデータを取得して、位相算出部65に供給してもよい。また、位相算出部65は、サンプリング部38から、Nより十分多いデータ数のサンプリングデータを取得して、位相を算出してよい。
このような処理により、調整信号の初期位相の推定誤差を低減することができる。なお図15においては、ジッタ印加部32を備える試験装置100の構成を示したが、他の例では、試験装置100は、ジッタ印加部32を備えなくともよい。
図17は、試験装置100の他の構成例を示す図である。本例の試験装置100は、図15に関連して説明した試験装置100の構成に対し、ジッタ印加部32を備えない点で相違する。他の構成は、図15に示した試験装置100と同一であってよい。ジッタ印加部32を備えない場合であっても、調整信号およびサンプリングクロックの周波数の組み合わせを制御することで、スキューの測定誤差を低減することができる。
図18Aは、図15に示した選択部90および周波数制御部92を用いずに測定したスキュー測定値の一例を示す。また、図18Bは、当該測定におけるスキュー測定誤差を示す。横軸は、被測定信号およびサンプリングクロック間のオフセット値(スキュー)を示しており、縦軸は、測定されたスキュー値を示す。なお、本例の被測定信号の周波数f0を1.5GHzとして、サンプリングクロックの周波数fsを6.5GSpsとする。
この場合、被測定信号およびサンプリングクロックの周波数の最大公約数は500MHzとなる。また、サンプリング周波数を、当該最大公約数で除算した値は13となる。このとき、被測定信号に対するサンプリング間隔は、π/13[rad]=0.0385[UI]=25.64[ps]となる。
この場合、図18Aに示すように、オフセット値が0から25.64[ps]までのスキューは、全て25.64[ps]として観測される。このため、スキュー測定誤差の最大値は、図18Bに示すように、25.64[ps]で与えられる。
図19Aは、図15に示した選択部90および周波数制御部92を用いて測定したスキュー測定値の一例を示す。また、図19Bは、当該測定におけるスキュー測定誤差を示す。なお、本例の被測定信号の周波数f0を1.5GHzとして、サンプリングクロックの周波数fsを6.49GSpsとする。
この場合、被測定信号およびサンプリングクロックの周波数の最大公約数は10MHzとなる。また、サンプリング周波数を、当該最大公約数で除算した値は649となる。このとき、被測定信号に対するサンプリング間隔は、π/649[rad]=0.00077[UI]=0.5136[ps]となる。このため、スキュー測定誤差の最大値は、図19Bに示すように、0.5136[ps]で与えられる。このように、被測定信号およびサンプリングクロックの周波数の組み合わせを選択して制御することで、スキュー測定精度を向上させることができる。
図20は、差分算出部63の構成の一例を示す図である。本例の差分算出部63は、上述したように、調整信号の周期Tより大きいスキューについても算出する。また、本例の第1及び第2の調整信号は、同一の基準信号に同期して生成される。差分算出部63は、タイミングジッタ算出部74、シフト部76、相関算出部78、粗スキュー算出部80、及び精スキュー算出部82を有する。
精スキュー算出部82は、図1から図14に関連して説明したスキュー算出部62と同様に、第1の位相算出部65−1及び第2の位相算出部65−2が算出した位相の差分から、調整信号の周期Tより小さい成分を算出する。
タイミングジッタ算出部74は、第1の位相算出部65−1及び第2の位相算出部65−2から、それぞれの瞬時位相算出部70が算出した瞬時位相φ(t)を受け取る。タイミングジッタ算出部74は、それぞれの瞬時位相φ(t)から、それぞれの調整信号のタイミングジッタ系列Δφ(n)を算出する。
例えばタイミングジッタ算出部74は、瞬時位相φ(t)を直線適合して求めた直線を、瞬時位相φ(t)から減算することにより、瞬時位相雑音Δφ(t)を算出してよい。そして、対応する解析信号の実数部のゼロクロスタイミングで、瞬時位相雑音Δφ(t)をサンプリングすることにより、タイミングジッタ系列Δφ(n)を算出してよい。
図21は、第1及び第2の調整信号の第1及び第2のタイミングジッタ系列の一例を示す図である。本例の第1及び第2の調整信号は、同一の基準信号に同期して生成されるので、第1及び第2の調整信号には、基準信号のジッタが同様に印加される。このため、第1及び第2の調整信号のタイミングジッタ系列Δφ(n)は、同様の波形となり、スキューSに応じた位相差を有する。
図20に示したシフト部76は、第1のタイミングジッタ系列及び第2のタイミングジッタ系列の少なくともいずれか一方のタイミングを、第1及び第2の調整信号の周期Tの整数倍のシフト量で順次シフトさせる。本例のシフト部76は、第2のタイミングジッタ系列Δφ(n)のタイミングを、N(但し、Nは整数)のシフト量でシフトさせ、Nを順次変化させる。
相関算出部78は、シフト部76におけるそれぞれのシフト量毎(又はN毎)に、第1のタイミングジッタ系列及び第2のタイミングジッタ系列の相関値を算出する。例えば相関算出部78は、第1のタイミングジッタ系列及び第2のタイミングジッタ系列の相互相関関数を算出してよい。
粗スキュー算出部80は、相関算出部78が算出した相関が最大となるシフト量を検出して、検出したシフト量に基づいて、第1の調整信号及び第2の調整信号のスキューのうち、第1の調整信号及び第2の調整信号の周期の整数倍の成分N・Tを算出する。粗スキュー算出部80は、相関が最大となるシフト量を、周期の整数倍のスキューとして算出してよい。
このような処理により、第1の調整信号及び第2の調整信号のスキューのうち、第1の調整信号及び第2の調整信号の周期の整数倍の成分N・Tと、第1の調整信号及び第2の調整信号の周期より小さい成分ΔSとを算出することができる。スキュー算出部62は、粗スキュー算出部80が算出した値と、精スキュー算出部82が算出した値とを加算して、スキューの全体値を算出してよい。
尚、ジッタ印加部32が、それぞれの調整信号に印加するジッタは、同一であることが好ましい。但し、同一のジッタに限定するものではない。また、スキューを測定する場合において、それぞれの調整信号に対して同一のジッタを印加する場合、ジッタ印加部32が印加するジッタの平均値は零でなくともよい。
図22は、キャリブレーション用デバイス300の他の構成例を示す図である。本例のキャリブレーション用デバイス300は、図2に関連して説明したキャリブレーション用デバイス300の構成に加え、信号発生部304を更に備える。
信号発生部304は、ジッタが印加された調整信号を生成する。例えば信号発生部304は、スキュー調整部60から、コンパレータ44間のスキューを測定する旨が通知された場合に、ジッタ印加部32が印加するジッタと同様のジッタを印加した調整信号を生成してよい。
それぞれの接続切替部302は、対応する出力ピン308を、対応する入力ピン306に接続するか、又は信号発生部304に接続するかを切り替える。複数のコンパレータ44間のスキューを測定する場合、それぞれの接続切替部302は、対応する出力ピン308を、信号発生部304に接続する。本例のキャリブレーション用デバイス300を用いて、コンパレータ44間のスキューを測定する場合、ドライバ36に調整信号を出力させなくともよい。
また、ドライバ36間のスキューを測定する場合、それぞれの接続切替部302は、対応する出力ピン308を、対応する入力ピン306に接続する。ドライバ36間のスキューを測定する場合の、試験装置100及びキャリブレーション用デバイス300の動作は、図2に関連して説明した例と同一であってよい。以上のように、本例のキャリブレーション用デバイス300を用いた場合でも、各スキューを精度よく測定することができる。
図23は、キャリブレーション用デバイス300の他の構成例を示す図である。本例のキャリブレーション用デバイス300は、図2に関連して説明したキャリブレーション用デバイス300の構成に加え、複数のジッタ印加部32を更に備える。尚、本例のキャリブレーション用デバイス300を用いる場合、試験装置100は、パターン発生部10とドライバ36との間にジッタ印加部32を備えなくともよい。
それぞれのジッタ印加部32は、対応する入力ピン306が受け取った信号にジッタを印加する。コンパレータ44間のスキューを測定する場合、それぞれの接続切替部302は、それぞれの出力ピン308を、共通のジッタ印加部32に接続する。これにより、共通の調整信号が複数の出力ピン308に分岐して入力され、対応するコンパレータ44に入力される。
また、ドライバ36間のスキューを測定する場合、それぞれの接続切替部302は、対応する出力ピン308を、対応する入力ピン306に接続する。これにより、各ドライバ36からの調整信号にジッタを印加して、各コンパレータ44で測定することができる。以上のように、本例のキャリブレーション用デバイス300を用いた場合、ジッタ印加部32を有さない試験装置100においても、各スキューを精度よく測定することができる。
図24は、キャリブレーション用デバイス300の他の構成例を示す図である。本例のキャリブレーション用デバイス300は、図22に関連して説明したキャリブレーション用デバイス300の構成に加え、増幅器350を更に備える。
増幅器350は、信号発生部304と、複数の出力ピン308との間に設けられ、信号発生部304が出力する信号のパワーを増幅して、複数の出力ピン308に並列に供給する。一つの信号を分岐して複数の出力ピン308に供給した場合、それぞれの出力ピン308に供給される信号のパワーは、分岐数に応じて減少してしまう。
増幅器350は、信号発生部304から受け取った信号のパワーを、出力ピン308の数に応じて増幅させてよい。例えば、信号発生部304からの信号をP個の出力ピン308に並列に供給する場合、増幅器350は、信号発生部304から受けとった信号の振幅を、√P倍に増幅してよい。これにより、所定のパワーの信号を、それぞれの出力ピン308に供給することができる。
また、図23に関連して説明したキャリブレーション用デバイス300においても、本例と同様に増幅器350を更に備えてよい。この場合、増幅器350は、複数の出力ピン308に共通して接続されるジッタ印加部32−1と、複数の接続切替部302との間に設けられてよい。
共通のジッタ印加部32−1から各出力ピン308に信号を供給する場合、増幅器350は、ジッタ印加部32−1から受け取った信号のパワーを増幅して、それぞれの接続切替部302を介してそれぞれの出力ピン308に供給する。また、それぞれのジッタ印加部32−1から各出力ピン308に信号を供給する場合、増幅器350は、ジッタ印加部32−1から受け取った信号を増幅させずに、対応する出力ピン308−1に供給してよい。このような構成によっても、所定のパワーの信号を、それぞれの出力ピン308に供給することができる。
また、図2に関連して説明したキャリブレーション用デバイス300においても、本例と同様に増幅器350を更に備えてよい。この場合、増幅器350は、複数の出力ピン308に共通して接続される入力ピン306−1と、複数の接続切替部302との間に設けられてよい。
共通の入力ピン306−1から各出力ピン308に信号を供給する場合、増幅器350は、入力ピン306−1から受け取った信号のパワーを増幅して、それぞれの接続切替部302を介してそれぞれの出力ピン308に供給する。また、それぞれの入力ピン306から各出力ピン308に信号を供給する場合、増幅器350は、入力ピン306−1から受け取った信号を増幅させずに、対応する出力ピン308−1に供給してよい。このような構成によっても、所定のパワーの信号を、それぞれの出力ピン308に供給することができる。
上記説明から明らかなように、本発明の実施形態に係る試験装置100によれば、複数のドライバ36間のスキュー、及び、複数のコンパレータ間のスキューを精度よく測定して、調整することができる。このため、被試験デバイス200を精度よく試験することができる。
以上、発明の一つの側面を、実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (29)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する被測定信号を、与えられるサンプリングクロックのタイミングで測定する第1のコンパレータ及び第2のコンパレータと、
    前記第1のコンパレータ及び第2のコンパレータにおける測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と、
    前記第1のコンパレータ及び前記第2のコンパレータに、予めジッタを印加した調整信号を入力させて、それぞれサンプリングさせる制御部と、
    前記第1のコンパレータにおけるサンプリング結果と、前記第2のコンパレータにおけるサンプリング結果とに基づいて、前記第1のコンパレータ及び第2のコンパレータ間のスキューを算出するスキュー算出部と、
    前記スキュー算出部が算出したスキューに基づいて、前記第1のコンパレータ及び前記第2のコンパレータの少なくともいずれかにおける、前記被測定信号又は前記サンプリングクロックの少なくともいずれかの位相を調整する位相調整部と
    を有する試験装置。
  2. 前記被試験デバイスに入力する試験信号を、与えられる出力タイミングで出力する第1のドライバ及び第2のドライバを更に備え、
    前記制御部は、前記第1のドライバ及び前記第2のドライバに、ジッタを印加した調整信号を出力させ、スキューを調整した前記第1のコンパレータ及び前記第2のコンパレータに前記調整信号を入力してサンプリングさせることにより、前記第1のドライバ及び前記第2のドライバ間のスキューを更に調整する
    請求項1に記載の試験装置。
  3. 前記第1のコンパレータ及び前記第2のコンパレータのスキューを調整する場合に、前記制御部は、前記第1のドライバ及び前記第2のドライバのいずれか一方から、前記第1のコンパレータ及び前記第2のコンパレータに、予めジッタを印加した調整信号を入力させて、それぞれサンプリングさせる
    請求項2に記載の試験装置。
  4. 前記スキュー算出部は、
    前記第1のコンパレータにおけるサンプリング結果から、前記第1のコンパレータに入力される前記調整信号の位相を算出する第1の位相算出部と、
    前記第2のコンパレーにおけるサンプリング結果から、前記第2のコンパレータに入力される前記調整信号の位相を算出する第2の位相算出部と
    を有し、前記第1の位相算出部及び前記第2の位相算出部がそれぞれ算出した位相の差分に基づいて、前記スキューを算出する
    請求項1に記載の試験装置。
  5. 前記第1のコンパレータ及び前記第2のコンパレータは、分岐して与えられる前記調整信号を略同時に測定する
    請求項1に記載の試験装置。
  6. 前記スキュー算出部は、
    前記第1のコンパレータにおける第1のサンプリング結果に基づいて、前記第1のコンパレータに入力される前記調整信号の第1のタイミングジッタ系列を算出し、前記第2のコンパレータにおける第2のサンプリング結果に基づいて、前記第2のコンパレータに入力される前記調整信号の第2のタイミングジッタ系列を算出するタイミングジッタ算出部と、
    前記第1のタイミングジッタ系列及び前記第2のタイミングジッタ系列の少なくとも一方のタイミングを、前記調整信号の周期の整数倍のシフト量で順次シフトさせるシフト部と、
    前記シフト部におけるそれぞれのシフト量毎に、前記第1のタイミングジッタ系列及び前記第2のタイミングジッタ系列の相関値を算出する相関算出部と、
    前記相関算出部の相関が最大となる前記シフト量を検出して、検出した前記シフト量に基づいて、前記第1のコンパレータ及び前記第2のコンパレータのスキューのうち、前記調整信号の周期の整数倍の成分を算出する粗スキュー算出部と、
    前記第1のコンパレータ及び前記第2のコンパレータのスキューのうち、前記調整信号の周期より小さい成分を算出する精スキュー算出部と
    を有する請求項4に記載の試験装置。
  7. 前記制御部は、前記調整信号のエッジの位相を遅らせるジッタ成分の分布と、進ませるジッタ成分の分布とが略対称となる前記ジッタを前記調整信号に印加させる
    請求項4に記載の試験装置。
  8. 前記制御部は、前記調整信号のエッジの位相を遅らせる成分のジッタ波形と、進ませる成分のジッタ波形とが略対称となる前記ジッタを前記調整信号に印加させる
    請求項4に記載の試験装置。
  9. 前記制御部は、前記遅らせる成分のジッタ波形と、前記進ませる成分のジッタ波形とが交互にあらわれる前記ジッタを前記調整信号に印加させる
    請求項8に記載の試験装置。
  10. 前記制御部は、前記被測定信号のエッジを時間方向に変調する振幅が、前記サンプリングクロックの周期より大きい前記ジッタを前記調整信号に印加させる
    請求項7に記載の試験装置。
  11. 前記位相算出部は、前記調整信号の位相として、前記調整信号の各サイクルにおけるエッジ位置の平均値を算出する
    請求項4に記載の試験装置。
  12. 前記位相算出部は、
    前記コンパレータにおけるサンプリング結果に基づいて、前記調整信号の解析信号を算出する解析信号算出部と、
    前記解析信号に基づいて、前記調整信号の瞬時位相を算出する瞬時位相算出部と、
    前記調整信号の瞬時位相に基づいて、前記調整信号の初期位相角を算出する初期位相算出部と
    を有する請求項4に記載の試験装置。
  13. 前記位相算出部は、
    前記コンパレータにおけるサンプリング結果を離散フーリエ変換した複素スペクトル信号を算出するスペクトル算出部と、
    前記複素スペクトル信号における前記調整信号のキャリア周波数成分を抽出するキャリア抽出部と、
    前記調整信号のキャリア周波数成分の位相角を算出する位相角算出部と
    を有する請求項4に記載の試験装置。
  14. 前記サンプリングクロックおよび前記調整信号の周波数の組み合わせを、予め定められた複数種類から選択する選択部と、
    選択部の選択結果に応じて、前記サンプリングクロックおよび前記調整信号の少なくとも一方の周波数を制御する周波数制御部と
    を更に備え、
    前記選択部は、前記サンプリングクロックおよび前記調整信号のエッジ位置が一致してから、次に前記サンプリングクロックおよび前記調整信号のエッジ位置が一致するまでの、前記サンプリングクロックのエッジ数が最も多くなる前記周波数の組み合わせを選択する
    請求項1に記載の試験装置。
  15. 前記選択部は、複数種類の前記周波数の組み合わせのうち、前記サンプリングクロックの周波数を、前記サンプリングクロックおよび前記調整信号の周波数の最大公約数で除算して得られるサンプリング周波数除算値が最も大きくなる組み合わせを選択する
    請求項14に記載の試験装置。
  16. 前記コンパレータが出力するサンプリングデータのうち、前記サンプリング周波数除算値の整数倍に応じたデータ数のデータに基づいて、前記調整信号の位相を算出する位相算出部を更に備える
    請求項15に記載の試験装置。
  17. 前記コンパレータが出力するサンプリングデータのうち、前記調整信号の周波数を前記最大公約数で除算して得られる被測定周波数除算値で、前記サンプリング周波数除算値を除算した値の整数倍に応じたデータ数のデータに基づいて、前記調整信号の位相を算出する位相算出部を更に備える
    請求項15に記載の試験装置。
  18. 前記選択部は、複数種類の前記周波数の組み合わせのうち、前記サンプリングクロックおよび前記調整信号の周波数の最小公倍数を、前記調整信号の周波数で除算した値が最も大きくなる組み合わせを選択する
    請求項14に記載の試験装置。
  19. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに入力する試験信号を、与えられる出力タイミングで出力する第1のドライバ及び第2のドライバと、
    前記試験信号に応じて前記被試験デバイスが出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
    前記第1のドライバ及び前記第2のドライバに、ジッタを印加した第1の調整信号及び第2の調整信号を出力させる制御部と、
    前記第1のドライバ及び前記第2のドライバが出力する前記第1の調整信号及び第2の調整信号を、与えられるサンプリングクロックのタイミングでサンプリングする第1のコンパレータ及び第2のコンパレータと、
    前記第1のコンパレータ及び前記第2のコンパレータにおけるサンプリング結果に基づいて、第1のドライバ及び第2のドライバのスキューを算出するスキュー算出部と、
    前記スキュー算出部が算出したスキューに基づいて、前記第1のドライバ及び前記第2のドライバの少なくとも一方の前記出力タイミングを調整する位相調整部と
    を有する試験装置。
  20. 前記サンプリングクロックおよび前記調整信号の周波数の組み合わせを、予め定められた複数種類から選択する選択部と、
    選択部の選択結果に応じて、前記サンプリングクロックおよび前記調整信号の少なくとも一方の周波数を制御する周波数制御部と
    を更に備え、
    前記選択部は、前記サンプリングクロックおよび前記調整信号のエッジ位置が一致してから、次に前記サンプリングクロックおよび前記調整信号のエッジ位置が一致するまでの、前記サンプリングクロックのエッジ数が最も多くなる前記周波数の組み合わせを選択する
    請求項19に記載の試験装置。
  21. 試験信号を被試験デバイスに出力する複数のドライバと、前記被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、前記ドライバ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、
    前記複数のドライバと一対一に対応して設けられ、対応する前記ドライバから前記試験信号を受け取る複数の入力ピンと、
    前記入力ピンが受け取った前記試験信号に、それぞれジッタを印加するジッタ印加部と、
    前記複数のコンパレータと一対一に対応して設けられ、前記ジッタ印加部によりジッタが印加されたそれぞれの前記試験信号を、対応する前記コンパレータに入力する複数の出力ピンと
    を備えるキャリブレーション用デバイス。
  22. 前記複数のドライバ間のスキューを測定する場合に、それぞれの前記出力ピンに、対応する前記入力ピンからの前記試験信号を、前記ジッタ印加部を介して入力し、前記複数のコンパレータ間のスキューを測定する場合に、前記複数の出力ピンに、いずれか一つの前記入力ピンからの前記試験信号を、前記ジッタ印加部を介して共通に入力する接続切替部を更に備える請求項21に記載のキャリブレーション用デバイス。
  23. 信号を出力するドライバと、被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、前記コンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、
    前記ドライバから信号を受け取る入力ピンと、
    前記入力ピンが受け取った信号にジッタを印加するジッタ印加部と、
    前記複数のコンパレータと一対一に対応して設けられ、前記ジッタ印加部によりジッタが印加された信号を分岐して受け取り、対応する前記コンパレータにそれぞれ入力する複数の出力ピンと
    を備えるキャリブレーション用デバイス。
  24. 前記ジッタ印加部と、前記複数の出力ピンとの間に設けられ、前記ジッタ印加部が出力する信号のパワーを増幅して、前記複数の出力ピンに並列に供給する増幅器を更に備える
    請求項23に記載のキャリブレーション用デバイス。
  25. 試験信号を被試験デバイスに出力する複数のドライバと、前記被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、前記ドライバ間のスキュー及び前記コンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、
    前記複数のドライバと一対一に対応して設けられ、対応する前記ドライバから、予めジッタが印加された信号を受け取る複数の入力ピンと、
    前記複数のコンパレータと一対一に対応して設けられ、受け取った信号を、対応する前記コンパレータに入力する複数の出力ピンと、
    前記複数のドライバ間のスキューを測定する場合に、それぞれの前記出力ピンに、対応する前記入力ピンが受け取った信号を入力し、前記複数のコンパレータ間のスキューを測定する場合に、前記複数の出力ピンに、いずれか一つの前記入力ピンが受け取った前記信号を共通に入力する接続切替部と
    を備えるキャリブレーション用デバイス。
  26. 被試験デバイスからの被測定信号を測定する複数のコンパレータを有する試験装置において、前記コンパレータ間のスキューを測定するべく用いられるキャリブレーション用デバイスであって、
    ジッタを印加した信号を生成する信号発生部と、
    前記複数のコンパレータと一対一に対応して設けられ、前記信号発生部からの信号をそれぞれ分岐して受け取り、対応する前記コンパレータにそれぞれ入力する複数の出力ピンと
    を備えるキャリブレーション用デバイス。
  27. 前記信号発生部と、前記複数の出力ピンとの間に設けられ、前記信号発生部が出力する信号のパワーを増幅して、前記複数の出力ピンに並列に供給する増幅器を更に備える
    請求項26に記載のキャリブレーション用デバイス。
  28. 前記試験装置は、前記被試験デバイスに試験信号を入力する複数のドライバを更に備え、
    前記キャリブレーション用デバイスは、
    前記複数のドライバと一対一に対応して設けられ、対応するドライバが予めジッタを印加した前記試験信号を受け取る複数の入力ピンと、
    前記複数のドライバ間のスキューを測定する場合に、それぞれの前記出力ピンに、対応する前記入力ピンが受け取った前記試験信号を入力し、前記複数のコンパレータ間のスキューを測定する場合に、前記複数の出力ピンに、前記信号発生部が生成する信号を共通に入力する接続切替部と
    を更に備える請求項26に記載のキャリブレーション用デバイス。
  29. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する調整信号を、与えられるサンプリングクロックのタイミングで測定する第1のコンパレータ及び第2のコンパレータと、
    前記第1のコンパレータ及び第2のコンパレータにおける測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と、
    前記第1のコンパレータにおけるサンプリング結果と、前記第2のコンパレータにおけるサンプリング結果とに基づいて、前記第1のコンパレータ及び第2のコンパレータ間のスキューを算出するスキュー算出部と、
    前記スキューを算出する場合において、前記サンプリングクロックおよび前記調整信号の周波数の組み合わせを、予め定められた複数種類から選択する選択部と、
    選択部の選択結果に応じて、前記サンプリングクロックおよび前記調整信号の少なくとも一方の周波数を制御する周波数制御部と、
    前記スキュー算出部が算出したスキューに基づいて、前記第1のコンパレータ及び前記第2のコンパレータの少なくともいずれかにおける、前記調整信号又は前記サンプリングクロックの少なくともいずれかの位相を調整する位相調整部と
    を備え、
    前記選択部は、前記サンプリングクロックおよび前記調整信号のエッジ位置が一致してから、次に前記サンプリングクロックおよび前記調整信号のエッジ位置が一致するまでの、前記サンプリングクロックのエッジ数が最も多くなる前記周波数の組み合わせを選択する試験装置。
JP2009517907A 2007-06-07 2008-06-06 試験装置およびキャリブレーション用デバイス Ceased JPWO2008149973A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/759,235 2007-06-07
US11/759,235 US7797121B2 (en) 2007-06-07 2007-06-07 Test apparatus, and device for calibration
PCT/JP2008/060439 WO2008149973A1 (ja) 2007-06-07 2008-06-06 試験装置およびキャリブレーション用デバイス

Publications (1)

Publication Number Publication Date
JPWO2008149973A1 true JPWO2008149973A1 (ja) 2010-08-26

Family

ID=40093777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517907A Ceased JPWO2008149973A1 (ja) 2007-06-07 2008-06-06 試験装置およびキャリブレーション用デバイス

Country Status (4)

Country Link
US (1) US7797121B2 (ja)
JP (1) JPWO2008149973A1 (ja)
TW (1) TWI371593B (ja)
WO (1) WO2008149973A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169524A (ja) * 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564311B2 (en) * 2010-07-01 2013-10-22 Stmicroelectronics Asia Pacific Pte Ltd. Sensing phase sequence to suppress single tone noise
JP2012052913A (ja) * 2010-09-01 2012-03-15 Advantest Corp 試験装置および信号発生装置
US9117509B2 (en) * 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
US9337993B1 (en) 2013-12-27 2016-05-10 Clariphy Communications, Inc. Timing recovery in a high speed link
WO2015113607A1 (en) * 2014-01-30 2015-08-06 Advantest Corporation Test apparatus and method for testing a device under test
US9590774B1 (en) * 2015-09-25 2017-03-07 Microsoft Technology Licensing, Llc Circuit for introducing signal jitter
JP7217204B2 (ja) 2019-06-28 2023-02-02 株式会社アドバンテスト 信号処理装置および信号処理方法
CN116613084B (zh) * 2023-07-17 2024-02-23 深圳市思远半导体有限公司 芯片、测试机台、芯片内部比较器的校准方法及相关设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289892A (ja) * 2000-01-31 2001-10-19 Advantest Corp ジッタ測定装置及びその方法
WO2003036313A1 (fr) * 2001-10-25 2003-05-01 Advantest Corporation Appareil et procede de mesure de deplacement lateral d'horloge
JP2003344507A (ja) * 2002-05-30 2003-12-03 Elpida Memory Inc 半導体装置の試験方法及び試験装置
WO2003104826A1 (ja) * 2002-06-10 2003-12-18 株式会社アドバンテスト 半導体試験装置
JP2004157133A (ja) * 2001-06-07 2004-06-03 Advantest Corp 半導体試験装置のキャリブレーション方法
WO2005074304A1 (en) * 2004-01-23 2005-08-11 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
WO2005098868A1 (ja) * 2004-04-05 2005-10-20 Advantest Corporation 試験装置、位相調整方法、及びメモリコントローラ
WO2007018020A1 (ja) * 2005-08-09 2007-02-15 Advantest Corporation 半導体試験装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820234B2 (en) * 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
SE513507C2 (sv) * 1998-09-11 2000-09-25 Switchcore Ab Anordning och metod för att synkronisera data till en lokal klocka
US6324485B1 (en) * 1999-01-26 2001-11-27 Newmillennia Solutions, Inc. Application specific automated test equipment system for testing integrated circuit devices in a native environment
US6460001B1 (en) * 2000-03-29 2002-10-01 Advantest Corporation Apparatus for and method of measuring a peak jitter
US7127018B2 (en) * 2001-03-20 2006-10-24 Advantest Corporation Apparatus for and method of measuring clock skew
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
EP1464970A1 (en) * 2003-04-04 2004-10-06 Agilent Technologies Inc Loop-back testing with delay elements
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
US7317309B2 (en) * 2004-06-07 2008-01-08 Advantest Corporation Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus
US20060087346A1 (en) * 2004-10-22 2006-04-27 Advantest Corporation Phase difference detecting apparatus
US7313496B2 (en) * 2005-02-11 2007-12-25 Advantest Corporation Test apparatus and test method for testing a device under test
EP1715355B1 (en) * 2005-04-22 2007-10-17 Agilent Technologies, Inc. Testing a device under test by sampling its clock and data signal
US7856330B2 (en) * 2006-02-27 2010-12-21 Advantest Corporation Measuring apparatus, testing apparatus, and electronic device
US7421355B2 (en) * 2006-02-27 2008-09-02 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
JP2010518760A (ja) * 2007-02-09 2010-05-27 ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289892A (ja) * 2000-01-31 2001-10-19 Advantest Corp ジッタ測定装置及びその方法
JP2004157133A (ja) * 2001-06-07 2004-06-03 Advantest Corp 半導体試験装置のキャリブレーション方法
WO2003036313A1 (fr) * 2001-10-25 2003-05-01 Advantest Corporation Appareil et procede de mesure de deplacement lateral d'horloge
JP2003344507A (ja) * 2002-05-30 2003-12-03 Elpida Memory Inc 半導体装置の試験方法及び試験装置
WO2003104826A1 (ja) * 2002-06-10 2003-12-18 株式会社アドバンテスト 半導体試験装置
WO2005074304A1 (en) * 2004-01-23 2005-08-11 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
WO2005098868A1 (ja) * 2004-04-05 2005-10-20 Advantest Corporation 試験装置、位相調整方法、及びメモリコントローラ
WO2007018020A1 (ja) * 2005-08-09 2007-02-15 Advantest Corporation 半導体試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169524A (ja) * 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法

Also Published As

Publication number Publication date
WO2008149973A1 (ja) 2008-12-11
TWI371593B (en) 2012-09-01
TW200907384A (en) 2009-02-16
US7797121B2 (en) 2010-09-14
US20080304608A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JPWO2008149973A1 (ja) 試験装置およびキャリブレーション用デバイス
JP4948522B2 (ja) 測定装置、試験装置、及び電子デバイス
JP5008654B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
JP5066077B2 (ja) 確率密度関数分離装置、確率密度関数分離方法、試験装置、ビット誤り率測定装置、電子デバイス、及びプログラム
JP5066073B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
US20090234604A1 (en) Measuring device, test device, electronic device, program, and recording medium
US10234483B2 (en) Sampling circuit, sampling method, sampling oscilloscope, and waveform display method
KR101095642B1 (ko) 시험 장치
US8442788B2 (en) Measuring device, test device, electronic device, measuring method, program, and recording medium
US9229037B2 (en) Measurement apparatus and measurement method
CN110495094A (zh) 用于确定调制器中的信号传播时间失配的方法和电路
US8140290B2 (en) Transmission characteristics measurement apparatus, transmission characteristics measurement method, and electronic device
WO2008118659A1 (en) Hardware and method to test phase linearity of phase synthesizer
JP5243287B2 (ja) ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス
JP5202738B2 (ja) 測定回路および試験装置
JPWO2008149990A1 (ja) 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法
US20110181298A1 (en) Measurement apparatus and test apparatus
JP5243340B2 (ja) 試験装置および試験方法
JP6346212B2 (ja) 誤り率測定装置及び該装置を用いた自動位相調整方法
JP4806621B2 (ja) 検出装置、アナログ変調回路、及び試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140225