JP2009216617A - サンプリングクロック生成回路および交流信号測定装置 - Google Patents

Abstract

【課題】時間に比例して周波数が変化する交流信号を例えばフーリエ変換解析のためのディジタル信号に正確に変換する。
【解決手段】交流信号Ｓ１（周波数ｆ＝ａ×ｔ＋ｂ）の立ち上がりゼロクロス点に同期して検出信号Ｓ３を出力するゼロクロス検出部１１と、処理部１２とを備え、処理部１２は、交流信号Ｓ１の周期の長さを２回（Ｔ１，Ｔ２）計測し、長さＴ１，Ｔ２と、ａ＝（Ｔ１−Ｔ２）／（Ｔ１×Ｔ２×（Ｔ１＋Ｔ２））およびｂ＝（１−ａ×Ｔ１×Ｔ１）／Ｔ１の各式とに基づいてａ，ｂを算出し、長さを計測した周期以後に到来する所望周期に対するＮ（２のべき乗）個のサンプリングクロックの出力タイミングをａ，ｂに基づいて算出し、この出力タイミングに基づいてサンプリングクロックＳ４を生成して出力する。
【選択図】図１

Description

本発明は、交流信号をフーリエ変換解析のためのディジタル信号に変換するＡ／Ｄ変換部に供給するサンプリングクロックを生成するサンプリングクロック生成回路、およびこのサンプリングクロック生成回路を備えた交流信号測定装置に関するものである。

この種のサンプリングクロック生成回路として、本願発明者は下記特許文献１に開示された交流信号測定装置に使用されているサンプリングクロック生成回路を提案している。このサンプリングクロック生成回路は、ゼロボルトと入力した交流信号とが交差（ゼロクロス）するタイミングに同期して検出信号を生成する検出信号生成部と、期首および期末がゼロクロスのタイミングに同期する交流信号のｍ（ｍは１以上の整数）周期毎に各ｍ周期における交流信号の周波数を各検出信号に基づいて測定すると共に周波数を示す周波数データを出力する周波数測定部と、各ｍ周期後の所定のタイミングで、出力しているサンプリングクロックの周波数を周波数データで示される周波数を２のべき乗倍した周波数に変更するクロック生成部とを備えている。このサンプリングクロック生成回路では、入力した交流信号の周波数が変動したときにフィードバックループの遅延時間に起因して発生するＰＬＬ回路（位相比較器、ループフィルタおよびＶＣＯなどで構成されたＰＬＬ回路）特有のサンプリングクロックの周波数変動を回避することができる結果、交流信号の周波数を２のべき乗倍した周波数のサンプリングクロックを安定して、しかも瞬時に生成することができる。
特開２００５−３３７９８０号公報（第２−７頁、第１図）

ところで、近年では、例えばモータ用の駆動信号のように、その周波数が時間に比例して変化する交流信号をフーリエ変換解析したいという要望がある。ところが、上記した従来のサンプリングクロック生成回路には、周波数が一定の交流信号のみを対象としているため、この要望に応えることができないという解決すべき課題が存在している。

本発明は、上記の課題を解決すべくなされたものであり、時間に比例して周波数が変化する交流信号を例えばフーリエ変換解析のためのディジタル信号に正確に変換し得るサンプリングクロックを生成し得るサンプリングクロック生成回路、およびこのサンプリングクロック生成回路を備えたサンプリング装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載のサンプリングクロック生成回路は、周波数ｆが時間ｔの関数（ｆ＝ａ×ｔ＋ｂ。ａは周波数加速度、ｂは初期値）で変化する交流信号をディジタル信号に変換するＡ／Ｄ変換部に供給するサンプリングクロックを前記交流信号の１周期においてＮ個（Ｎは２のべき乗）生成するサンプリングクロック生成回路であって、前記交流信号の立ち上がりゼロクロス点および立ち下がりゼロクロス点のうちの一方のゼロクロス点に同期して検出信号を出力するゼロクロス検出部と、処理部とを備え、前記処理部は、前記検出信号に基づいて前記交流信号の周期の長さを少なくとも２回（Ｔ１，Ｔ２）計測する周期計測処理と、当該各周期の長さＴ１，Ｔ２および下記式（１）に基づいて前記周波数加速度ａを算出すると共に前記周期の長さＴ１、前記算出した周波数加速度ａおよび下記式（２）に基づいて前記初期値ｂを算出するパラメータ算出処理と、当該パラメータ算出処理で算出した前記周波数加速度ａおよび前記初期値ｂに基づいて前記長さを計測した周期以後に到来する所望周期に対するＮ個のサンプリングクロックの出力タイミングを算出するタイミング算出処理と、当該算出した出力タイミングに基づいて前記サンプリングクロックを生成して出力する出力処理とを実行する。
ａ＝（Ｔ１−Ｔ２）／（Ｔ１×Ｔ２×（Ｔ１＋Ｔ２）） ・・・・・ （１）
ｂ＝（１−ａ×Ｔ１×Ｔ１）／Ｔ１ ・・・・・ （２）

また、請求項２記載のサンプリングクロック生成回路は、請求項１記載のサンプリングクロック生成回路において、前記処理部は、前記長さを計測した周期のうちの最初の周期からＭ（Ｍは３以上の整数）番目に到来する周期を前記所望周期としたときに、前記タイミング算出処理において、前記周波数加速度ａ、前記初期値ｂおよび下記式（３）に基づき、前記最初の周期から前記所望周期までの各周期に対する前記サンプリングクロックについての当該最初の周期の期首を起点とした出力タイミングを算出し、前記出力処理において、当該算出した出力タイミングのうちの当該所望周期についての出力タイミングに基づいて前記サンプリングクロックを生成して出力する。
ｔ＝（√（ｂ^２＋４×ａ×ｋ／Ｎ）−ｂ）／（２×ａ） ・・・・・ （３）
ここで、ｋは１以上（Ｍ×Ｎ）以下の各整数。

また、請求項３記載のサンプリングクロック生成回路は、請求項１記載のサンプリングクロック生成回路において、前記処理部は、前記長さを計測した周期のうちの最初の周期からＭ（Ｍは３以上の整数）番目に到来する周期を前記所望周期としたときに、前記タイミング算出処理において、前記周波数加速度ａ、前記初期値ｂおよび下記式（４），（５）に基づき、当該所望周期のＮ個のサンプリングクロックについて当該所望周期の期首を起点とした出力タイミングを算出し、当該算出した出力タイミングに基づいて前記サンプリングクロックを生成して出力する。
ｔ＝（√（ｂ_Ｍ ^２＋４×ａ×ｎ／Ｎ）−ｂ_Ｍ）／（２×ａ） ・・・・ （４）
ｂ_Ｍ＝（√（ｂ^２＋４×ａ×Ｍ） ・・・・ （５）
ここで、ｎは１以上Ｎ以下の各整数。

また、請求項４記載の交流信号測定装置は、請求項１から３のいずれかに記載のサンプリングクロック生成回路と、前記Ａ／Ｄ変換部とを備え、前記Ａ／Ｄ変換部は、前記サンプリングクロックを入力して当該サンプリングクロックに同期して前記交流信号をサンプリングする。

請求項１記載のサンプリングクロック生成回路および請求項４記載の交流信号測定装置では、サンプリングクロック生成回路のゼロクロス検出部が、時間ｔに比例して周波数ｆ（＝ａ×ｔ＋ｂ）が変化する交流信号の立ち上がりゼロクロス点および立ち下がりゼロクロス点のうちの一方のゼロクロス点に同期して検出信号を出力し、サンプリングクロック生成回路の処理部が、検出信号に基づいて交流信号の周期の長さを少なくとも２回（Ｔ１，Ｔ２）計測し、各周期の長さＴ１，Ｔ２および上記式（１），（２）に基づいて周波数加速度ａおよび初期値ｂを算出し、算出した周波数加速度ａおよび初期値ｂに基づいて長さを計測した周期以後に到来する所望周期（未来の周期）に対するＮ（２のべき乗）個のサンプリングクロックの出力タイミングを算出し、この算出した出力タイミングに基づいてサンプリングクロックを生成して出力する。

したがって、このサンプリングクロック生成回路および交流信号測定装置によれば、時間ｔに比例して周波数ｆが変化する交流信号の一方のゼロクロス点に正確に同期し、かつその周波数ｆに比例して間隔が変化するサンプリングクロックを、交流信号の各周期において正確にＮ個出力することができる。これにより、Ａ／Ｄ変換部が交流信号をその周波数の変化に対応してサンプリング間隔を変化させつつサンプリングしてディジタル信号に変換することができる結果、例えば、このディジタル信号を用いたＦＦＴ演算処理（フーリエ変換解析）により、交流信号についての特性データを正確に算出することができる。

また、請求項２記載のサンプリングクロック生成回路および請求項４記載の交流信号測定装置では、長さを計測した周期のうちの最初の周期から所望周期までの各周期に対するサンプリングクロックについての出力タイミングを上記式（３）に基づいて算出し、この算出した出力タイミングのうちの所望周期についての出力タイミングに基づいてサンプリングクロックを生成して出力する。したがって、このサンプリングクロック生成回路および交流信号測定装置によれば、所望周期についての出力タイミングを１つの算出式で簡単に算出することができる。

また、請求項３記載のサンプリングクロック生成回路および請求項４記載の交流信号測定装置では、所望周期に対するサンプリングクロックについての出力タイミングを上記式（４），（５）に基づいて算出し、所望周期において、この算出した出力タイミングに基づいてサンプリングクロックを生成して出力する。したがって、このサンプリングクロック生成回路および交流信号測定装置によれば、所望周期についての出力タイミングのみを算出することができる。

以下、添付図面を参照して、本発明に係るサンプリングクロック生成回路、およびサンプリングクロック生成回路を含む交流信号測定装置について説明する。

最初に、交流信号測定装置１の構成について、図面を参照して説明する。

交流信号測定装置１は、図１に示すように、入力部２、フィルタ部３、サンプリングクロック生成回路４、Ａ／Ｄ変換部５および信号処理部６を備え、フーリエ変換解析により、入力した交流信号Ｓ１についての特性データＤ２を生成（測定）する。ここで、交流信号Ｓ１は、周波数ｆが時間ｔの関数（ｆ＝ａ×ｔ＋ｂ。パラメータａは周波数加速度を示し、パラメータｂは初期値を示す）で変化するものとする。また、交流信号Ｓ１の特性データＤ２とは、電圧値や電流値等の平均値や実効値、高調波、および交流信号Ｓ１に基づいて算出される電力などの各種パラメータを特定するデータをいう。

入力部２は、例えばバッファ回路などで構成されて、例えば入力した電圧信号である交流信号Ｓ１を低インピーダンスで装置内部の各部に出力する。なお、さらにアンプを備えて、入力した交流信号Ｓ１を所定のレベルまで増幅するように入力部２を構成することもできる。フィルタ部３は、入力部２から出力された交流信号Ｓ１を入力して、この交流信号Ｓ１に含まれているノイズ成分を除去して交流信号Ｓ２として出力する。

サンプリングクロック生成回路４は、ゼロクロス検出部１１、処理部１２および記憶部１３を備え、交流信号Ｓ１をフーリエ変換解析のためのディジタル信号Ｄ１に変換するＡ／Ｄ変換部５に供給するサンプリングクロックＳ４を交流信号Ｓ１の１周期においてＮ個（Ｎは２のべき乗）生成する。本例では一例として、発明の理解を容易にするため、Ｎ＝８（＝２^３）として説明する。

ゼロクロス検出部１１は、入力した交流信号Ｓ２の立ち上がりゼロクロス点および立ち下がりゼロクロス点のうちの一方のゼロクロス点を検出すると共にこの一方のゼロクロス点の検出タイミングに同期して検出信号Ｓ３を出力する。一例として、ゼロクロス検出部１１は、コンパレータ回路と微分回路（いずれも図示せず）とを備えて構成されている。ゼロクロス検出部１１では、コンパレータ回路が、入力した交流信号Ｓ２と基準電位（グランド電位）とを比較することにより、二値化信号を生成する。また、微分回路は、二値化信号に対して立ち上がり微分または立ち下がり微分（本例では、一例として立ち上がり微分）を行うことにより、二値化信号の立ち上がりに同期して（つまり、交流信号Ｓ２の立ち上がりゼロクロス点（交流信号Ｓ１の立ち上がりゼロクロス点でもある）の検出タイミングに同期して）検出信号Ｓ３を出力する。

処理部１２は、交流信号Ｓ１の周波数よりも十分に高い周波数（数十ＭＨｚ以上）で動作するＣＰＵで構成されて、記憶部１３に記憶されている動作プログラムに従って作動して、サンプリングクロック生成処理を実行する。このサンプリングクロック生成処理では、処理部１２は、交流信号Ｓ１の周期の長さを連続して少なくとも２回計測する周期計測処理と、交流信号Ｓ１についての上記のパラメータａ，ｂを算出するパラメータ算出処理と、Ａ／Ｄ変換部５へのサンプリングクロックＳ４の出力タイミングを算出するタイミング算出処理と、その出力タイミングに基づいてサンプリングクロックＳ４を出力する出力処理とを実行する。記憶部１３は、ＲＯＭやＲＡＭなどの半導体メモリで構成されて、処理部１２のワークメモリとして機能する。また、記憶部１３には、処理部１２の動作プログラムが予め記憶されている。

Ａ／Ｄ変換部５は、一例としてサンプリングホールド回路およびＡ／Ｄ変換回路（いずれも図示せず）で構成されて、入力したサンプリングクロックＳ４に同期して交流信号Ｓ１をサンプリングすると共にＡ／Ｄ変換して交流信号Ｓ１の電圧値を示すディジタル信号Ｄ１を出力する。信号処理部６は、一例として、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いて構成されて、入力したディジタル信号Ｄ１をＦＦＴ演算処理（フーリエ変換解析）することにより、交流信号Ｓ１についての特性データＤ２を算出して出力する。この場合、ディジタル信号Ｄ１が交流信号Ｓ１の１周期を２のべき乗で正確にサンプリングして得られたデータとなっているため、信号処理部６は、効率よくかつ正確にＦＦＴ演算処理を実行する。

次に、交流信号測定装置１の動作について図１，２を参照して説明する。

この交流信号測定装置１では、入力部２が、入力した交流信号Ｓ１を低インピーダンスでフィルタ部３とＡ／Ｄ変換部５とに出力する。フィルタ部３は、その交流信号Ｓ１のノイズ成分を除去して交流信号Ｓ２としてサンプリングクロック生成回路４に出力する。サンプリングクロック生成回路４では、ゼロクロス検出部１１が、図２に示すように、入力した交流信号Ｓ２の立ち上がりゼロクロス点を検出する都度、その検出タイミングに同期して検出信号Ｓ３を出力する。

処理部１２は、検出信号Ｓ３を入力した時点で、サンプリングクロック生成処理を実行する。このサンプリングクロック生成処理では、処理部１２は、まず、ゼロクロス検出部１１からの検出信号Ｓ３の出力間隔を計測することにより、交流信号Ｓ１の周期の長さを計測する周期計測処理を実行する。この周期計測処理では、処理部１２は、図２に示すように、検出信号Ｓ３の出力間隔を連続して少なくとも２回（一例として同図では、１番目と２番目の各検出信号Ｓ３間の出力間隔Ｔ１と、２番目と３番目の各検出信号Ｓ３間の出力間隔Ｔ２）を計測して、各出力間隔に対応する交流信号Ｓ１の周期（同図における１、２番目の周期）の長さとして記憶部１３に記憶させる。

次いで、処理部１２は、パラメータ算出処理を実行する。このパラメータ算出処理では、処理部１２は、記憶部１３に記憶されている２つの周期の長さＴ１，Ｔ２を読み出して下記式（１）に代入することにより、交流信号Ｓ１についての上記のパラメータａを算出すると共に、算出したパラメータａと周期の長さＴ１とを下記式（２）に代入することにより、パラメータｂを算出する。また、処理部１２は、算出した各パラメータａ，ｂを記憶部１３に記憶させる。
ａ＝（Ｔ１−Ｔ２）／（Ｔ１×Ｔ２×（Ｔ１＋Ｔ２）） ・・・・・ （１）
ｂ＝（１−ａ×Ｔ１×Ｔ１）／Ｔ１ ・・・・・ （２）

なお、上記式（１），（２）は次のようにして導き出される。
まず、ωｔ＝２×π×ｆ×ｔ＝２×π×（ａ×ｔ＋ｂ）×ｔが成り立つため、初期値ｂ、周波数加速度ａにおけるｊ周期後（ｊは１以上の整数）の時間Ｔｊでは以下の式が成り立つ。
ωＴｊ＝２×π×（ａ×Ｔｊ＋ｂ）×Ｔｊ＝２×π×ｊ
また、この式を整理して、式（ａ×Ｔｊ＋ｂ）×Ｔｊ＝ｊが成り立つ。
この式に、記憶部１３から読み出した１周期（ｊ＝１）後の時間（１番目の周期の長さＴ１）を代入して、
ａ×Ｔ１^２＋ｂ×Ｔ１＝１ ・・・・・ （ａ）
が成り立つ。また、記憶部１３から読み出した２周期（ｊ＝２）後の時間（１，２番目の各周期の長さの合計（Ｔ１＋Ｔ２））を代入して、
ａ×（Ｔ１＋Ｔ２）^２＋ｂ×（Ｔ１＋Ｔ２）＝２ ・・・・・ （ｂ）
が成り立つ。次いで、この２つの式（ａ），（ｂ）からｂを消去することにより、上記式（１）が導出され、また式（ａ）を変形することにより、上記式（２）が導出される。

続いて、処理部１２は、タイミング算出処理を実行する。このタイミング算出処理では、処理部１２は、パラメータ算出処理で算出した周波数加速度ａ、初期値ｂおよび下記式（３）に基づいて、長さを計測した周期（図２では１，２番目の周期）のうちの最初の周期（１番目の周期）からＭ（Ｍは３以上の整数）番目に到来する周期を所望周期として、この所望周期に対するＮ個のサンプリングクロックＳ４の各出力タイミングを算出して記憶部１３に記憶させる。本例では、一例として、最初の周期（１番目の周期）からＭ番目の周期までの各周期に対するサンプリングクロックＳ４の出力タイミング（最初の周期の期首（ゼロクロス点Ａ）を起点とした出力タイミング（具体的には、この起点からの経過時間ｔ））を算出して記憶させる。
ｔ＝（√（ｂ^２＋４×ａ×ｋ／Ｎ））−ｂ）／（２×ａ） ・・・・・（３）
ここで、ｋは１以上（Ｍ×Ｎ）以下の各整数である。

なお、上記式（３）は次のようにして導き出される。
上記したように、ωｔ＝２×π×ｆ×ｔ＝２×π×（ａ×ｔ＋ｂ）×ｔが成り立ち、さらに２×π×（ａ×ｔ＋ｂ）×ｔ＝２×π×ｋ／Ｎとの関係式が成り立つ。また、この関係式を変形すると、下記のようにｔについての２次方程式となる。
ａ×ｔ^２＋ｂ×ｔ−ｋ／Ｎ＝０
この２次方程式の解は次の式（ｃ）となる。
ｔ＝（−ｂ±√（ｂ^２＋４×ａ×ｋ／Ｎ））／（２×ａ） ・・・・・（ｃ）
したがって、本例ではｔは負の数とはならないことを考慮すれば、この式（ｃ）から上記式（３）が導出される。

このタイミング算出処理によって算出されるＭ番目の周期（１，２番目の周期以後に到来する所望周期（未来の周期）。一例として、３，４，５番目の各周期）に対するＮ個のサンプリングクロックＳ４の出力タイミング（経過時間ｔ）の具体例を算出すると、図３に示す時間テーブルとなる。なお、この例では、一例として、計測した１番目の周期の長さＴ１が０．０８５４（秒）、２番目の周期の長さＴ２が０．０６７７（秒）であるとした。また、この図において「周波数ｆ」および「振幅」は、交流信号Ｓ１の周波数ｆおよび振幅を示している。この図によれば、最初の周期（１番目の周期）から、周期の長さを計測した１，２番目の各周期に対して未来の周期となる３，４，５番目の各周期までの各周期に対するサンプリングクロックＳ４の出力タイミング（経過時間ｔ）が正確に算出されていることが確認される。すなわち、サンプリングクロックＳ４が、交流信号Ｓ１の立ち上がりゼロクロス点（振幅がほぼゼロになる点）に正確に同期し、かつ間隔が交流信号Ｓ１の周波数ｆに比例して変化し、しかも交流信号Ｓ１の各周期において正確にＮ個（８回）出力されるようになっていることが確認される。また、処理部１２は、図２に示すように、長さを計測する２番目の周期の期末において検出される検出信号Ｓ３の入力後において、上記した周期計測処理、パラメータ算出処理およびタイミング算出処理を極めて短時間のうちに実行して、３番目の周期でのサンプリングクロックＳ４の最初の出力タイミングが到来する前にこれらの処理を完了させる。

最後に、処理部１２は、生成処理を実行する。この生成処理では、処理部１２は、記憶部１３に記憶されている所望周期についての出力タイミングに基づいて、図２に示すように、３，４，５番目の各周期に対してＮ個のサンプリングクロックＳ４をそれぞれ出力する。具体的には、処理部１２は、１番目の周期の期首（ゼロクロス点Ａ）からの経過時間を計測しつつ、この経過時間が記憶部１３に記憶されている所望周期（３，４，５番目の周期）についての経過時間ｔと一致したときにサンプリングクロックＳ４を順次生成して、Ａ／Ｄ変換部５に出力する。処理部１２は、記憶部１３に記憶されている出力タイミング（経過時間ｔ）に基づくサンプリングクロックＳ４の生成および出力を続行し、すべての出力タイミング（経過時間ｔ）に基づくサンプリングクロックＳ４の出力後に生成処理を終了させる。これにより、サンプリングクロックの生成処理が完了する。

Ａ／Ｄ変換部５は、サンプリングクロック生成回路４の処理部１２から出力されるサンプリングクロックＳ４に基づき、交流信号Ｓ１の３番目以降の各周期についてサンプリングしてディジタル信号Ｄ１を出力する。信号処理部６は、Ａ／Ｄ変換部５から出力されるディジタル信号Ｄ１をＦＦＴ演算処理することにより、交流信号Ｓ１についての特性データＤ２を算出して出力する。

このように、このサンプリングクロック生成回路４、およびこのサンプリングクロック生成回路４を備えた交流信号測定装置１では、サンプリングクロック生成回路４のゼロクロス検出部１１が、時間ｔに比例して周波数ｆ（ｆ＝ａ×ｔ＋ｂ。ａは周波数加速度、ｂは初期値）が変化する交流信号Ｓ１の立ち上がりゼロクロス点の検出タイミングに同期して検出信号Ｓ３を出力し、サンプリングクロック生成回路４の処理部１２が、検出信号Ｓ３に基づいて交流信号Ｓ１の周期の長さを連続して少なくとも２回（Ｔ１，Ｔ２）計測し、各周期の長さＴ１，Ｔ２および上記式（１），（２）に基づいて周波数加速度ａおよび初期値ｂを算出し、算出した周波数加速度ａおよび初期値ｂに基づいて所望周期（未来の周期）に対するＮ個のサンプリングクロックの出力タイミングを算出し、この算出した出力タイミングに基づいてサンプリングクロックＳ４を生成して、Ａ／Ｄ変換部５に出力する。

したがって、このサンプリングクロック生成回路４およびこの交流信号測定装置１によれば、時間ｔに比例して周波数ｆが変化する交流信号Ｓ１の立ち上がりゼロクロス点に正確に同期し、かつその周波数ｆに比例して間隔が変化するサンプリングクロックＳ４を、交流信号Ｓ１の各周期（所望周期）において正確にＮ個（２のべき乗回（本例では８回））出力することができる。これにより、Ａ／Ｄ変換部５が交流信号Ｓ１をその周波数の変化に対応してサンプリング間隔を変化させつつサンプリングしてディジタル信号Ｄ１に変換することができる結果、信号処理部６において、このディジタル信号Ｄ１を用いたＦＦＴ演算処理（フーリエ変換解析）により、交流信号Ｓ１についての特性データＤ２を正確に算出することができる。

具体的には、このサンプリングクロック生成回路４、およびこのサンプリングクロック生成回路４を備えた交流信号測定装置１では、周波数加速度ａおよび初期値ｂと共に、上記式（３）に基づいて出力タイミングを算出し、この算出した出力タイミングのうちの所望周期についての出力タイミングに基づいて、所望周期に対するサンプリングクロックを生成して出力する。したがって、このサンプリングクロック生成回路および交流信号測定装置によれば、所望周期についての出力タイミングを１つの算出式で簡単に算出することができる。

なお、上記したサンプリングクロック生成回路４では、所望周期に対するサンプリングクロックＳ４の出力タイミングと共に、長さを計測した周期（１，２番目の周期）に対するサンプリングクロックＳ４の出力タイミングも算出しているが、所望周期に対するサンプリングクロックＳ４の出力タイミングのみを算出するタイミング算出処理を採用することもできる。以下、このタイミング算出処理について説明する。

このタイミング算出処理では、処理部１２は、パラメータ算出処理で算出した周波数加速度ａ、初期値ｂおよび下記式（４），（５）に基づいて、所望周期（長さを計測した周期のうちの最初の周期からＭ番目に到来する周期）に対するＮ個のサンプリングクロックＳ４の出力タイミングを算出して記憶部１３に記憶させる。この場合、所望周期の期首を起点とした出力タイミング（具体的には、この起点からの経過時間ｔ）を算出して記憶させる。
ｔ＝（√（ｂ_Ｍ ^２＋４×ａ×ｎ／Ｎ）−ｂ_Ｍ）／（２×ａ） ・・・・ （４）
ｂ_Ｍ＝（√（ｂ^２＋４×ａ×Ｍ） ・・・・ （５）
ここで、ｎは１以上Ｎ以下の各整数とする。

なお、上記式（４），（５）は次のようにして導き出される。まず、式（５）の導出について説明する。長さを計測した周期のうちの最初の周期（１番目の周期）の期首から、Ｍ番目の周期が経過するまでの時間をｔ_（Ｍ）とすると、Ｍ番目の周期完了までに、Ｍ×Ｎ個の出力タイミングが生成されるため、これを上記式（３）にｋとして代入して、下記式（ｄ）が成り立つ。
ｔ_（Ｍ）＝（√（ｂ^２＋４×ａ×Ｍ）−ｂ）／（２×ａ） ・・・・（ｄ）
また、同様にして、長さを計測した周期のうちの最初の周期（１番目の周期）の期首から、（Ｍ＋１）番目の周期が経過するまでの時間をｔ_{（Ｍ＋１）}とすると、（Ｍ＋１）番目の周期完了までに、（Ｍ＋１）×Ｎ個の出力タイミングが生成されるため、これを上記式（３）にｋとして代入して、下記式（ｅ）が成り立つ。
ｔ_{（Ｍ＋１）}＝（√（ｂ^２＋４×ａ×（Ｍ＋１））−ｂ）／（２×ａ） ・・ （ｅ）
したがって、（Ｍ＋１）番目の周期の長さＴ_Ｍ＋１は、上記式（ｅ）から上記式（ｄ）を減算することにより、
Ｔ_Ｍ＋１＝（√（Ａ＋４×ａ）−√（Ａ））／（２×ａ） ・・・・ （ｆ）
ここで、Ａ＝（ｂ^２＋４×ａ×Ｎ）とする。

（Ｍ＋１）周期では、初期値ｂ_Ｍから１回転する時間（１周期）がＴ_Ｍ＋１であるため、下記式（ｇ）が成り立つ。
ｂ_Ｍ＝（１−ａ×Ｔ_Ｍ＋１×Ｔ_Ｍ＋１）／Ｔ_Ｍ＋１ ・・ （ｇ）
また、この式（ｇ）に上記式（ｆ）を代入して整理することにより、下記のように式（５）が導出される。
ｂ_Ｍ＝√（Ａ）＝√（ｂ^２＋４×ａ×Ｍ）
また、このｂ_Ｍを初期値として、（Ｍ＋１）周期に対するＮ個の出力タイミングを考えると、この（Ｍ＋１）周期でのｎ個目の出力タイミング（（Ｍ＋１）周期の期首からの経過時間ｔ）は、上記式（ｃ）におけるｂをｂ_Ｍとし、ｋをｎとしたものとなることから、下記式（ｈ）が成り立ち、
ｔ＝（−ｂ_Ｍ±√（ｂ_Ｍ ^２＋４×ａ×ｎ／Ｎ））／（２×ａ） ・・・・ （ｈ）
したがって、本例ではｔは負の数とはならないことを考慮すれば、この式（ｈ）から上記式（４）が導出される。

このタイミング算出処理によって算出されるＭ番目の周期（１，２番目の周期以後に到来する所望周期（未来の周期）。一例として、３，４，５番目の各周期）に対するＮ個のサンプリングクロックＳ４の出力タイミング（経過時間ｔ）の具体例を算出すると、図４に示す時間テーブルとなる。なお、この例でも、計測した１番目の周期の長さＴ１が０．０８５４（秒）、２番目の周期の長さＴ２が０．０６７７（秒）であるとした。また、この図において「周波数ｆ」および「振幅」は、交流信号Ｓ１の周波数ｆおよび振幅を示している。この図によれば、このタイミング算出処理によっても、各周期に対するサンプリングクロックＳ４の出力タイミング（３番目の周期ではこの周期の期首からの経過時間ｔ、４番目の周期ではこの周期の期首からの経過時間ｔ、５番目の周期ではこの周期の期首からの経過時間ｔ）が正確に算出されていることが確認される。なお、処理部１２は、このタイミング算出処理を実行して、サンプリングクロックＳ４の出力タイミングを算出したときには、周期毎にその期首からの経過時間を計測しつつ、この経過時間が記憶部１３に記憶されているその周期についての経過時間ｔと一致したときにサンプリングクロックＳ４を順次生成して、Ａ／Ｄ変換部５に出力する。例えば、３番目の周期では、その周期の期首からの経過時間を計測しつつ、この経過時間が記憶部１３に記憶されている３番目の周期についての経過時間ｔと一致したときにサンプリングクロックＳ４を順次生成して、Ａ／Ｄ変換部５に出力する。

このタイミング算出処理を実行する構成においても、時間ｔに比例して周波数ｆが変化する交流信号Ｓ１の立ち上がりゼロクロス点に正確に同期し、かつその周波数ｆに比例して間隔が変化するサンプリングクロックＳ４を、交流信号Ｓ１の各周期（所望周期）において正確にＮ個（２のべき乗回（本例では８回））出力することができるため、先に説明したタイミング算出処理の実行時と同様にして、Ａ／Ｄ変換部５が交流信号Ｓ１をその周波数の変化に対応してサンプリング間隔を変化させつつサンプリングしてディジタル信号Ｄ１に変換することができる結果、信号処理部６において、このディジタル信号Ｄ１を用いたＦＦＴ演算処理（フーリエ変換解析）により、交流信号Ｓ１についての特性データＤ２を正確に算出することができる。また、このタイミング算出処理を実行する構成によれば、所望周期に対するサンプリングクロックについての出力タイミングのみを算出することができる。

なお、上記したサンプリングクロック生成回路４では、交流信号Ｓ１の周波数ｆの変化率（周波数加速度ａ）が一定であるとの前提において、最初に算出した各パラメータａ，ｂを使用して、未来のすべての周期に対する出力タイミングを算出しているが、交流信号Ｓ１の周波数ｆが少しずつずれることもある。このため、例えば、交流信号Ｓ１の各周期の長さの計測を継続しつつ、次に到来する１つの周期に対するサンプリングクロックＳ４の出力タイミングのみを、この１つの周期の直前の２つの周期の長さを用いて算出するという処理を繰り返し実行する構成を採用することもできる。

交流信号測定装置１の構成を示すブロック図である。 交流信号測定装置１の動作を説明するためのタイミングチャートである。 出力タイミング（経過時間ｔ）の算出例を説明するためのサンプリング回数、経過時間ｔ、交流信号Ｓ１の周波数ｆおよび振幅のデータテーブルを示す図である。 出力タイミング（経過時間ｔ）の他の算出例を説明するためのサンプリング回数、経過時間ｔ、交流信号Ｓ１の周波数ｆおよび振幅のデータテーブルを示す図である。

符号の説明

１ 交流信号測定装置
２ 入力部
３ フィルタ部
４ サンプリングクロック生成回路
５ Ａ／Ｄ変換部
６ 信号処理部
１１ ゼロクロス検出部
１２ 処理部
１３ 記憶部
Ｄ１ ディジタル信号
Ｓ１，Ｓ２ 交流信号
Ｓ３ 検出信号
Ｓ４ サンプリングクロック

Claims (4)

1. 周波数ｆが時間ｔの関数（ｆ＝ａ×ｔ＋ｂ。ａは周波数加速度、ｂは初期値）で変化する交流信号をディジタル信号に変換するＡ／Ｄ変換部に供給するサンプリングクロックを前記交流信号の１周期においてＮ個（Ｎは２のべき乗）生成するサンプリングクロック生成回路であって、
   前記交流信号の立ち上がりゼロクロス点および立ち下がりゼロクロス点のうちの一方のゼロクロス点に同期して検出信号を出力するゼロクロス検出部と、処理部とを備え、
   前記処理部は、前記検出信号に基づいて前記交流信号の周期の長さを少なくとも２回（Ｔ１，Ｔ２）計測する周期計測処理と、当該各周期の長さＴ１，Ｔ２および下記式（１）に基づいて前記周波数加速度ａを算出すると共に前記周期の長さＴ１、前記算出した周波数加速度ａおよび下記式（２）に基づいて前記初期値ｂを算出するパラメータ算出処理と、当該算出した前記周波数加速度ａおよび前記初期値ｂに基づいて前記長さを計測した周期以後に到来する所望周期に対するＮ個のサンプリングクロックの出力タイミングを算出するタイミング算出処理と、当該算出した出力タイミングに基づいて前記サンプリングクロックを生成して出力する出力処理とを実行するサンプリングクロック生成回路。
   ａ＝（Ｔ１−Ｔ２）／（Ｔ１×Ｔ２×（Ｔ１＋Ｔ２）） ・・・・・ （１）
   ｂ＝（１−ａ×Ｔ１×Ｔ１）／Ｔ１ ・・・・・ （２）
2. 前記処理部は、前記長さを計測した周期のうちの最初の周期からＭ（Ｍは３以上の整数）番目に到来する周期を前記所望周期としたときに、前記タイミング算出処理において、前記周波数加速度ａ、前記初期値ｂおよび下記式（３）に基づき、前記最初の周期から前記所望周期までの各周期に対する前記サンプリングクロックについての当該最初の周期の期首を起点とした出力タイミングを算出し、前記出力処理において、当該算出した出力タイミングのうちの当該所望周期についての出力タイミングに基づいて前記サンプリングクロックを生成して出力する請求項１記載のサンプリングクロック生成回路。
   ｔ＝（√（ｂ^２＋４×ａ×ｋ／Ｎ）−ｂ）／（２×ａ） ・・・・・ （３）
   ここで、ｋは、１以上（Ｍ×Ｎ）以下の各整数。
3. 前記処理部は、前記長さを計測した周期のうちの最初の周期からＭ（Ｍは３以上の整数）番目に到来する周期を前記所望周期としたときに、前記タイミング算出処理において、前記周波数加速度ａ、前記初期値ｂおよび下記式（４），（５）に基づき、当該所望周期のＮ個のサンプリングクロックについて当該所望周期の期首を起点とした出力タイミングを算出し、当該算出した出力タイミングに基づいて前記サンプリングクロックを生成して出力する請求項１記載のサンプリングクロック生成回路。
   ｔ＝（√（ｂ_Ｍ ^２＋４×ａ×ｎ／Ｎ）−ｂ_Ｍ）／（２×ａ） ・・・・ （４）
   ｂ_Ｍ＝（√（ｂ^２＋４×ａ×Ｍ） ・・・・ （５）
   ここで、ｎは１以上Ｎ以下の各整数。
4. 請求項１から３のいずれかに記載のサンプリングクロック生成回路と、前記Ａ／Ｄ変換部とを備え、
   前記Ａ／Ｄ変換部は、前記サンプリングクロックを入力して当該サンプリングクロックに同期して前記交流信号をサンプリングする交流信号測定装置。

Images