JP2004061339A - 位相検出装置 - Google Patents
位相検出装置 Download PDFInfo
- Publication number
- JP2004061339A JP2004061339A JP2002221012A JP2002221012A JP2004061339A JP 2004061339 A JP2004061339 A JP 2004061339A JP 2002221012 A JP2002221012 A JP 2002221012A JP 2002221012 A JP2002221012 A JP 2002221012A JP 2004061339 A JP2004061339 A JP 2004061339A
- Authority
- JP
- Japan
- Prior art keywords
- input
- delay
- clock
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【課題】位相比較の精度向上のためにクロックの周波数の増加させる場合、消費電力が比例して増加してしまうため、低消費電力で精度向上を図ることが困難であるという課題を有していた。
【解決手段】基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とする。
【選択図】 図1
【解決手段】基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とする。
【選択図】 図1
Description
【0001】
【発明が属する技術分野】
本発明は、クロック信号の位相検出を行う位相検出装置に関する。
【0002】
【従来の技術】
近年、同期式のSDRAMやSSRAM等の汎用メモリの周波数が高速化されるに伴い、メモリとのインターフェースを行うLSIでは、データとクロックの間のセットアップやホールドタイムについて十分余裕をとることが必要不可欠となってきた。
【0003】
また、LSI単体においても、高集積化と高速化が進むにつれ、チップ内のクロック位相を電圧変動、温度変動とプロセスの出来映えによるトランジスタ能力の変動に依存しない構成のタイミング制御が課題となっている。
【0004】
従来、フリップフロップのデータ入力とクロック入力に異なる位相のクロックを入力して、位相を判定する方式が考案されている。
【0005】
図8は従来の位相信号判定装置の構成を示すブロック図である。
【0006】
図において、N個のフリップフロップのクロック入力には周波数f0の第1のクロックCK1が入力されている。また、第1のクロック1のN倍(Nは2のK乗、Kは自然数)の周波数N*f0をもった第2のクロックCK2をシフトクロックとするNビットのシフトレジスタ3のデータ入力に第2のクロックをN分周したf0の周波数のクロックを入力しシフトすることによって得られた、2π*(1/N)ずつ位相シフトしたNビットのクロックデータを、それぞれN個のフリップフロップのデータ入力する構成をとっている。この実施例では、N=4であり、シフトレジスタからの出力θ1、θ2、θ3、θ4はそれぞれ90度位相シフトしたクロックであり、フリップフロップ4(4A、4B、4C、4D)のデータ入力に接続されている。
【0007】
図9は図8の位相信号判定装置の各信号波形を示すタイミングチャートである。
【0008】
図において、クロック1の立ち上がりエッジで、θ1、θ2、θ3、θ4をラッチするため、フリップフロップ4A,4B,4C,4Dの出力Q1,Q2,Q3,Q4はそれぞれH、H、L、Lとなり、この場合の、クロックの位相はθ2とθ3の間であることが分かる。
【0009】
しかしながら、実施例ではN=4の場合で各θ1、θ2、θ3、θ4の位相差が90度と大きいため、精度が高いとはいえない。精度の向上を図るためには、第2のクロックの周波数を早くし、かつシフトレジスタのビットを増すことが考えられる。例えば、N=8の場合、f2=8xf0で精度は45度。N=16の場合、f2=16xf0で精度は22.5度である。
【0010】
しかしながら、一般的に消費電流は、f*C*Vで表現されることから明らかなように、クロックの周波数の増加に伴い消費電力は比例して増加してしまうことになる。
【0011】
【発明が解決しようとする課題】
上記従来技術においては、基準となる2つのクロックが必要であること、さらに位相比較の精度向上のためにクロックの周波数の増加させる場合、消費電力が比例して増加してしまうため、低消費電力で精度向上を図ることが困難であるという課題を有していた。
【0012】
そこで、本発明は上記課題を解決可能な位相検出装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明の位相検出装置は、基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とすることを特徴とする。これにより、周波数の異なる第2のクロックを用いることなく、位相検出を実現することができる。
【0014】
また、遅延回路の遅延時間を制御することにより、クロック周波数を増加させることなく比較精度の向上を実現することができる。
【0015】
【発明の実施の形態】
図1は本発明の第1の実施形態における位相検出装置の構成を示すブロック図である。
【0016】
図において、CK0は基準クロックであり、第1遅延回路1および第2遅延回路2は同じ統制を持つ遅延素子3で構成されている。CK1(1),CK1(2),・・・、CK1(N)は遅延回路1のN分割された途中ノード、CK2(1),CK2(2),・・・、CK2(N)は遅延回路2のN分割された途中ノードである。F(1)、F(2)、F(3)、・・F(K)、・・F(N−1)、FNはフリップフロップで、Q(1)、Q(2)、Q(3)、・・Q(K)、・・Q(N−1)、Q(N)フリップフロップの出力である。
【0017】
図2は図1の位相検出装置の各信号波形を示すタイミングチャートである。
【0018】
図において、基準クロックCK0からCK1(K)とCK2(K)までの遅延時間td1(K)とtd2(K)は
td2(K)=M*td1(K)
の関係を満足するようにMの値を設定すると、
td2(K).td1(K)=(M.1)*td1(K)=tc/2
の関係が成立する。すなわち、
td1(K)=tc/(2*(M.1))
となる。
【0019】
M=2のとき、td1(K)=tc/2
M=3のとき、td1(K)=tc/4
M=4のとき、td1(K)=tc/6
M=5のとき、td1(K)=tc/8
となり、K=2,3,4,5と第1遅延回路1と第2遅延回路2の遅延時間の比Mを変えることで、180度、90度、60度、45度の位相を持った信号を検出することが可能である。
【0020】
図3は本発明の第2の実施形態における位相検出装置の構成を示すブロック図である。本実施の形態は第1の実施形態の位相検出装置に位相判定回路4を組み合わせて構成されている。
【0021】
図において、位相判定回路4はA(1)、A(2)、・・・、A(N−1)のN−1個の2入力AND回路とV(1)、V(2)、・・・、V(N−1)のN−1個のインバータ回路で構成されている。
【0022】
フリップフロップF(1)、F(2)、・・・、F(N−1)の正出力Q(1)、Q(2)、・・・、Q(N−1)は、AND回路A(1)、A(2)、・・・、A(N−1)の一方の入力に接続され、F(2)、F(3)、・・・、F(N)の正出力は、インバータV(1)、V(2)、・・・、V(N−1)を介して、AND回路A(1)、A(2)、・・・、A(N−1)のもう一方の入力に接続されている。AA(1)、AA(2)、・・・、AA(N−1)はAND回路A(1)、A(2)、・・・、A(N−1)の出力である。
【0023】
図4は本発明の第2の実施形態における位相検出装置の各信号波形を示すタイミングチャートである。
【0024】
図において、フリップフロップの出力Q(1)、Q(2)、・・・、Q(K)がHighであり、フリップフロップの出力Q(K+1)、・・・、Q(N−1)、Q(N)がLowの場合、AND回路の出力A(K)のみがHとなる。第1遅延回路1と第2遅延回路2の遅延比Nが2の場合、基本クロック信号CK0から45度位相変換されたクロック波形が第1遅延回路1の途中入力CK1(K)から得られる。
【0025】
位相の精度は、
td(K)*(M.1)/M <td(K)<td(K)*(M+1)/M
で表され、これは、遅延素子3の遅延時間にほぼ等しい。
【0026】
M=16、tc=10ns(100MHz)の場合、
CK1(16)は2.5nsを中心として、2.344nsから2.656nsの間にあり、このバラツキはサイクル時間の1.5%である。
【0027】
なお、上記インバータV(1)、V(2)、・・・、V(N−1)の代わりに、フリップフロップF(2)、F(3)、・・・、F(N)の負出力を直接AND回路に入力しても良い。
【0028】
図5は本発明の第3の実施形態における位相検出装置の構成を示すブロック図である。
【0029】
本実施の形態は、第1の遅延回路1の途中出力CK1(1)、CK(2)、・・・、CK1(N)を入力とするクロックドバッファのクロック入力に位相検出器のAND回路の出力AA(1)、AA(2)、・・・、AA(N)を接続したものである。この構成により、図4の波形のAA(K)がクロック入力されているCK1(K)を外部に取り出すことができる。図5の構成では第1遅延回路1と第2遅延回路2の遅延時間比であるM=2であるから、前述の
td1(K)=tc/(2*(M.1))
の関係のM=2のときより、
td1(K)=tc/2
であり、CK0入力から180度位相のずれた信号がS(K)から取り出すことができる。本実施の形態では、M=3とすれば90度、M=4とすれば60度位相変換されたクロックを取り出すことができる。
【0030】
図6は本発明の第4の実施形態における位相検出装置の構成を示すブロック図である。
【0031】
本実施の形態は、位相遅延回路のK番目の正出力をK+1番目のフリップフロップのリセット入力に入れた形で構成されている。この構成では、例えば、K=16で安定していた回路においては、基準クロックの周波数を4倍にするとフリップフロップの出力は、4段目で位相検出される。しかも、12段目でも位相検出のフラッグが立つことを回避する事ができる。
【0032】
この構成により、周波数の変動や電圧や温度変動が大きい環境でも回路変更やトリミング等の合わせ込むことなく位相遅延を実現することができる。
【0033】
図7は本発明の第5の実施形態における位相検出装置の構成を示すブロック図である。本実施の形態は、前実施の形態における回路のN番目のフリップフロップ出力をクロック入力とする第N番目のクロックドバッファを追加した構成である。
【0034】
本実施の形態における位相検出装置においては、基本遅延素子3の遅延時間td0の2倍の時間の逆数
fmax=1/(2*td0)
まで高速な周波数に対応可能である。
【0035】
一方、低周波数側は第1遅延回路1と第2遅延回路2の遅延素子3の接続数を増すことによって対応できるが、回路規模が大きくなる。同一回路のLSIをクロックのスケーリングによって消費電力削減や性能変更を行う場合や解析評価時の超低速動作時では位相の変化より遅延時間の絶対値が重要となる場合がある。
【0036】
例えば、消費電力削減のためにサイクルタイムが10nsで動作するLSIの動作周波数を1/10にしてサイクルタイムを100nsに変化した場合を考える。この場合、サイクルタイム10nsの90度の位相遅延時間2.5nsを10倍の遅延時間は25nsにする必要はない。LSIの回路自体は2.5nsのタイミング余裕があれば動作するからである。このような場合は、周波数を1/10になることを考慮して遅延素子の段数を予め10倍用意しておく必要はなく、本発明のような回路構成とすることでN番目のフラッグが必ずONになり、動作に十分なクロックの遅延時間を確保することができる。
【0037】
【発明の効果】
本発明は、基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とすることを特徴とする。これにより、周波数の異なる第2のクロックを用いることなく、位相検出を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における位相検出装置の構成を示すブロック図
【図2】図1の位相検出装置の各信号波形を示すタイミングチャート
【図3】本発明の第2の実施形態における位相検出装置の構成を示すブロック図
【図4】本発明の第2の実施形態における位相検出装置の各信号波形を示すタイミングチャート
【図5】本発明の第3の実施形態における位相検出装置の構成を示すブロック図
【図6】本発明の第4の実施形態における位相検出装置の構成を示すブロック図
【図7】本発明の第5の実施形態における位相検出装置の構成を示すブロック図
【図8】従来の位相信号判定装置の構成を示すブロック図
【図9】従来の位相信号判定装置の各信号波形を示すタイミングチャート
【符号の説明】
1 第1遅延回路
2 第2遅延回路
3 遅延素子
4 位相判定回路
【発明が属する技術分野】
本発明は、クロック信号の位相検出を行う位相検出装置に関する。
【0002】
【従来の技術】
近年、同期式のSDRAMやSSRAM等の汎用メモリの周波数が高速化されるに伴い、メモリとのインターフェースを行うLSIでは、データとクロックの間のセットアップやホールドタイムについて十分余裕をとることが必要不可欠となってきた。
【0003】
また、LSI単体においても、高集積化と高速化が進むにつれ、チップ内のクロック位相を電圧変動、温度変動とプロセスの出来映えによるトランジスタ能力の変動に依存しない構成のタイミング制御が課題となっている。
【0004】
従来、フリップフロップのデータ入力とクロック入力に異なる位相のクロックを入力して、位相を判定する方式が考案されている。
【0005】
図8は従来の位相信号判定装置の構成を示すブロック図である。
【0006】
図において、N個のフリップフロップのクロック入力には周波数f0の第1のクロックCK1が入力されている。また、第1のクロック1のN倍(Nは2のK乗、Kは自然数)の周波数N*f0をもった第2のクロックCK2をシフトクロックとするNビットのシフトレジスタ3のデータ入力に第2のクロックをN分周したf0の周波数のクロックを入力しシフトすることによって得られた、2π*(1/N)ずつ位相シフトしたNビットのクロックデータを、それぞれN個のフリップフロップのデータ入力する構成をとっている。この実施例では、N=4であり、シフトレジスタからの出力θ1、θ2、θ3、θ4はそれぞれ90度位相シフトしたクロックであり、フリップフロップ4(4A、4B、4C、4D)のデータ入力に接続されている。
【0007】
図9は図8の位相信号判定装置の各信号波形を示すタイミングチャートである。
【0008】
図において、クロック1の立ち上がりエッジで、θ1、θ2、θ3、θ4をラッチするため、フリップフロップ4A,4B,4C,4Dの出力Q1,Q2,Q3,Q4はそれぞれH、H、L、Lとなり、この場合の、クロックの位相はθ2とθ3の間であることが分かる。
【0009】
しかしながら、実施例ではN=4の場合で各θ1、θ2、θ3、θ4の位相差が90度と大きいため、精度が高いとはいえない。精度の向上を図るためには、第2のクロックの周波数を早くし、かつシフトレジスタのビットを増すことが考えられる。例えば、N=8の場合、f2=8xf0で精度は45度。N=16の場合、f2=16xf0で精度は22.5度である。
【0010】
しかしながら、一般的に消費電流は、f*C*Vで表現されることから明らかなように、クロックの周波数の増加に伴い消費電力は比例して増加してしまうことになる。
【0011】
【発明が解決しようとする課題】
上記従来技術においては、基準となる2つのクロックが必要であること、さらに位相比較の精度向上のためにクロックの周波数の増加させる場合、消費電力が比例して増加してしまうため、低消費電力で精度向上を図ることが困難であるという課題を有していた。
【0012】
そこで、本発明は上記課題を解決可能な位相検出装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明の位相検出装置は、基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とすることを特徴とする。これにより、周波数の異なる第2のクロックを用いることなく、位相検出を実現することができる。
【0014】
また、遅延回路の遅延時間を制御することにより、クロック周波数を増加させることなく比較精度の向上を実現することができる。
【0015】
【発明の実施の形態】
図1は本発明の第1の実施形態における位相検出装置の構成を示すブロック図である。
【0016】
図において、CK0は基準クロックであり、第1遅延回路1および第2遅延回路2は同じ統制を持つ遅延素子3で構成されている。CK1(1),CK1(2),・・・、CK1(N)は遅延回路1のN分割された途中ノード、CK2(1),CK2(2),・・・、CK2(N)は遅延回路2のN分割された途中ノードである。F(1)、F(2)、F(3)、・・F(K)、・・F(N−1)、FNはフリップフロップで、Q(1)、Q(2)、Q(3)、・・Q(K)、・・Q(N−1)、Q(N)フリップフロップの出力である。
【0017】
図2は図1の位相検出装置の各信号波形を示すタイミングチャートである。
【0018】
図において、基準クロックCK0からCK1(K)とCK2(K)までの遅延時間td1(K)とtd2(K)は
td2(K)=M*td1(K)
の関係を満足するようにMの値を設定すると、
td2(K).td1(K)=(M.1)*td1(K)=tc/2
の関係が成立する。すなわち、
td1(K)=tc/(2*(M.1))
となる。
【0019】
M=2のとき、td1(K)=tc/2
M=3のとき、td1(K)=tc/4
M=4のとき、td1(K)=tc/6
M=5のとき、td1(K)=tc/8
となり、K=2,3,4,5と第1遅延回路1と第2遅延回路2の遅延時間の比Mを変えることで、180度、90度、60度、45度の位相を持った信号を検出することが可能である。
【0020】
図3は本発明の第2の実施形態における位相検出装置の構成を示すブロック図である。本実施の形態は第1の実施形態の位相検出装置に位相判定回路4を組み合わせて構成されている。
【0021】
図において、位相判定回路4はA(1)、A(2)、・・・、A(N−1)のN−1個の2入力AND回路とV(1)、V(2)、・・・、V(N−1)のN−1個のインバータ回路で構成されている。
【0022】
フリップフロップF(1)、F(2)、・・・、F(N−1)の正出力Q(1)、Q(2)、・・・、Q(N−1)は、AND回路A(1)、A(2)、・・・、A(N−1)の一方の入力に接続され、F(2)、F(3)、・・・、F(N)の正出力は、インバータV(1)、V(2)、・・・、V(N−1)を介して、AND回路A(1)、A(2)、・・・、A(N−1)のもう一方の入力に接続されている。AA(1)、AA(2)、・・・、AA(N−1)はAND回路A(1)、A(2)、・・・、A(N−1)の出力である。
【0023】
図4は本発明の第2の実施形態における位相検出装置の各信号波形を示すタイミングチャートである。
【0024】
図において、フリップフロップの出力Q(1)、Q(2)、・・・、Q(K)がHighであり、フリップフロップの出力Q(K+1)、・・・、Q(N−1)、Q(N)がLowの場合、AND回路の出力A(K)のみがHとなる。第1遅延回路1と第2遅延回路2の遅延比Nが2の場合、基本クロック信号CK0から45度位相変換されたクロック波形が第1遅延回路1の途中入力CK1(K)から得られる。
【0025】
位相の精度は、
td(K)*(M.1)/M <td(K)<td(K)*(M+1)/M
で表され、これは、遅延素子3の遅延時間にほぼ等しい。
【0026】
M=16、tc=10ns(100MHz)の場合、
CK1(16)は2.5nsを中心として、2.344nsから2.656nsの間にあり、このバラツキはサイクル時間の1.5%である。
【0027】
なお、上記インバータV(1)、V(2)、・・・、V(N−1)の代わりに、フリップフロップF(2)、F(3)、・・・、F(N)の負出力を直接AND回路に入力しても良い。
【0028】
図5は本発明の第3の実施形態における位相検出装置の構成を示すブロック図である。
【0029】
本実施の形態は、第1の遅延回路1の途中出力CK1(1)、CK(2)、・・・、CK1(N)を入力とするクロックドバッファのクロック入力に位相検出器のAND回路の出力AA(1)、AA(2)、・・・、AA(N)を接続したものである。この構成により、図4の波形のAA(K)がクロック入力されているCK1(K)を外部に取り出すことができる。図5の構成では第1遅延回路1と第2遅延回路2の遅延時間比であるM=2であるから、前述の
td1(K)=tc/(2*(M.1))
の関係のM=2のときより、
td1(K)=tc/2
であり、CK0入力から180度位相のずれた信号がS(K)から取り出すことができる。本実施の形態では、M=3とすれば90度、M=4とすれば60度位相変換されたクロックを取り出すことができる。
【0030】
図6は本発明の第4の実施形態における位相検出装置の構成を示すブロック図である。
【0031】
本実施の形態は、位相遅延回路のK番目の正出力をK+1番目のフリップフロップのリセット入力に入れた形で構成されている。この構成では、例えば、K=16で安定していた回路においては、基準クロックの周波数を4倍にするとフリップフロップの出力は、4段目で位相検出される。しかも、12段目でも位相検出のフラッグが立つことを回避する事ができる。
【0032】
この構成により、周波数の変動や電圧や温度変動が大きい環境でも回路変更やトリミング等の合わせ込むことなく位相遅延を実現することができる。
【0033】
図7は本発明の第5の実施形態における位相検出装置の構成を示すブロック図である。本実施の形態は、前実施の形態における回路のN番目のフリップフロップ出力をクロック入力とする第N番目のクロックドバッファを追加した構成である。
【0034】
本実施の形態における位相検出装置においては、基本遅延素子3の遅延時間td0の2倍の時間の逆数
fmax=1/(2*td0)
まで高速な周波数に対応可能である。
【0035】
一方、低周波数側は第1遅延回路1と第2遅延回路2の遅延素子3の接続数を増すことによって対応できるが、回路規模が大きくなる。同一回路のLSIをクロックのスケーリングによって消費電力削減や性能変更を行う場合や解析評価時の超低速動作時では位相の変化より遅延時間の絶対値が重要となる場合がある。
【0036】
例えば、消費電力削減のためにサイクルタイムが10nsで動作するLSIの動作周波数を1/10にしてサイクルタイムを100nsに変化した場合を考える。この場合、サイクルタイム10nsの90度の位相遅延時間2.5nsを10倍の遅延時間は25nsにする必要はない。LSIの回路自体は2.5nsのタイミング余裕があれば動作するからである。このような場合は、周波数を1/10になることを考慮して遅延素子の段数を予め10倍用意しておく必要はなく、本発明のような回路構成とすることでN番目のフラッグが必ずONになり、動作に十分なクロックの遅延時間を確保することができる。
【0037】
【発明の効果】
本発明は、基本クロック1を入力とする遅延回1路のN分割されたN個の途中ノードCK1(1),CK1(2),・・・、CK1(N)をN個のフリップフロップのクロック入力とし、基本クロック1を入力とする遅延回路1のN倍の遅延特性を持った遅延回路2のN分割されたN個の途中ノードCK2(1)、CK2(2)、・・・、CK2(N)をN個のフリップフロップのデータ入力とすることを特徴とする。これにより、周波数の異なる第2のクロックを用いることなく、位相検出を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における位相検出装置の構成を示すブロック図
【図2】図1の位相検出装置の各信号波形を示すタイミングチャート
【図3】本発明の第2の実施形態における位相検出装置の構成を示すブロック図
【図4】本発明の第2の実施形態における位相検出装置の各信号波形を示すタイミングチャート
【図5】本発明の第3の実施形態における位相検出装置の構成を示すブロック図
【図6】本発明の第4の実施形態における位相検出装置の構成を示すブロック図
【図7】本発明の第5の実施形態における位相検出装置の構成を示すブロック図
【図8】従来の位相信号判定装置の構成を示すブロック図
【図9】従来の位相信号判定装置の各信号波形を示すタイミングチャート
【符号の説明】
1 第1遅延回路
2 第2遅延回路
3 遅延素子
4 位相判定回路
Claims (5)
- クロック信号を入力とする第1遅延素子がN個(Nは自然数)直列接続された第1遅延回路と、前記第1遅延素子の定数倍の遅延を持ち、前記クロック信号を入力とする第2遅延素子を基本単位としてN個直列接続された第2遅延回路を備え、前記第1遅延回路のK番目(KはN−1以下の自然数)の第1遅延素子出力は、前記クロック信号の入力エッジでデータ入力の0又は1を保持して出力するN個のフリップフロップのK番目(KはN−1以下の自然数)のフリップフロップのクロック入力に接続され、かつ前記第2遅延回路のK番目の第2遅延素子出力は、K番目のフリップフロップのデータ入力に接続されることを特徴とする位相検出装置。
- K番目のフリップフロップで保持されたデータ入力の正出力を第1入力として、K+1番目のフリップフロップで保持されたデータ入力の負出力を第2入力として、2つの入力の論理積をとるN−1個のAND回路をさらに備えた請求項1記載の位相検出装置。
- 第1遅延回路の(N−1)個の各第1遅延素子の出力を入力信号とし、(N−1)個のAND回路の出力をクロック入力信号とするクロックドバッファをさらに備えた請求項2記載の位相検出装置。
- フリップフロップのK番目の負出力が0の場合、K+1番目のANDの第1入力を0に固定する機能を有する請求項2記載の位相検出装置。
- N番目のフリップフロップの正出力を第1の入力とし、第2の入力を0に固定した第N番目のAND回路をさらに備えた請求項4記載の位相検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221012A JP2004061339A (ja) | 2002-07-30 | 2002-07-30 | 位相検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221012A JP2004061339A (ja) | 2002-07-30 | 2002-07-30 | 位相検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004061339A true JP2004061339A (ja) | 2004-02-26 |
Family
ID=31941459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221012A Pending JP2004061339A (ja) | 2002-07-30 | 2002-07-30 | 位相検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004061339A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010531002A (ja) * | 2007-05-09 | 2010-09-16 | シノプシス インコーポレイテッド | 自動回路設計及びシミュレーションに使用するための技術 |
WO2010104164A1 (ja) * | 2009-03-10 | 2010-09-16 | 日本電気株式会社 | デジタル位相比較器 |
WO2010150304A1 (ja) * | 2009-06-22 | 2010-12-29 | 株式会社アドバンテスト | 位相検出装置、試験装置および調整方法 |
US8756557B2 (en) | 2007-05-09 | 2014-06-17 | Synopsys, Inc. | Techniques for use with automated circuit design and simulations |
-
2002
- 2002-07-30 JP JP2002221012A patent/JP2004061339A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010531002A (ja) * | 2007-05-09 | 2010-09-16 | シノプシス インコーポレイテッド | 自動回路設計及びシミュレーションに使用するための技術 |
US8756557B2 (en) | 2007-05-09 | 2014-06-17 | Synopsys, Inc. | Techniques for use with automated circuit design and simulations |
WO2010104164A1 (ja) * | 2009-03-10 | 2010-09-16 | 日本電気株式会社 | デジタル位相比較器 |
US8415983B2 (en) | 2009-03-10 | 2013-04-09 | Nec Corporation | Digital phase comparator |
JP5321864B2 (ja) * | 2009-03-10 | 2013-10-23 | 日本電気株式会社 | デジタル位相比較器 |
WO2010150304A1 (ja) * | 2009-06-22 | 2010-12-29 | 株式会社アドバンテスト | 位相検出装置、試験装置および調整方法 |
US7999531B2 (en) | 2009-06-22 | 2011-08-16 | Advantest Corporation | Phase detecting apparatus, test apparatus and adjusting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4016394B2 (ja) | 内部クロック信号発生回路及び方法 | |
US7932768B2 (en) | Apparatus and method for generating a clock signal | |
US7893724B2 (en) | Method and circuit for rapid alignment of signals | |
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
US7515666B2 (en) | Method for dynamically changing the frequency of clock signals | |
JP5734518B2 (ja) | マルチクロックリアルタイムカウンタ | |
EP2707955B1 (en) | Synchronized output of multiple ring oscillators | |
US20090153194A1 (en) | Clock circuitry | |
US20110309865A1 (en) | Parallel synchronizing cell with improved mean time between failures | |
WO2017197946A1 (zh) | 一种基于pvtm的宽电压时钟拉伸电路 | |
JP2007108172A (ja) | 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法 | |
JPH11306759A (ja) | クロック信号遅延装置 | |
US20130043915A1 (en) | Circuits and methods for signal transfer between different clock domains | |
JPH11312027A (ja) | 半導体装置及びその設計方法 | |
JP2000156635A (ja) | セルフ・タイミング制御回路 | |
TW544992B (en) | Semiconductor device with delay correction function | |
Chattopadhyay et al. | GALDS: a complete framework for designing multiclock ASICs and SoCs | |
JP2003008414A (ja) | クロックエッジ検出回路 | |
US8176352B2 (en) | Clock domain data transfer device and methods thereof | |
JP2004061339A (ja) | 位相検出装置 | |
US8461884B2 (en) | Programmable delay circuit providing for a wide span of delays | |
KR101349587B1 (ko) | 단일 클럭 경로를 사용하는 1분주이상의 클럭 분주 회로 | |
Shan et al. | A low overhead, within-a-cycle adaptive clock stretching circuit with wide operating range in 40-nm CMOS | |
JP2000049595A (ja) | Dll回路 | |
Poornima et al. | Functional verification of clock domain crossing in register transfer level |