KR101100906B1

KR101100906B1 - 위상 검출 장치, 시험 장치 및 조정 방법

Info

Publication number: KR101100906B1
Application number: KR1020107007466A
Authority: KR
Inventors: 키요타카 이치야마
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2009-06-22
Filing date: 2009-06-22
Publication date: 2012-01-02
Also published as: TWI390225B; WO2010150304A1; TW201109689A; JPWO2010150304A1; US7999531B2; US20100321001A1; KR20110002456A

Abstract

신호간의 위상차를 검출하는 위상 검출 장치에 있어서, 제1 입력 신호에 대해서 제2 입력 신호를 설정치에 따라 순차적으로 지연시키고, 입력 신호간의 상대 위상을 변화시킬 때마다, 제1 입력 신호 및 상기 제2 입력 신호의 위상을 비교하는 위상 비교부와, 위상 비교부에서의 신호의 지연량을 미리 조정하는 지연 조정부를 포함하고, 지연 조정부는, 제1 조정 신호 및 상기 제1 조정 신호의 주기보다 설정치에 따른 값만큼 주기가 작은 제2 조정 신호를 생성하고, 제1 조정 신호를 제1 입력 신호, 제2 조정 신호를 제2 입력 신호로서 위상 비교부에 입력하는 신호 생성부와, 제1 조정 신호 및 제2 조정 신호에 대한 위상 비교부에서의 위상 비교 결과에 기초하여, 위상 비교부에서의 위상의 지연량을 조정하는 조정부를 포함하는 위상 검출 장치를 제공한다.

Description

위상 검출 장치, 시험 장치 및 조정 방법{PHASE DETECTING APPARATUS, TEST APPARATUS AND ADJUSTING METHOD}

본 발명은, 위상 검출 장치, 시험 장치 및 조정 방법에 관한 것이다.

2개의 신호간의 위상차를 검출하는 회로로서, 적어도 일방의 신호를 순차적으로 지연시키고, 신호를 지연시킬 때마다, 2개의 신호의 엣지 타이밍을 비교하는 회로가 알려져 있다. 위상차를 양호한 정밀도로 검출하기 위해서는, 신호의 지연량을 양호한 정밀도로 조정하는 것이 바람직하다. 또한, 관련하는 선행기술문헌으로서 아래와 같은 특허 문헌이 있다.

일본특허공개 2004-239666호 공보

신호의 지연량은, 예를 들면, 지연 경로를 포함한 루프를 형성하고, 해당 루프에 의한 신호의 발진 주기부터 측정할 수 있다. 이에 의해, 지연 경로에서의 지연량에 대해서는 조정할 수 있다.

그러나, 신호간의 엣지 타이밍을 비교하는 비교 회로의 특성에도, 불균일이 존재한다. 이 때문에, 지연 경로에서의 지연량을 측정하여 캘리브레이션하는 것 만으로는, 비교 회로에서의 불균일을 저감하지 못하고, 신호간의 위상차를 양호한 정밀도로 검출할 수가 없다. 이 때문에, 비교 회로의 특성도 포함한 캘리브레이션을, 효율적으로 실행하는 방법이 바람직하다.

상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 신호간의 위상차를 검출하는 위상 검출 장치에 있어서, 제1 입력 신호에 대해서 제2 입력 신호를 설정치에 따라 순차적으로 지연시키고, 입력 신호간의 상대 위상을 변화시킬 때마다, 제1 입력 신호 및 상기 제2 입력 신호의 위상을 비교하는 위상 비교부와, 위상 비교부에서의 신호의 지연량을 미리 조정하는 지연 조정부를 포함하고, 지연 조정부는, 제1 조정 신호 및 상기 제1 조정 신호의 주기보다 설정치에 따른 값만큼 주기가 작은 제2 조정 신호를 생성하고, 제1 조정 신호를 제1 입력 신호, 제2 조정 신호를 제2 입력 신호로서 위상 비교부에 입력하는 신호 생성부와, 제1 조정 신호 및 제2 조정 신호에 대한 위상 비교부에서의 위상 비교 결과에 기초하여, 위상 비교부에서의 위상의 지연량을 조정하는 조정부를 포함하는 위상 검출 장치 및 해당 위상 검출 장치에 관한 조정 방법을 제공한다.

또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(200)와 함께 도시하는 도면이다.
도 2는 위상 검출 장치(20)의 구성례를 도시하는 도면이다.
도 3은 위상 비교부(22)의 동작례의 타이밍 차트를 나타낸다.
도 4는 신호 생성부(34)의 동작례의 타이밍 차트를 나타낸다.
도 5는 지연 조정부(30)에 의한 지연 조정 방법의 일례를 설명하는 플로우 차트를 도시한다.
도 6은 지연 조정부(30)에 의한 지연 조정 방법의 다른 예를 설명하는 플로우 차트를 도시한다.
도 7은 지연 조정부(30)에 의한 지연 조정 방법의 다른 예를 설명하는 플로우 차트를 도시한다.

이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 포함되는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.

도 1은, 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(200)와 함께 도시하는 도면이다. 시험 장치(100)는, 반도체 회로 등의 피시험 디바이스(200)를 시험하는 장치로서, 신호 입력부(10), 위상 검출 장치(20) 및 판정부(12)를 구비한다.

신호 입력부(10)는, 피시험 디바이스(200)에 대해서 시험 신호를 공급한다. 예를 들면 신호 입력부(10)는, 사용자 등으로부터 주어지는 시험 프로그램에 따른 논리 패턴 또는 파형을 가지는 시험 신호를 생성한다. 또한, 신호 입력부(10)는, 시험 사이클의 기준이 되는 레이트 신호에 대해서, 소정의 상대 위상을 가지는 시험 신호를 생성한다.

위상 검출 장치(20)는, 피시험 디바이스(200)가 출력하는 신호와, 소정의 기준 신호의 위상차를 검출한다. 예를 들면 위상 검출 장치(20)는, 피시험 디바이스(200)가 출력하는 신호와, 상술한 레이트 신호의 위상차를 검출하여도 된다.

판정부(12)는, 위상 검출 장치(20)에서의 위상차의 검출 결과에 기초하여, 피시험 디바이스(200)의 양부를 판정한다. 예를 들면 판정부(12)는, 위상 검출 장치(20)가 검출한 위상차가, 소정의 위상차 범위내인지 여부에 기초하여, 피시험 디바이스(200)의 양부를 판정하여도 된다.

도 2는, 위상 검출 장치(20)의 구성례를 도시하는 도면이다. 위상 검출 장치(20)는, 주어지는 제1 입력 신호 및 제2 입력 신호의 위상차를 검출한다. 본 예에서, 위상 검출 장치(20)에는, 제1 입력 신호로서 피시험 디바이스(200)가 출력 하는 신호가 주어지고, 제2 입력 신호로서 기준 신호(레이트 신호)가 주어진다.

위상 검출 장치(20)는, 위상 비교부(22), 측정부(50), 결과 카운터(48), 및 지연 조정부(30)를 구비한다. 위상 비교부(22)는, 제1 입력 신호에 대해서 제2 입력 신호를 설정치에 따라 순차적으로 지연시키고, 입력 신호간의 상대 위상을 변화시킬 때마다, 제1 입력 신호 및 제2 입력 신호의 위상을 비교한다. 본 예의 위상 비교부(22)는, 제1 입력 신호에 대한 제2 입력 신호의 위상을 일정치 만큼 순차적으로 지연시켜 샘플링하는 샘플링 회로(23)를, 종속 접속하여 n단 가진다(단, n은 정수).

각각의 샘플링 회로(23)는, 제1 전송부(24), 제2 전송부(26), 및 샘플링부(28)를 가진다. 제1 전송부(24)는, 입력되는 제1 입력 신호를, 후단의 샘플링 회로(23)에서의 제1 전송부(24)에 순차적으로 전송한다. 제1 전송부(24)는, 예를 들면 가변 지연 회로이어도 된다. 각각의 샘플링 회로(23)에서의 제1 전송부(24)의 지연량은, 일정치 T로 설정되어도 된다.

제2 전송부(26)는, 입력되는 제2 입력 신호를, 소정의 설정치에 따른 값만큼, 제1 전송부(24)보다 큰 지연량으로 지연시켜, 후단의 샘플링 회로(23)에서의 제2 전송부(26)에 순차적으로 전송한다. 제2 전송부(26)는, 예를 들면 가변 지연 회로이어도 된다. 각각의 샘플링 회로(23)에서의 제2 전송부(26)의 지연량은, 일정치 T＋Δτ로 설정되어도 된다. 해당 구성에 의해, 샘플링 회로(23)를 1단 통과할 때마다, 제2 입력 신호는, 제1 입력 신호에 대해서 Δτ 만큼 지연한다.

샘플링부(28)는, 제1 전송부(24)가 전송한 제1 입력 신호, 및 제2 전송부(26)가 전송한 제2 입력 신호의 일방으로 타방을 샘플링한다. 본 예의 샘플링부(28)는 플립플롭이며, 제2 입력 신호의 엣지 타이밍에 제1 입력 신호의 값을 취득하여 출력한다.

측정부(50)는, 각각의 샘플링부(28)에서의 샘플링 결과를 수취하여, 해당 샘플링 결과로부터, 제1 입력 신호 및 제2 입력 신호의 위상차를 검출한다. 상술한 바와 같이, 샘플링 회로(23)를 1단 통과할 때마다, 제2 입력 신호는, 제1 입력 신호에 대해서 Δτ 만큼 지연한다. 이 때문에, 샘플링부(28)의 출력 논리값이 천이하는 샘플링 회로(23)의 단수와, 설정치 Δτ의 곱셈값으로부터, 해당 위상차를 검출할 수 있다.

측정부(50)는, 검출한 신호간의 위상차를 판정부(12)에 공급한다. 이에 의해, 판정부(12)는, 신호간의 위상차에 기초하여, 피시험 디바이스(200)의 양부를 판정할 수 있다.

지연 조정부(30)는, 위상 비교부(22)에서의 제1 전송부(24) 및 제2 전송부(26)의 지연량을, 주어지는 설정치 Δτ에 따른 지연량으로 미리 조정한다. 지연 조정부(30)는, 제1 전송부(24) 및 제2 전송부(26)의 지연차가, 설정치 Δτ에 따른 지연량이 되도록, 제1 전송부(24) 및 제2 전송부(26)의 적어도 일방의 지연량을 조정하여도 된다.

지연 조정부(30)는, 신호 생성부(34), 펄스 카운터(46), 및 조정부(32)를 가진다. 신호 생성부(34)는, 제1 조정 신호, 및, 제1 조정 신호의 주기보다 소정의 설정치 Δτ에 따른 값만큼 주기가 작은 제2 조정 신호를 생성한다. 본 예의 지연 조정부(30)는, 제1 발진기(36-1), 제2 발진기(36-2), 및 발진 제어부(40)를 가진다.

제1 발진기(36-1)는, 제1 조정 신호를 생성하고, 생성한 제1 조정 신호를 제1 입력 신호로서 위상 비교부(22)에 입력한다. 제1 발진기(36-1)는, 주기가 제2 전송부(26)의 지연량 T＋Δτ와 실질적으로 같은 제1 조정 신호를 생성하여도 된다.

제2 발진기(36-2)는, 제2 조정 신호를 생성하고, 생성한 제2 조정 신호를 제2 입력 신호로서 위상 비교부(22)에 입력한다. 제2 발진기(36-2)는, 주기가 제1 전송부(24)의 지연량 T와 실질적으로 같은 제2 조정 신호를 생성하여도 된다. 즉, 신호 생성부(34)는, 제1 조정 신호의 주기보다, 소정의 일정치 Δτ에 실질적으로 같은 값만큼 주기가 작은 제2 조정 신호를 생성한다.

발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 동기 하여 개시시킨다. 예를 들면 제1 발진기(36-1) 및 제2 발진기(36-2)는, 지연 소자(42) 및 논리 회로(44)를 루프 접속한 루프 발진기이고, 발진 제어부(40)는, 각각의 발진기(36)에, 동일한 타이밍에 트리거 펄스를 입력하여도 된다. 또한, 제1 발진기(36-1)에서의 지연 소자(42)의 지연량은, 제2 전송부(26)에 설정해야 할 지연량과 동일하여도 된다. 또한, 제2 발진기(36-2)에서의 지연 소자(42)의 지연량은, 제1 전송부(24)에 설정해야 할 지연량과 동일하여도 된다.

펄스 카운터(46)는, 제1 발진기(36-1) 및 제2 발진기(36-2)가 출력하는 펄스 수를 각각 계수한다. 펄스 카운터(46)에서의 계수치는, 발진 제어부(40)에 의해 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진이 개시할 때마다, 초기치로 리셋트되는 것이 바람직하다.

이러한 구성에 의해, 제1 조정 신호의 k번째의 펄스는, 제2 조정 신호의 k번째의 펄스에 대해서, k×Δτ만큼 지연한다(단, k=1, 2,···, n). 이에 대해서, k단째의 샘플링 회로(23)에서는, 제2 입력 신호는, 제1 입력 신호에 대해서 k×Δτ만 지연한다.

이 때문에, k단째의 샘플링 회로(23)에서는, 제1 조정 신호 및 제2 조정 신호에서의 k번째의 펄스의 위상은 실질적으로 동일하게 된다. 즉, k단째의 샘플링 회로(23)에서의 샘플링부(28)가, 제1 조정 신호 및 제2 조정 신호의 k번째의 펄스에 대해서 출력하는 논리값 Qk를 복수 회 측정했을 경우, 논리값 Qk가, H(1) 또는 L(0)의 각각을 나타내는 비율은 1대 1로 된다.

결과 카운터(48)는, k단째의 샘플링부(28)가, 제1 조정 신호 및 제2 조정 신호의 k번째의 펄스에 대해서 출력하는 논리값 Qk에 대해, 논리값 H 및 논리값 L를 나타낸 회수를 각각 계수한다. 조정부(32)는, 제1 조정 신호 및 제2 조정 신호에 대한 위상 비교부(22)에서의 위상비교 결과에 기초하여, 각각의 샘플링 회로(23)에서의 위상의 지연량을 조정한다. 본 예의 조정부(32)는, 결과 카운터(48)에서의 계수 결과에 기초하여, 각각의 샘플링 회로(23)에서의 제1 전송부(24) 및 제2 전송부(26)의 지연량을 제어한다.

조정부(32)는, k단째의 샘플링 회로(23)의 각각에 대한, 제1 조정 신호 및 제2 조정 신호의 k번째의 펄스에 의한 샘플링 결과에 기초하여, 각각의 샘플링 회로(23)에서의, 지연량 차 Δτ를 조정한다. 더욱 구체적으로는, 조정부(32)는, 각각의 샘플링 회로(23)에 대하여, 결과 카운터(48)가 계수한 논리값 H 및 L의 회수가 실질적으로 동일하게 되도록, 제1 전송부(24) 및 제2 전송부(26)의 지연량을 제어한다.

이 때, 조정부(32)는, 1단째의 샘플링 회로(23-1)로부터 차례로, 지연량을 조정하여도 된다. 이러한 구성에 의해, 샘플링부(28)에서의 특성의 불규칙도 포함한 지연량의 캘리브레이션을, 효율적으로 실행할 수 있다.

도 3은, 위상 비교부(22)의 동작례의 타이밍 차트를 나타낸다. 본 예의 제1 입력 신호는, 제2 입력 신호에 대해서 ΔT만큼 초기 위상이 지연하고 있다. 여기에서 초기 위상이란, 위상 비교부(22)에 입력된 시점에서의 위상을 가리킨다. 1단째의 샘플링 회로(23-1)에서는, 제2 입력 신호가 제1 입력 신호에 대해서 Δτ만큼 지연한다. 이 때문에, 1단째의 샘플링부(28-1)에 입력되는 제1 입력 신호 및 제2 입력 신호간의 위상차는 ΔT-Δτ가 된다.

2단째의 샘플링 회로(23-2)에서는, 제2 입력 신호가 제1 입력 신호에 대해서 Δτ 더 지연한다. 이 때문에, 2단째의 샘플링부(28-2)에 입력되는 제1 입력 신호 및 제2 입력 신호간의 위상차는, ΔT-2×Δτ가 된다. 이하 마찬가지로, 후단의 샘플링 회로(23)에 전송될 때마다, 제2 입력 신호가 제1 입력 신호에 대해서 Δτ만큼 지연한다.

이 때문에, 샘플링부(28)가 출력하는 논리값이 천이하는 단수를 검출하는 것으로, Δτ의 분해능으로, 제1 입력 신호 및 제2 입력 신호의 위상차를 검출할 수 있다. 본 예에서는, 2단째 및 3단째로, 샘플링부(28)의 논리값이 천이하고 있다. 이 때문에, 제1 입력 신호 및 제2 입력 신호의 초기 위상의 차이가, ΔT-2×Δτ로부터, ΔT-3×Δτ의 사이에서 있는 것을 알 수 있다.

도 4는, 신호 생성부(34)의 동작례의 타이밍 차트를 나타낸다. 상술한 바와 같이, 제1 발진기(36-1) 및 제2 발진기(36-2)는, 동시에 발진을 개시한다. 또한, 제1 발진기(36-1)가 출력하는 제1 조정 신호의 주기는, 제2 발진기(36-2)가 출력하는 제2 조정 신호의 주기 보다도, Δτ만큼 크다.

이러한 조정 신호를 위상 비교부(22)에 입력하는 것으로, 상술한 바와 같이, k단째의 샘플링 회로(23)에서는, 제1 조정 신호 및 제2 조정 신호에서의 k번째의 펄스의 위상이 실질적으로 동일하게 된다. 이 때문에, k단째의 샘플링부(28)가, 제1 조정 신호 및 제2 조정 신호의 k번째의 펄스에 대해서 출력하는 논리값에 대하여, 논리값 H 및 논리값 L을 나타내는 비율이 실질적으로 동일하게 되도록 지연량을 조정하는 것으로, 용이하게 각 단의 지연량을 조정할 수 있다.

또한, 조정부(32)는, 각 샘플링부(28)가 제1 조정 신호 및 제2 조정 신호의 각 펄스에 대해서 출력하는 논리값에서의, 논리값 H 및 논리값 L의 비율이, 1대 1이외의 소정의 비율이 되도록, 제1 전송부(24) 및 제2 전송부(26)의 적어도 일방의 지연량을 조정하여도 된다. 예를 들면, 조정 신호의 지터가 이미 알려진 경우, 조정부(32)는, 각 샘플링부(28)에서의 논리값 H 및 논리값 L의 비율이, 해당 지터에 따른 값이 되도록, 제1 전송부(24) 및 제2 전송부(26)의 적어도 일방의 지연량을 조정하여도 된다.

도 5는, 지연 조정부(30)에 의한 지연 조정 방법의 일례를 설명하는 플로우 차트를 나타낸다. 본 예의 지연 조정부(30)는, 1개의 샘플링 회로(23)에서, 논리값 Qk를 1회 취득할 때마다, 신호 생성부(34)에서의 발진을 정지하고, 새롭게 발진을 개시시킨다.

또한, 지연 조정부(30)의 동작례에서는, 1단째의 샘플링 회로(23-1)에서의 제1 전송부(24-1) 및 제2 전송부(26-1)의 지연량은 동일하고, 2단째 이후의 샘플링 회로(23)에서, 제2 전송부(26)의 지연량이, 제1 전송부(24)의 지연량 보다 Δτ만큼 크게 한다. 또한, 모든 샘플링 회로(23)에서, 제2 전송부(26)의 지연량이 제1 전송부(24)의 지연량 보다 Δτ만큼 큰 경우, 제1 조정 신호 및 제2 조정 신호의 1번째의 펄스(즉 동일 위상의 펄스)를 계수하지 않고, 2번째의 펄스를 1번째의 펄스로서 계수를 개시하여도 된다.

우선, 1단째의 샘플링 회로(23-1)에서의 제1 전송부(24-1) 및 제2 전송부(26-2)의 지연량을 조정한다(k=1). 발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 동시에 개시시킨다(S500). 펄스 카운터(46)는, 제1 발진기(36-1) 및 제2 발진기(36-2)가 출력하는 펄스 수를 계수한다.

발진 제어부(40)는, 펄스 카운터(46)가 제1 발진기(36-1) 및 제2 발진기(36-2)에 대해서 각각 1개의 펄스를 계수했을 경우에, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지시킨다(S502). 그리고, 결과 카운터(48)는, 1단째의 샘플링부(28-1)가, 제1 조정 신호 및 제2 조정 신호의 1번째의 펄스에 대해서 출력한 논리값 Q1에 기초하여, 1단째의 샘플링부(28-1)에 대해 계수하는 논리값 H 또는 L의 어느 하나의 회수를 인크리먼트한다(S504).

그리고, 조정부(32)는, 논리값 Q1을 소정의 회수 측정하였는지 여부를 판정한다(S506). 논리값 Q1에 대한 측정이 소정의 회수 미만인 경우, 지연 조정부(30)는, S500로부터의 처리를 반복한다. 즉, 발진 제어부(40)는, k단째의 샘플링 회로(23-k)에서의 지연량을 조정하는 경우에, 제1 조정 신호 및 제2 조정 신호의 펄스 수의 계수 결과가 각각 k개로 되었을 때에 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지시키는 한편, 새로운 발진을 동기하여 개시시키는 처리를, 해당 소정의 회수 반복한다.

그리고, 논리값 Q1에 대한 측정이 소정의 회수로 되었을 경우, 조정부(32)는, 논리값 H 및 논리값 L에 대한 계수 결과가 소정의 결과와 일치하도록, 제1 전송부(24-1) 및 제2 전송부(26-2)의 지연량을 조정한다(S508). 상술한 바와 같이, 조정부(32)는, 1단째의 샘플링부(28-1)에 대해 계수하는 논리값 H 및 L의 계수치가, 실질적으로 같아지도록, 제1 전송부(24-1) 및 제2 전송부(26-2)의 지연량을 조정하여도 된다. 또한, 제1 전송부(24-1) 및 제2 전송부(26-2)의 지연량을 변경했을 경우, 1단째의 샘플링부(28-1)에 대해, S500로부터의 처리를 재차 실행하여도 된다.

1단째의 샘플링 회로(23-1)에 대한 지연량의 조정이 종료했을 경우, k=k＋1로서 S500로부터의 처리를 반복한다. 각각의 k에 대한 처리는, 상술한 k=1의 경우와 같이 된다.

예를 들면, k=m일 때, S502에서 발진 제어부(40)는, 펄스 카운터(46)가 제1 발진기(36-m) 및 제2 발진기(36-m)에 대해서 각각 m개의 펄스를 계수했을 경우에, 제1 발진기(36-m) 및 제2 발진기(36-m)의 발진을 정지시킨다. 그리고, 결과 카운터(48)는, m단째의 샘플링부(28-m)가 출력한 논리값 Qm에 기초하여, m단째의 샘플링부(28-m)에 대해 계수하는 논리값 H 또는 L의 어느 하나의 회수를 인크리먼트한다(S504). 다른 처리는, k=1의 경우와 같아도 된다.

상기의 처리를, 1단째의 샘플링 회로(23-1)로부터, n단째의 샘플링 회로(23-n)까지 반복하는 것으로, 전단의 샘플링 회로(23)에서의 지연량 차 Δτ를 조정할 수 있다. 또한, 제1 조정 신호 및 제2 조정 신호의 주기를 변경하지 않고, 각각의 샘플링 회로(23)에서의 지연량을 조정할 수 있으므로, 간이한 한편 양호한 정밀도로, 전단의 샘플링 회로(23)에서의 지연량을 조정할 수 있다.

도 6은, 지연 조정부(30)에 의한 지연 조정 방법의 다른 예를 설명하는 플로우 차트를 나타낸다. 본 예의 지연 조정부(30)는, 제1 발진기(36-1) 및 제2 발진기(36-2)를 1회 발진시킬 때마다, 전단의 샘플링부(28)에서의 논리값 Qk를 취득한다.

발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 동시에 개시시킨다(S600). 펄스 카운터(46)는, 제1 발진기(36-1) 및 제2 발진기(36-2)가 출력하는 펄스 수를 계수한다.

발진 제어부(40)는, 펄스 카운터(46)가 제1 발진기(36-1) 및 제2 발진기(36-2)에 대해서 각각 n개의 펄스를 계수했을 경우에, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지시킨다(S602). 즉, 발진 제어부(40)는, 펄스 카운터(46)가 계수하는 펄스의 개수가, 샘플링부(28)의 단수와 동일해졌을 경우에, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지시킨다.

그리고, 결과 카운터(48)는, k단째의 샘플링부(28-k)가 출력한 논리값 Qk에 기초하여, k단째의 샘플링부(28-k)에 대해 계수하는 논리값 H 또는 L의 어느 하나의 회수를 인크리먼트한다(S604). 결과 카운터(48)는, S604의 처리를, k=1로부터 n까지의, 모든 샘플링부(28)에 대해서 실행한다.

그리고, 조정부(32)는, 각각의 샘플링부(28)에 대해서, 소정의 회수, 논리값 Qk를 측정하였는지 여부를 판정한다(S606). 논리값 Qk에 대한 측정이 소정의 회수 미만의 경우, 지연 조정부(30)는, S600로부터의 처리를 반복한다. 즉, 제1 조정 신호 및 제2 조정 신호의 펄스 수의 계수 결과가 각각 n개로 되었을 때에, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지시키고, 새로운 발진을 동기하여 개시시키는 처리를 소정의 회수 반복한다.

그리고, 각각의 샘플링 회로(23)에 대한 논리값 Qk에 대한 측정이 소정의 회수로 되었을 경우, 조정부(32)는, 해당 측정 결과가 소정의 결과와 일치하도록, 각각의 샘플링 회로(23)에서의 제1 전송부(24) 및 제2 전송부(26)의 지연량을 조정한다(S608). 이 때 조정부(32)는, 1단째의 샘플링 회로(23-1)로부터 차례로 지연량을 조정하여도 된다.

또한, 어느 하나의 샘플링 회로(23)에서의 지연량을 변경했을 경우, 지연 조정부(30)는, 지연량을 변경한 샘플링 회로(23)의 다음단 이후의 샘플링 회로(23)에 대해서, S600로부터의 처리를 반복하여도 된다. 상기의 처리에 의해, 제1 발진기(36-1) 및 제2 발진기(36-2)를 1회 발진시킬 때마다, 전단의 샘플링 회로(23)에서의 논리값 Qk를 취득할 수 있으므로, 보다 효율적으로 지연량을 조정할 수 있다.

도 7은, 지연 조정부(30)에 의한 지연 조정 방법의 다른 예를 설명하는 플로우 차트를 나타낸다. 본 예의 지연 조정부(30)는, 제1 발진기(36-1) 및 제2 발진기(36-2)에 대해, 발진의 개시 및 정지를 반복하지 않고 , k단째의 샘플링부(28)가 k번째의 펄스에 대해서 출력하는 논리값 Qk를, 소정의 회수만큼 취득한다.

우선, 발진 제어부(40)는, 제1 조정 신호 및 제2 조정 신호의 주기 차 Δτ와 샘플링 회로(23)의 단수 n을 곱셈한 값 Δτ×n이, 제1 조정 신호의 주기 T＋Δτ와 실질적으로 같아지도록, 제1 발진기(36-1) 및 제2 발진기(36-2)에서의 지연 소자(42)의 지연량을 각각 조정한다(S700). 이에 의해, 소정의 기간마다 펄스의 타이밍이 동일하게 되는 제1 조정 신호 및 제2 조정 신호를 생성할 수 있다.

그리고, 발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)를, 동시에 발진시킨다(S702). 결과 카운터(48)는, 상술한 소정의 기간마다, k단째의 샘플링부(28-k)가, 해당 소정의 기간에서의 k번째의 펄스에 대하여 출력하는 논리값 Qk를 취득한다(S704). S704에서는, 해당 소정의 기간 마다, 도 6에서 설명한 S604의 처리와 동일한 처리를 실행하여도 된다. 결과 카운터(48)는, 취득한 논리값에 기초하여, 각각의 샘플링부(28)에 대해 계수하는 논리값 H 또는 L의 어느 하나의 회수를 인크리먼트한다.

그리고, 발진 제어부(40)는, 각각의 샘플링부(28)에 대해, 상술한 논리값 Qk를 소정의 회수만큼 취득하였는지 여부를 판정한다(S706). 논리값 Qk를 취득한 회수는, 펄스 카운터(46)에서의 펄스의 계수치로부터, 상술한 소정의 기간이 무슨 사이클 경과했는지를 산출하는 것으로 취득하여도 된다.

각각의 샘플링부(28)에 대해, 상술한 논리값 Qk를 소정의 회수만큼 취득했을 경우, 발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 정지한다(S708). 그리고, 조정부(32)는, 결과 카운터(48)가 취득한 측정 결과가 소정의 결과와 일치하도록, 각각의 샘플링 회로(23)에서의 제1 전송부(24) 및 제2 전송부(26)의 지연량을 조정한다(S710). 이 때 조정부(32)는, 1단째의 샘플링 회로(23-1)로부터 차례로 지연량을 조정하여도 된다.

또한, 어느 하나의 샘플링 회로(23)의 지연량을 변경했을 경우, 지연 조정부(30)는, 지연량을 변경한 샘플링 회로(23)의 다음 단 이후의 샘플링 회로(23)에 대해서, S700로부터의 처리를 반복하여도 된다. 상기의 처리에 의해, 제1 발진기(36-1) 및 제2 발진기(36-2)를 1회 발진시키면, 전단의 샘플링 회로(23)에서의 논리값 Qk를, 소정의 회수 취득할 수 있으므로, 보다 효율적으로 지연량을 조정할 수 있다.

또한, 도 2 내지 도 7에 관련해 설명한 지연 조정 방법에서는, 제1 조정 신호 및 제2 조정 신호의 주기 차이에 기초하여, 각각의 샘플링 회로(23)의 지연량 차 Δτ를 조정한다. 이 때문에, 제1 조정 신호 및 제2 조정 신호의 주기 차이는, 미리 양호한 정밀도로 조정되는 것이 바람직하다. 제1 조정 신호 및 제2 조정 신호의 주기 차이는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진 주파수의 차이로부터 산출할 수 있다.

발진 제어부(40)는, 도 2에 관련해 설명한 펄스 카운터(46)을 이용해, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진 주파수를 측정하는 주파수 측정부로서 더 기능하여도 된다. 발진 제어부(40)는, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진을 개시시키고 나서 소정의 기간 내에 펄스 카운터(46)에 의해 계수된, 제1 조정 신호 및 제2 조정 신호의 펄스 수로부터, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진 주파수를 산출하여도 된다.

또한, 발진 제어부(40)는, 해당 측정 결과에 기초하여, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진 주파수를 조정하는 발진 조정부로서 더 기능하여도 된다. 발진 제어부(40)는, 제1 조정 신호 및 제2 조정 신호의 주기 차이가, 제1 전송부(24) 및 제2 전송부(26)에 대해서 설정되어야 하는 지연량 차 Δτ와 동일해지도록, 제1 발진기(36-1) 및 제2 발진기(36-2)의 발진 주파수를 조정한다.

이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.

청구의 범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전처리의 출력을 후처리로 이용하는 것이 없는 한, 임의의 순서로 실현할 수 있는 것에 유의한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명했다고 해도, 이 순서로 실시하는 것이 필수적인 것을 의미하는 것은 아니다.

10···신호 입력부
12···판정부
20···위상 검출 장치
22···위상 비교부
23···샘플링 회로
24···제1 전송부
26···제2 전송부
28···샘플링부
30···지연 조정부
32···조정부
34···신호 생성부
36···발진기
40···발진 제어부
42···지연 소자
44···논리 회로
46···펄스 카운터
48···결과 카운터
50···측정부
100···시험 장치
200···피시험 디바이스

Claims

신호간의 위상차를 검출하는 위상 검출 장치에 있어서,
제1 입력 신호에 대해서 제2 입력 신호를 설정치에 따라 순차적으로 지연시키고, 입력 신호간의 상대 위상을 변화시킬 때마다, 상기 제1 입력 신호 및 상기 제2 입력 신호의 위상을 비교하는 위상 비교부; 및
상기 위상 비교부에서의 신호의 지연량을 미리 조정하는 지연 조정부;
를 포함하고,
상기 지연 조정부는,
제1 조정 신호 및 상기 제1 조정 신호의 주기보다 상기 설정치에 따른 값만큼 주기가 작은 제2 조정 신호를 생성하고, 상기 제1 조정 신호를 상기 제1 입력 신호, 상기 제2 조정 신호를 상기 제2 입력 신호로서 상기 위상 비교부에 입력하는 신호 생성부; 및
상기 제1 조정 신호 및 상기 제2 조정 신호에 대한 상기 위상 비교부에서의 위상 비교 결과에 기초하여, 상기 위상 비교부에서의 위상의 지연량을 조정하는 조정부;
를 포함하는,
위상 검출 장치.
제1항에 있어서,
상기 위상 비교부는, 상기 제1 입력 신호에 대한 상기 제2 입력 신호의 위상을 일정치만큼 순차적으로 지연시키고,
상기 신호 생성부는, 상기 제1 조정 신호의 주기보다 상기 일정치와 같은 값만큼 주기가 작은 제2 조정 신호를 생성하는,
위상 검출 장치.
제2항에 있어서,
상기 신호 생성부는,
상기 제1 조정 신호를 생성하는 제1 발진기;
상기 제2 조정 신호를 생성하는 제2 발진기; 및
상기 제1 발진기 및 상기 제2 발진기의 발진을 동기하여 개시시키는 발진 제어부;
를 포함하는,
위상 검출 장치.
제3항에 있어서,
상기 위상 비교부는, 종속 접속하는 n단의 샘플링 회로를 가지고(단, n은 정수),
상기 샘플링 회로의 각각은,
입력되는 상기 제1 입력 신호를, 후단의 상기 샘플링 회로에 전송하는 제1 전송부;
입력되는 상기 제2 입력 신호를, 상기 제1 전송부보다도 상기 설정치에 따른 값만큼 큰 지연량으로, 후단의 상기 샘플링 회로에 전송하는 제2 전송부; 및
상기 제1 전송부가 전송한 상기 제1 입력 신호 및 상기 제2 전송부가 전송한 상기 제2 입력 신호의 일방으로 타방을 샘플링하는 샘플링부;
를 포함하고,
상기 조정부는, k단째(단, k=1, 2,···, n)의 상기 샘플링 회로의 각각에서의 상기 위상 비교부에 입력된 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 의한 샘플링 결과에 기초하여, 각각의 상기 샘플링 회로에서의, 상기 제1 입력 신호에 대한 상기 제2 입력 신호의 위상의 지연량을 조정하는,
위상 검출 장치.
제4항에 있어서,
상기 제1 발진기 및 상기 제2 발진기가 출력하는 상기 제1 조정 신호 및 상기 제2 조정 신호의 펄스 수를 계수하는 카운터를 더 포함하고,
상기 발진 제어부는, k단째의 상기 샘플링 회로에서의 상기 지연량을 조정하는 경우에, 상기 제1 조정 신호 및 상기 제2 조정 신호의 펄스 수의 계수 결과가 각각 k개로 되었을 때에 상기 제1 발진기 및 상기 제2 발진기의 발진을 정지시키고, 새로운 발진을 동기하여 개시시키는 처리를 소정의 회수 반복하고,
상기 조정부는, L 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과에 대한, H 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과의 비율이 k단째의 상기 샘플링 회로에서 소정의 비율이 되도록, k단째의 상기 샘플링 회로에서의 상기 지연량을 조정하는,
위상 검출 장치.
제4항에 있어서,
상기 제1 발진기 및 상기 제2 발진기가 출력하는 상기 제1 조정 신호 및 상기 제2 조정 신호의 펄스수를 계수하는 카운터를 더 포함하고,
상기 발진 제어부는, 상기 제1 조정 신호 및 상기 제2 조정 신호의 펄스 수의 계수 결과가 각각 n개로 되었을 때에 상기 제1 발진기 및 상기 제2 발진기의 발진을 정지시키고, 새로운 발진을 동기하여 개시시키는 처리를 소정의 회수 반복하고,
상기 조정부는, L 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과에 대한, H 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과의 비율이 k단째의 상기 샘플링 회로에서 소정의 비율이 되도록, k단째의 상기 샘플링 회로에서의 상기 지연량을 조정하는,
위상 검출 장치.
제4항에 있어서,
상기 제1 발진기 및 상기 제2 발진기는, 상기 제1 조정 신호 및 상기 제2 조정 신호의 주기 차이와 상기 샘플링 회로의 단수를 곱셈한 값이, 상기 제1 조정 신호의 주기와 같아지는 상기 제1 조정 신호 및 상기 제2 조정 신호를 생성하고, 소정의 기간마다 상기 제1 조정 신호 및 상기 제2 조정 신호의 펄스를 동기시키고,
상기 조정부는, L 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과에 대한, H 논리를 나타내는 상기 제1 조정 신호 및 상기 제2 조정 신호의 k번째의 펄스에 대하여 반복해 취득한 샘플링 결과의 비율이 k단째의 상기 샘플링 회로에서 소정의 비율이 되도록, k단째의 상기 샘플링 회로에서의 상기 지연량을 조정하는,
위상 검출 장치.
제5항 내지 제7항 중 어느 한 항에 있어서,
상기 조정부는, H 논리를 나타내는 샘플링 결과와 L 논리를 나타내는 샘플링 결과의 비율이, 각각의 상기 샘플링 회로에서 1대 1로 되도록, 각각의 상기 샘플링 회로에서의 지연량을 조정하는,
위상 검출 장치.
제4항에 있어서,
상기 조정부는, L 논리를 나타내는 샘플링 결과에 대한 H 논리를 나타내는 샘플링 결과의 비율이 상기 샘플링 회로에서 소정의 비율로 되도록, 각각의 상기 샘플링 회로에서의 지연량을 조정하는,
위상 검출 장치.
제3항에 있어서,
상기 제1 발진기 및 상기 제2 발진기의 발진 주파수를 측정하는 주파수 측정부; 및
상기 주파수 측정부에서의 측정 결과에 기초하여, 상기 제1 발진기 및 상기 제2 발진기의 발진 주파수를 조정하는 발진 조정부;
를 더 포함하는,
위상 검출 장치.
피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스가 출력하는 신호와 소정의 기준 신호의 위상차를 검출하는, 제1항 내지 제7항, 제9항 및 제10항 중 어느 한 항에 기재된 위상 검출 장치; 및
상기 위상 검출 장치에서의 검출 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
를 포함하는 시험 장치.
제1 입력 신호에 대해서 제2 입력 신호를 설정치에 따라 순차적으로 지연시키고, 입력 신호간의 상대 위상을 변화시킬 때마다, 상기 제1 입력 신호 및 상기 제2 입력 신호의 위상을 비교하는 위상 검출 장치에서 제2 입력 신호의 지연량을 미리 조정하는 조정 방법에 있어서,
제1 조정 신호 및 상기 제1 조정 신호의 주기보다 상기 설정치에 따른 값만큼 주기가 작은 제2 조정 신호를 생성하는 신호 생성 단계;
상기 제1 조정 신호를 상기 제1 입력 신호, 상기 제2 조정 신호를 상기 제2 입력 신호로서 상기 위상 검출 장치에 입력하는 신호 입력 단계;
상기 제1 조정 신호 및 상기 제2 조정 신호에 대한 상기 위상 검출 장치에서의 샘플링 결과에 기초하여, 상기 위상 검출 장치에서의 위상의 지연량을 조정하는 조정 단계;
를 포함하는 조정 방법.
피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스가 출력하는 신호와 소정의 기준 신호의 위상차를 검출하는, 제8항에 기재된 위상 검출 장치; 및
상기 위상 검출 장치에서의 검출 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
를 포함하는 시험 장치.