KR101066543B1 - 표준시각 동기용 고정밀 클록 발생장치 및 방법 - Google Patents

표준시각 동기용 고정밀 클록 발생장치 및 방법 Download PDF

Info

Publication number
KR101066543B1
KR101066543B1 KR1020090074999A KR20090074999A KR101066543B1 KR 101066543 B1 KR101066543 B1 KR 101066543B1 KR 1020090074999 A KR1020090074999 A KR 1020090074999A KR 20090074999 A KR20090074999 A KR 20090074999A KR 101066543 B1 KR101066543 B1 KR 101066543B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
phase
clock signal
controlled oscillator
Prior art date
Application number
KR1020090074999A
Other languages
English (en)
Other versions
KR20110017507A (ko
Inventor
방승철
박종욱
박필호
조중현
Original Assignee
한국 천문 연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국 천문 연구원 filed Critical 한국 천문 연구원
Priority to KR1020090074999A priority Critical patent/KR101066543B1/ko
Publication of KR20110017507A publication Critical patent/KR20110017507A/ko
Application granted granted Critical
Publication of KR101066543B1 publication Critical patent/KR101066543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

본 발명은 표준시각 동기용 고정밀 클록 발생장치에 관한 것으로, 더욱 상세하게는 외부의 표준시각에 동기된 기준클록신호와 전압제어발진기에서 생성된 내부발진 클록신호의 주파수 및 위상의 차이를 디지털값으로 구하고 이를 디지털 신호처리 방식으로 처리하고, 그 결과를 DA컨버터를 이용한 전압제어발진기를 구동함으로서 전압의 크기에 의해 발진주파수가 결정되는 전압제어발진기의 주파수 안정화로 표준시각에 정확히 동기된 주파수의 발생은 물론, 각 블록의 동작 상태를 디지털값으로 상시 모니터링할 수 있어 정밀 클록 발생장치를 최적의 상태로 유지할 수 있도록 하는 것이다.
이를 위해 본 발명은 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 주파수판별기; 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 위상판별기; 주파수판별기 및 위상판별기로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기의 제어 전압신호를 생성하는 디지털루프필터; 디지털루프필터의 출력신호를 아날로그신호로 변환하는 DA컨버터; 및 DA컨버터의 출력신호인 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 전압제어발진기로 구성된 표준시각 동기용 고정밀 클록 발생장치를 제공한다.
Figure R1020090074999
표준시각, 클록발생장치, 위상판별기, 주파수판별기, 표준시각동기

Description

표준시각 동기용 고정밀 클록 발생장치 및 방법{High precision clock generation apparatus and method with synchronizing standard time}
본 발명은 표준시각 동기용 고정밀 클록 발생장치에 관한 것으로, 더욱 상세하게는 외부의 표준시각에 동기된 기준클록신호와 전압제어발진기에서 생성된 내부발진 클록신호의 주파수 및 위상의 차이를 디지털값으로 구하고 이를 디지털 신호처리 방식으로 처리하고, 그 결과를 DA컨버터를 이용한 전압제어발진기를 구동함으로서 전압의 크기에 의해 발진주파수가 결정되는 전압제어발진기의 주파수 안정화로 표준시각에 정확히 동기된 주파수의 발생은 물론, 각 블록의 동작 상태를 디지털값으로 상시 모니터링할 수 있어 정밀 클록 발생장치를 최적의 상태로 유지할 수 있도록 하는 표준시각 동기용 정밀 클록 발생장치의 형성 방법에 관한 것이다.
일반적으로 시간대 별 물체의 위치를 측정하기 위하여 표준시각에 동기된 펄스파를 이용한다.
펄스파를 만들기 위하여 높은 주파수의 클록신호가 요구되는데, 이를 위한 별도의 고주파 발진기를 구성하여 사용한다.
고주파 발진기의 클록신호는 외부에서 입력된 기준클록신호의 주파수보다 높 지만, 동기회로에 의해 외부의 기준클록에 동기되어 있어 이를 이용하여 펄스파를 만들면 물체의 위치측정에 필요한 표준시각에 동기된 펄스파를 만들 수 있다.
그 일례로서, 도 1을 참조하여 외부 표준시각에 동기된 주파수에 내부에서 발진된 클록신호를 동기시켜 위치 측정용 펄스파 생성용 고주파를 발생시키는 과정을 살펴보기로 한다.
도 1의 R_clk는 외부의 표준시각에 동기된 클록신호이고, N_clk는 측정에 필요한 주파수로 발진된 클록신호로 별도의 전압제어발진기(VCO)(70)에서 발진된 클록신호이다.
이러한 외부의 표준시각에 동기된 클록신호(R_clk)와 내부에서 발진된 클록신호(N_clk)의 주파수를 맞추기 위하여 두 주파수의 최대 공약수를 구한다.
상기 구해진 두 주파수의 최대공약수 값은 위상 비교를 할 주파수로, 이 주파수를 만족하기 위하여 각각의 주파수에 다른 값으로 나눗셈을 수행한다.
이러한 나눗셈을 수행하는 부분이 외부의 표준신호 분주기(10)와 내부 발진주파수 분주기(20)로, 각각의 분주기에서 이를 처리한다.
각각의 분주기(10)(20)의 출력신호는 주파수는 같지만 위상이 다른 신호로, D플립플롭으로 구성된 각각의 위상 검출기(30)(40)로 전달된다.
각각의 D플립플롭은 해당 신호의 상승 시점에서 "1"로 설정되는데, 둘 중 먼저 도착한 신호의 D플립플롭이 "1"로 설정되고, 뒤따르는 신호가 "1"로 설정되는 순간, 논립 곱 소자에 의해 두 신호는 "0"으로 초기화된다.
즉, 두 신호 중 먼저 들어온 신호가 두 신호의 차이만큼의 펄스를 출력하게 된다.
이 위상 검출기(30)(40)의 출력펄스는 후단의 차지펌프(50)로 전달된다.
차지펌프(50)는 두 개의 전류원으로 구성되는데, 외부의 표준시각에 동기된 주파수 신호의 위상이 내부에서 발생된 주파수 신호의 위상보다 앞섬으로 생긴 펄스신호에 의해 차지펌프 내부로 전류를 공급하는 전류원과, 내부에서 발생된 주파수 신호의 위상이 외부의 표준시각에 동기된 주파수 신호의 위상보다 빠를 때 전류를 빼내는 전류원로 구성된다.
다시 말하면, 차지펌프(50)는 위상차에 의한 생긴 펄스를 이용하여 내부의 전압을 조절하는 장치이다.
차지펌프(50)의 출력신호는 입력되는 펄스의 형태에 따라 삼각파 형태의 신호가 된다. 이 삼각파의 신호를 그대로 전압제어발진기(70)로 전달하면 주파수가 빠르게 변하게 되는데 결과적으로 출력되는 주파수의 오류로 나타나게 됨으로 이를 평균값으로 만들어 주는 아날로그필터(60)를 통과하게 된다.
아날로그필터(60)를 통과한 신호는 전압의 변동폭이 적은 신호로 전압제어발진기(VCO)(70)로 전달하여 전압을 제어한다. 즉, 각각의 주파수가 다른 신호는 주파수가 같도록 분주하고 위상을 비교하여 위상의 차이가 난 만큼 주파수를 제어하여 위상이 같도록 오차값을 지속적으로 보정하는 방식으로 외부의 표준 클록신호에 내부에서 발진한 클록의 위상을 맞춤으로, 내부에서 생성된 클록신호가 외부의 표준 클록신호에 동기되도록 하는 것이다.
그러나 이러한 구성에서 전압제어발진기(70)의 주파수 지정용 신호인 제어 전압 생성을 위하여 아날로그 소자를 사용한다. 이때 사용되는 아날로그 소자는 고유저항을 가진 특성으로 인해 누설전류가 발생되고, 발생된 누설전류는 전압제어발진기(70)의 제어 전압을 낮추게 되고 결과적으로 발진되는 주파수가 낮아진다.
낮아진 주파수는 위상의 변화를 일으키게 되고, 변화된 위상차에 의한 펄스가 발생된다. 펄스에 의해 생긴 전압으로 변경된 주파수는 원래의 주파수로 되돌리지만, 주파수의 회복까지 일정시간 동안 생긴 왜곡은 표준시각과의 차이로 물체의 위치 측정 결과 오차로 나타나는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 그 목적은 외부에서 입력되는 기준클록신호와 내부에서 생성된 내부발진클록신호의 주파수 및 위상차를 디지털값으로 구하고 이를 디지털 신호처리 방식으로 처리하여 그 처리된 결과를 DA컨버터를 이용한 전압제어발진기를 구동함으로써 아날로그 소자의 고유 특성인 누설전류에 의한 전압 변동이 나타나지 않도록 하여 전압의 크기에 의해 발진되는 전압제어발진기의 주파수 안정화는 물론, 각 블록(주파수판별기, 위상판별기, 디지털루프필터 등)의 동작 상태를 디지털값으로 모니터링할 수 있음에 따라 정밀 측정기를 최적의 상태로 유지할 수 있도록 하는 표준시각 동기용 정밀 클록 발생장치의 형성 방법을 제공하는 데 있다.
상기와 같은 목적을 이루기 위하여 본 발명은 표준시각 동기용 고정밀 클록 발생장치에 있어서, 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 주파수판별기; 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 위상판별기; 주파수판별기 및 위상판별기로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기의 제어 전압신호를 생성하는 디지털루프필터; 디지털루프필터의 출력신호를 아날로그신호로 변환하는 DA컨버터; 및 DA컨버터의 출력신호인 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 전압제어발진기를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은 표준시각 동기용 고정밀 클록 발생방법에 있어서, 주파수판별기를 통하여 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 제1단계; 위상판별기를 통하여 전압제어발진기에서 생성된 내부발진 클록신호와 외부에서 입력된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 제2단계; 주파수판별기 및 위상판별기로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기의 제어 전압신호를 생성하는 제3단계; 디지털신호의 전압제어발진기의 제어 전압신호를 아날로그신호로 변환하는 제4단계; 및 아날로그신호로 변환된 제어 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 제5단계;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은 상기 주파수판별기의 출력신호, 위상판별기의 출력신호 및 디지털루프필터의 출력신호를 디지털형태로 출력하는 상태표출장치를 더 포함할 수도 있다.
상기 주파수판별기는 외부에서 입력된 기준클록신호를 이용하여 기준펄스를 발생하는 펄스발생기; 및 펄스발생기에 의해 발생된 기준펄스당 전압제어발진기의 내부발생클록신호의 수를 세는 방식으로 발진주파수를 측정하여 디지털값으로 출력하는 주파수측정기로 이루어지는 것을 특징으로 한다.
상기 위상판별기는 외부에서 입력된 기준클록신호의 주파수를 분주하는 외부발진주파수 분주기; 외부발진주파수 분주기에 의해 분주된 주파수와 같도록 전압제어발진기에서 생성된 내부발진클록신호의 주파수를 분주하는 내부발진주파수 분주기; 기준클록신호와 내부발진클록신호의 위상을 같게 하기 위하여 두 신호의 위상을 검출하는 위상검출기; 및 위상검출기의 출력신호를 전달받아 기준클록신호와 내부발진클록신호의 상대 위상에 대해 앞섬과 늦음을 측정하고 이를 디지털 신호처리 방식으로 위상정보를 획득하여 출력하는 위상측정기를 포함하여 이루어지는 것을 특징으로 한다.
상기 위상검출기는 D단에 VDD단자가 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제1D플립플롭; D단에 내부발진주파수 분주기의 출력선이 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제2D플립플롭; D단에 외부발진주파수 분주기의 출력선이 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제3D플립플롭; 및 D단에 VDD단자가 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제4D플립플롭을 포함하여 이루어지고, 위상측정기의 클리어제어단의 출력신호는 제1 내지 제4D플립플롭의 클리어단에 입력되도록 구성하고, 제1 내지 제4D플립플롭의 출력신호는 위상측정기에 입력되도록 구성한 것을 특징으로 한다.
이상에서와 같이 본 발명은, 표준시각 동기용 고정밀 주파수를 생성하기 위하여 입력되는 기준클록신호와 내부에서 생성된 내부발진클록신호의 주파수 및 위상의 차이를 디지털값으로 구하고 이를 디지털 신호처리 방식으로 처리한 결과를, DA컨버터를 이용한 전압제어발진기를 구동함으로써 전압의 크기에 의해 발진주파수가 결정되는 전압제어발진기의 주파수 안정화로 표준시각과 정확도를 유지할 수 있는 정밀한 클록을 만들 수 있으며, 내부의 동작 상태를 디지털값으로 상시 모니터링할 수 있어 정밀 클록 발생장치를 최적의 상태로 유지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 표준시각 동기용 고정밀 클록 발생장치 구성도이다.
기존의 클록 발생장치인 도 1의 방식은 위상차를 이용하여 아날로그 방식으로 목적하고자 하는 신호를 생성한 반면, 본 발명은 기준 주파수 신호와 내부에서 발생된 신호의 주파수 및 위상을 디지털 방식으로 처리하는 방식이다.
즉, 도 2를 참조하면, 본 발명의 표준시각 동기용 고정밀 클록 발생장치는 주파수판별기(Frequency Discriminator)(100), 위상판별기(Phase Discriminator) (200), 디지털루프필터(Digital Loop Filter)(300), DA컨버터(Digital-Analog Converter)(400) 및 전압제어발진기(VCO)(500)를 포함하여 구성된다.
주파수판별기(100)는 전압제어발진기(500)에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력한다.
위상판별기(200)는 전압제어발진기(500)에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 위상차를 측정하여 디지털값으로 출력한다.
디지털루프필터(300)는 주파수판별기(100) 및 위상판별기(200)로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기(500)의 제어 전압신호를 생성한다.
디지털루프필터(300)는 종래의 아날로그필터와는 달리 고유저항값이 없어 신호를 디지털방식으로 처리하여 누설전류를 발생시키지 않는다는 장점이 있다.
DA컨버터(400)는 디지털루프필터(300)의 출력신호를 아날로그신호로 변환한다.
DA컨버터(400)의 출력은 전압신호로 전압의 크기에 의해 발생되는 주파수가 결정되는 전압제어발진기(500)의 입력에 전달된다.
전압제어발진기(500)는 DA컨버터(400)의 출력신호인 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력한다.
상태표출장치(600)는 주파수판별기(100)의 출력신호, 위상판별기(200)의 출 력신호 및 디지털루프필터(300)의 출력신호를 디지털형태로 통계처리 방식으로 출력하는 장치로서, 일례로서 오실로스코프 등이 있다.
도 3은 본 발명의 주파수판별기(100)의 구성도로, 펄스발생기(120)와 주파수측정기(110)를 포함하여 구성된다.
펄스발생기(120)는 외부에서 입력된 기준클록신호를 이용하여 정의된 시간의 기준펄스를 발생한다.
기준펄스의 주기는 입력되는 기준클록신호의 주기에 비해 매우 큰 신호로, 기준클록신호의 주파수 또는 측정하고자 하는 정밀도에 따라 결정된다.
주파수측정기(110)는 펄스발생기(120)에 의해 발생된 기준펄스당 전압제어발진기(500)의 내부발생클록신호의 수를 세는 방식으로 발진주파수를 측정한다. 측정된 값은 디지털값으로 출력된다.
도 4는 본 발명의 위상판별기(200)의 구성도로, 외부발진주파수 분주기(210), 내부발진주파수 분주기(220), 위상검출기 및 위상측정기(270)를 포함하여 구성된다.
전압제어발진기(500)에서 생성된 내부발진클록 신호와 외부에서 입력되는 기준클록신호의 주파수가 다름으로, 이 둘의 위상을 비교한다는 것은 무의미하므로 이 두 주파수를 각각 분주하여 주파수가 같은 신호로 만들어야 한다. 이러한 기능을 수행하는 부분이 외부발진주파수 분주기(210) 및 내부발진주파수 분주기(220)이 다.
외부발진주파수 분주기(210)는 외부에서 입력된 기준클록신호의 주파수를 분주하고, 내부발진주파수 분주기(220)는 외부발진주파수 분주기(210)에 의해 분주된 주파수와 같도록 전압제어발진기(500)에서 생성된 내부발진클록신호의 주파수를 분주한다.
상기와 같이 2개의 분주기를 통해 두 신호의 주파수가 같도록 분주했으므로 두 신호의 위상을 항상 맞추도록 전압제어발진기(500)의 전압을 제어하면 기준클록신ㅎ의 주파수에 동기된 주파수의 신호가 전압제어발진기(500)에서 발생되는 것이다.
이 두 신호의 위상을 같게 하기 위하여 두 신호의 위상을 검출하는 것은 위상검출기에서 행해지며, 이 위상검출기는 4개의 D플립플롭(230~260)으로 구성된다.
즉, 위상검출기는 D단에 VDD단자가 연결되고, 클록(clk)단에 외부발진주파수 분주기(210)의 출력선이 연결되는 제1D플립플롭(230), D단에 내부발진주파수 분주기(220)의 출력선이 연결되고, 클록(clk)단에 외부발진주파수 분주기(210)의 출력선이 연결되는 제2D플립플롭(240), D단에 외부발진주파수 분주기(210)의 출력선이 연결되고, 클록(clk)단에 내부발진주파수 분주기(220)의 출력선이 연결되는 제3D플립플롭(250), D단에 VDD단자가 연결되고, 클록(clk)단에 내부발진주파수 분주기(220)의 출력선이 연결되는 제4D플립플롭(260)을 포함하여 이루어지고, 위상측정기(270)의 클리어(CLR)제어단의 출력신호가 제1 내지 제4D플립플롭(230~260)의 클리어(clr)단에 입력되도록 구성되고, 제1 내지 제4D플립플롭(230~260)의 출력신호 는 위상측정기(270)에 입력되도록 구성된다.
상기와 같이 두 분주기(210)(220)의 출력신호가 D플립플롭의 클록(clk)단에 입력하고 상대의 신호를 D플립플롭의 D단에 입력하는 구조를 갖게 되는데, 이러한 구조는 반도체 측정 한계 내의 위상을 측정할 수 있는 구조이다.
다시 말하면, 기준클록신호의 위상이 전압제어발진기(500)의 위상보가 반도체 검출 가능 시간 보다 빠른 경우 제2D플립플롭(240)은 "0"으로 설정되고, 제3D플립플롭(250)은 "1"로 설정된다. 만일 기준클록신호의 위상이 전압제어발진기(500)의 위상보다 반도체에서 검출할 수 없는 정도로 가까이 있는 경우 제2,3D플립플롭(240)(250)은 동시에 "0"으로 지정된다. 두 신호가 모두 도착했다는 것은 제1D플립플롭(230)과 제4D플립플롭(260)이 동시에 "1"로 지정되는 것을 통하여 확인할 수 있다.
위상측정기(270)는 위상검출기의 출력신호를 전달받아 기준클록신호와 내부발진클록신호의 상대 위상에 대해 앞섬과 늦음을 측정하고 이를 디지털 신호처리 방식으로 위상정보를 획득하여 출력하는 장치이다.
도 5는 본 발명의 디지털루프필터(300) 구성도이다.
주파수판별기(100) 및 위상판별기(200)의 출력신호인 주파수 오차 정보 및 위상 오차 정보는 디지털루프필터(300)로 입력된다.
디지털루프필터(300)는 신호처리를 디지털 방식으로 수행하기 때문에 아날로그필터와 같은 고유저항에 의한 누설전류가 발생하지 않는다.
위와 같은 구조의 클록 발생 장치에서 기준클록과 내부발진클록의 주파수를 안정되게 하기 위하여 반도체 검출 가능 범위 내의 위상차를 검출하고 이를 디지털 처리 방식으로 처리한다. 이로 인해 본 발명의 클록발생장치는 종래의 아날로그 방식의 클록발생장치에 비해 안정되고 정밀성이 향상된다.
도 6은 본 발명의 일실시예에 따른 표준시각 동기용 고정밀 클록 발생방법을 나타내는 순서도이다.
도면을 참조하여, 본 발명의 표준시각 동기용 고정밀 클록 발생방법을 설명하면, 주파수판별기(100)를 통하여 전압제어발진기(500)에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 제1단계(S10)를 수행한다.
그런 후, 위상판별기(200)를 통하여 전압제어발진기(500)에서 생성된 내부발진 클록신호와 외부에서 입력된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 제2단계(S20)를 수행한다.
이후, 주파수판별기(100) 및 위상판별기(200)로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기(500)의 제어 전압신호를 생성하는 제3단계(S30)를 수행하고, 상기 디지털신호의 전압제어발진기(50)의 제어 전압신호를 아날로그신호로 변환하는 제4단계(S40)를 수행한다.
상기 아날로그신호로 변환된 제어 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 제5단계(S50)를 수행한다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 표준시각 동기용 클록 발생장치 구성도,
도 2는 본 발명의 일실시예에 따른 표준시각 동기용 고정밀 클록 발생장치 구성도,
도 3은 본 발명의 주파수판별기의 구성도,
도 4는 본 발명의 위상판별기의 구성도,
도 5는 본 발명의 디지털루프필터 구성도,
도 6은 본 발명의 일실시예에 따른 표준시각 동기용 고정밀 클록 발생방법을 나타내는 순서도.
<도면의 주요부분에 대한 부호의 설명>
100: 주파수판별기 110: 주파수측정기
120: 펄스발생기 200: 위상판별기
210: 외부발진주파수 분주기 220: 내부발진주파수 분주기
230: 제1D플립플롭 240: 제2D플립플롭
250: 제3D플립플롭 260: 제4D플립플롭
270: 위상측정기 300: 디지털루프필터
400: DA컨버터 500: 전압제어발진기(VCO)
600: 상태표출장치

Claims (10)

  1. 표준시각 동기용 고정밀 클록 발생장치에 있어서,
    전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 주파수판별기와, 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 위상판별기와, 주파수판별기 및 위상판별기로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기의 제어 전압신호를 생성하는 디지털루프필터와, 디지털루프필터의 출력신호를 아날로그신호로 변환하는 DA컨버터와, DA컨버터의 출력신호인 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 전압제어발진기를 포함하되,
    상기 주파수판별기의 출력신호, 위상판별기의 출력신호 및 디지털루프필터의 출력신호를 디지털형태로 출력하는 상태표출장치를 더 포함하는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 주파수판별기는 외부에서 입력된 기준클록신호를 이용하여 기준펄스를 발생하는 펄스발생기; 및
    펄스발생기에 의해 발생된 기준펄스당 전압제어발진기의 내부발생클록신호의 수를 세는 방식으로 발진주파수를 측정하여 디지털값으로 출력하는 주파수측정기로 이루어지는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생장치.
  4. 청구항 1에 있어서,
    상기 위상판별기는 외부에서 입력된 기준클록신호의 주파수를 분주하는 외부발진주파수 분주기;
    외부발진주파수 분주기에 의해 분주된 주파수와 같도록 전압제어발진기에서 생성된 내부발진클록신호의 주파수를 분주하는 내부발진주파수 분주기;
    기준클록신호와 내부발진클록신호의 위상을 같게 하기 위하여 두 신호의 위상을 검출하는 위상검출기; 및
    위상검출기의 출력신호를 전달받아 기준클록신호와 내부발진클록신호의 상대 위상에 대해 앞섬과 늦음을 측정하고 이를 디지털 신호처리 방식으로 위상정보를 획득하여 출력하는 위상측정기를 포함하여 이루어지는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생장치.
  5. 청구항 4에 있어서,
    상기 위상검출기는 D단에 VDD단자가 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제1D플립플롭;
    D단에 내부발진주파수 분주기의 출력선이 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제2D플립플롭;
    D단에 외부발진주파수 분주기의 출력선이 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제3D플립플롭; 및
    D단에 VDD단자가 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제4D플립플롭을 포함하여 이루어지고,
    위상측정기의 클리어제어단의 출력신호는 제1 내지 제4D플립플롭의 클리어단에 입력되도록 구성하고,
    제1 내지 제4D플립플롭의 출력신호는 위상측정기에 입력되도록 구성한 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생장치.
  6. 표준시각 동기용 고정밀 클록 발생방법에 있어서,
    주파수판별기를 통하여 전압제어발진기에서 생성된 내부발진 클록신호와 외부의 표준시각에 동기된 기준클록신호의 주파수차를 디지털값으로 출력하는 제1단계와, 위상판별기를 통하여 전압제어발진기에서 생성된 내부발진 클록신호와 외부에서 입력된 기준클록신호의 위상차를 측정하여 디지털값으로 출력하는 제2단계와, 주파수판별기 및 위상판별기로부터 수신한 주파수 및 위상의 오차 값을 이용하여 전압제어발진기의 제어 전압신호를 생성하는 제3단계와, 디지털신호의 전압제어발진기의 제어 전압신호를 아날로그신호로 변환하는 제4단계와, 아날로그신호로 변환된 제어 전압신호에 해당하는 주파수를 발진하고 그 결과를 출력하는 제5단계를 포함하되,
    상기 주파수판별기의 출력신호, 위상판별기의 출력신호 및 디지털 신호의 전압제어발진기의 제어 전압신호 상태표출장치를 통하여 출력하는 제6단계를 더 포함하는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생방법.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 주파수판별기는 외부에서 입력된 기준클록신호를 이용하여 기준펄스를 발생하는 펄스발생기; 및
    펄스발생기에 의해 발생된 기준펄스당 전압제어발진기의 내부발생클록신호의 수를 세는 방식으로 발진주파수를 측정하여 디지털값으로 출력하는 주파수측정기로 이루어지는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생방법.
  9. 청구항 6에 있어서,
    상기 위상판별기는 외부에서 입력된 기준클록신호의 주파수를 분주하는 외부발진주파수 분주기;
    외부발진주파수 분주기에 의해 분주된 주파수와 같도록 전압제어발진기에서 생성된 내부발진클록신호의 주파수를 분주하는 내부발진주파수 분주기;
    기준클록신호와 내부발진클록신호의 위상을 같게 하기 위하여 두 신호의 위상을 검출하는 위상검출기; 및
    위상검출기의 출력신호를 전달받아 기준클록신호와 내부발진클록신호의 상대 위상에 대해 앞섬과 늦음을 측정하고 이를 디지털 신호처리 방식으로 위상정보를 획득하여 출력하는 위상측정기를 포함하여 이루어지는 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생방법.
  10. 청구항 9에 있어서,
    상기 위상검출기는 D단에 VDD단자가 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제1D플립플롭;
    D단에 내부발진주파수 분주기의 출력선이 연결되고, 클록단에 외부발진주파수 분주기의 출력선이 연결되는 제2D플립플롭;
    D단에 외부발진주파수 분주기의 출력선이 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제3D플립플롭; 및
    D단에 VDD단자가 연결되고, 클록단에 내부발진주파수 분주기의 출력선이 연결되는 제4D플립플롭을 포함하여 이루어지고,
    위상측정기의 클리어제어단의 출력신호는 제1 내지 제4D플립플롭의 클리어단 에 입력되도록 구성하고,
    제1 내지 제4D플립플롭의 출력신호는 위상측정기에 입력되도록 구성한 것을 특징으로 하는 표준시각 동기용 고정밀 클록 발생방법.
KR1020090074999A 2009-08-14 2009-08-14 표준시각 동기용 고정밀 클록 발생장치 및 방법 KR101066543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090074999A KR101066543B1 (ko) 2009-08-14 2009-08-14 표준시각 동기용 고정밀 클록 발생장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090074999A KR101066543B1 (ko) 2009-08-14 2009-08-14 표준시각 동기용 고정밀 클록 발생장치 및 방법

Publications (2)

Publication Number Publication Date
KR20110017507A KR20110017507A (ko) 2011-02-22
KR101066543B1 true KR101066543B1 (ko) 2011-09-21

Family

ID=43775477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090074999A KR101066543B1 (ko) 2009-08-14 2009-08-14 표준시각 동기용 고정밀 클록 발생장치 및 방법

Country Status (1)

Country Link
KR (1) KR101066543B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105897298A (zh) * 2016-06-03 2016-08-24 北京航空航天大学 多级模块化无线收发机实验平台
JP7040073B2 (ja) * 2017-05-23 2022-03-23 富士電機株式会社 センサ、及びセンサの制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050103367A (ko) * 2004-04-26 2005-10-31 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
KR20090033783A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050103367A (ko) * 2004-04-26 2005-10-31 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
KR20090033783A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법

Also Published As

Publication number Publication date
KR20110017507A (ko) 2011-02-22

Similar Documents

Publication Publication Date Title
US9379714B1 (en) Circuits and methods of TAF-DPS vernier caliper for time-of-flight measurement
Roberts et al. A brief introduction to time-to-digital and digital-to-time converters
US20070296396A1 (en) Phase Difference Measurement Circuit
EP2831603B1 (en) On-die all-digital delay measurement circuit
JP4659190B2 (ja) 波形測定装置
KR20150056458A (ko) 회로 지연 감시장치 및 방법
CN113031428B (zh) 实时时钟装置以及电子设备
JP2003121505A (ja) テスト回路及びテスト方法
CN111766771A (zh) 一种基于压控晶振驯服的时间间隔测量方法及系统
US10558238B2 (en) Frequency source with an adjustable frequency and related system, method and electronic device
KR101066543B1 (ko) 표준시각 동기용 고정밀 클록 발생장치 및 방법
US6677577B2 (en) Waveform measuring method and apparatus
US8639461B2 (en) Jitter digitizer
WO2019049480A1 (ja) センサ装置および測定方法
US10879910B1 (en) Method and apparatus for locking a transmitter oscillator to a reference clock signal in a frequency domain
JP2002055124A (ja) 波形測定装置
KR101639064B1 (ko) 이종 샘플링 지연선 기반 시간-디지털 변환기
CN107543960B (zh) 一种高稳晶振测量装置
US6107890A (en) Digital phase comparator and frequency synthesizer
CN104407511A (zh) 用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法
JPH0783980A (ja) ジッタ／ワンダ解析装置
JPWO2008047682A1 (ja) キャリブレーション装置、キャリブレーション方法、及び試験装置
Das et al. An accurate fractional period delay generation system
JP3847150B2 (ja) 半導体集積回路とそのジッタ測定方法
TW200905210A (en) Built-in jitter measurement circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140915

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150914

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 6