TWI390225B - 相位檢測裝置、試驗裝置及調整方法 - Google Patents
相位檢測裝置、試驗裝置及調整方法 Download PDFInfo
- Publication number
- TWI390225B TWI390225B TW099110410A TW99110410A TWI390225B TW I390225 B TWI390225 B TW I390225B TW 099110410 A TW099110410 A TW 099110410A TW 99110410 A TW99110410 A TW 99110410A TW I390225 B TWI390225 B TW I390225B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- unit
- adjustment
- phase
- oscillator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
本發明係關於一種相位檢測裝置、試驗裝置及調整方法。
作為檢測兩個信號間的相位差之電路，眾所周知有一種電路，其使至少其中一個信號依序延遲，且每當使信號延遲時，對兩個信號的邊緣時序進行比較。為了高精度地檢測相位差，較佳為高精度地調整信號的延遲量。再者，作為相關聯之先前技術文獻，有下述之專利文獻。
專利文獻1：日本專利特開2004-239666號公報
信號的延遲量，例如可形成包含延遲路徑之迴路，並根據該迴路而產生的信號振盪週期來測定。藉此，可對延遲路徑中的延遲量進行調整。
然而，對信號間的邊緣時序進行比較之比較電路的特性亦存在偏差。因此，若僅對延遲路徑中的延遲量進行測定並予以校準，則無法減少比較電路中的偏差，亦無法高精度地檢測信號間的相位差。因此，期望一種手段，可高效地執行亦包括比較電路的特性在內之校準。
因此，從本說明書所包含的技術革新(innovation)的一個方面來看，其目的在於提供一種能夠解決上述課題之相位檢測裝置、試驗裝置及調整方法。該目的藉由申請專利範圍的獨立項所記載之特徵的組合而達成。而且，附屬項規定本發明更為有利之具體例。
即，若根據與本說明書中所包含的技術革新相關聯的裝置及方法的一例(exemplary)，可提供一種相位檢測裝置及該相位檢測裝置相關之調整方法，該相位檢測裝置係檢測信號間的相位差之相位檢測裝置，其具備：相位比較部，其使第2輸入信號根據設定值而相對於第1輸入信號依序延遲，且每當使輸入信號間之相對相位變化時，對第1輸入信號和第2輸入信號的相位進行比較；以及延遲調整部，其對相位比較部中的信號的延遲量預先進行調整；而且，延遲調整部具有：信號生成部，其生成第1調整信號和第2調整信號，該第2調整信號的週期僅比第1調整信號的週期小與設定值相應之值，並將第1調整信號作為第1輸入信號且將第2調整信號作為第2輸入信號而輸入至相位比較部；以及調整部，其基於相位比較部中的對於第1調整信號和第2調整信號之相位比較結果，來對相位比較部中的相位的延遲量進行調整。
再者，上述發明的概要並未列舉本發明的全部必要特徵，該些特徵群的次組合亦可成為發明。
以下，透過發明的實施形態，說明本發明的(一)個方面，但以下之實施形態並不是用以限定申請專利範圍的發明，且實施形態中所說明之特徵的全部組合並不一定是發明的解決手段所必需。
第1圖係將實施形態的試驗裝置100的構成與被試驗元件200一併表示之圖。試驗裝置100係對半導體電路等被試驗元件200進行試驗之裝置，俱備信號輸入部10、相位檢測裝置20及判定部12。
信號輸入部10，對被試驗元件200供給試驗信號。例如信號輸入部10生成具有與由使用者等所提供之試驗程式相應的邏輯圖案或波形之試驗信號。又，信號輸入部10，相對於作為試驗週期的基準之速率信號，生成具有預定的相對相位之試驗信號。
相位檢測裝置20，對被試驗元件200所輸出的信號與預定的基準信號之相位差進行檢測。相位檢測裝置20，可對被試驗元件200所輸出的信號與上述速率信號之相位差進行檢測。
判定部12，基於相位檢測裝置20中的相位差之檢測結果，判定被試驗元件200的良否。判定部12，可基於相位檢測裝置20所檢測出來的相位差是否處於預定的相位差範圍內，來判定被試驗元件200的良否。
第2圖係表示相位檢測裝置20的構成例之圖。相位檢測裝置20，對所提供之第1輸入信號和第2輸入信號之相位差進行檢測。本例中，相位檢測裝置20，被提供有被試驗元件200所輸出的信號來作為第1輸入信號，且被提供有基準信號(速率信號)來作為第2輸入信號。
相位檢測裝置20，具備相位比較部22、測定部50、結果計數器48及延遲調整部30。相位比較部22，使第2輸入信號根據設定值而相對於第1輸入信號依序延遲，且每當使輸入信號間之相對相位變化時，對第1輸入信號和第2輸入信號的相位進行比較。本例的相位比較部22，串聯連接有n段取樣電路23-k(其中，k為1至n之整數)，該取樣電路23-k使第2輸入信號相對於第1輸入信號的相位逐次依序延遲固定值並進行取樣。
各個取樣電路23-k，具有第1傳送部24-k、第2傳送部26-k及取樣部28-k。第1傳送部24-k，將所輸入之第1輸入信號，依序傳送至後段的取樣電路23-(k+1)中的第1傳送部24-(k+1)。第1傳送部24-k可為可變延遲電路。各個取樣電路23-k中的第1傳送部24-k的延遲量，可設為固定值T。
第2傳送部26-k，使所輸入之第2輸入信號，以僅比第1傳送部24-k大與預定的設定值相應的值之延遲量而延遲，並依序傳送至後段的取樣電路23-(k+1)中的第2傳送部26-(k+1)。第2傳送部26-k可為可變延遲電路。各個取樣電路23-k中的第2傳送部26-k之延遲量，可設定為固定值T+Δτ。藉由該構成，每通過一段取樣電路23-k時，第2輸入信號便會相對於第1輸入信號而延遲Δτ。
取樣部28-k，以第1傳送部24-k所傳送的第1輸入信號、及第2傳送部26-k所傳送的第2輸入信號中的其中一個信號，來對另一個信號進行取樣。本例的取樣部28-k為正反器，於第2輸入信號的邊緣時序，獲取第1輸入信號的值並予以輸出。
測定部50，接收各個取樣部28-k中的取樣結果，並根據該取樣結果來檢測第1輸入信號和第2輸入信號的相位差。如上述般，每通過一段取樣電路23-k時，第2輸入信號相對於第1輸入信號而延遲Δτ。因此，能夠依據取樣部28-k的輸出邏輯值發生遷移之取樣電路23-k的段數與設定值Δτ之乘算值，來檢測該相位差。
測定部50，將所檢測出來的信號間的相位差供給至判定部12。藉此，判定部12可根據信號間的相位差而判定被試驗元件200的良否。
延遲調整部30，將相位比較部22中的第1傳送部24-k及第2傳送部26-k的延遲量，預先調整為與所提供之設定值Δτ相應之延遲量。延遲調整部30，能以使第1傳送部24-k和第2傳送部26-k的延遲差達到與設定值Δτ相應之延遲量之方式，來對第1傳送部24-k和第2傳送部26-k的至少一方的延遲量進行調整。
延遲調整部30，包括信號生成部34、脈衝計數器46及調整部32。信號生成部34生成第1調整信號和第2調整信號，該第2調整信號的週期僅比第1調整信號的週期小與預定的設定值Δτ相應之值。本例的延遲調整部30，具備第1振盪器36-1、第2振盪器36-2及振盪控制部40。
第1振盪器36-1生成第1調整信號，並將所生成的第1調整信號作為第1輸入信號而輸入至相位比較部22。第1振盪器36-1，可生成週期與第2傳送部26-k的延遲量T+Δτ大致相等之第1調整信號。
第2振盪器36-2生成第2調整信號，並將所生成之第2調整信號作為第2輸入信號而輸入至相位比較部22。第2振盪器36-2，可生成週期與第1傳送部24-k的延遲量T大致相等之第2調整信號。也就是說，信號生成部34生成第2調整信號，其週期僅比第1調整信號的週期小與預定的固定值Δτ大致相等之值。
振盪控制部40，使第1振盪器36-1和第2振盪器36-2的振盪同步開始。第1振盪器36-1和第2振盪器36-2，係將延遲元件42和邏輯電路44環路連接之環路振盪器，振盪控制部40能夠以同一時序將觸發脈衝分別輸入至第1振盪器36-1及第2振盪器36-2中。再者，第1振盪器36-1中的延遲元件42的延遲量，可與應該對第2傳送部26-k設定的延遲量相等。又，第2振盪器36-2中的延遲元件42的延遲量，可與應該對第1傳送部24-k設定的延遲量相等。
脈衝計數器46，對第1振盪器36-1和第2振盪器36-2所輸出的脈衝數分別進行計數。對於脈衝計數器46中的計數值而言，較佳為每當藉由振盪控制部40開始第1振盪器36-1和第2振盪器36-2的振盪時，被重置為初始值。
藉由此種構成，第1調整信號的第k發脈衝，相對於第2調整信號的第k發脈衝，僅延遲k×Δτ(其中，k=1、2、…、n)。相對於此，第k段取樣電路23-k中，第2輸入信號相對於第1輸入信號僅延遲k×Δτ。
因此，第k段取樣電路23-k中，第1調整信號和第2調整信號中的第k發脈衝的相位大致相同。也就是說，於對第k段取樣電路23-k中的取樣部28-k相對於第1調整信號和第2.調整信號的第k發脈衝而輸出之邏輯值Qk進行複數次測定時，邏輯值Qk分別表示H(1)或L(0)之比例達到1比1。
結果計數器48，針對第k段取樣部28-k相對於第1調整信號和第2調整信號的第k發脈衝而輸出之邏輯值Qk，來對表示邏輯值H和邏輯值L之次數分別進行計數。調整部32，基於相位比較部22中的對於第1調整信號和第2調整信號之相位比較結果，來調整各個取樣電路23-k中的相位的延遲量。本例的調整部32，基於結果計數器48中的計數結果，來控制各個取樣電路23-k中的第1傳送部24-k和第2傳送部26-k的延遲量。
調整部32，基於第k段取樣電路23-k的各自中的第1調整信號和第2調整信號的第k發脈衝所獲得的取樣結果，來調整各個取樣電路23-k中的延遲量差Δτ。更具體而言，調整部32，針對各個取樣電路23-k而控制第1傳送部24-k和第2傳送部26-k的延遲量，以使得結果計數器48所計數之邏輯值H及L的次數大致相同。
此時，調整部32，亦可自第1段取樣電路23-1開始依序調整延遲量。藉由此種構成，能夠高效地執行亦包括取樣部28-k的特性偏差在內之延遲量的校準。
第3圖係表示相位比較部22的動作例的時序圖。本例的第1輸入信號的初始相位，相對於第2輸入信號僅延遲ΔT。此處，初始相位係指輸入至相位比較部22之時點之相位。第1段取樣電路23-1中，第2輸入信號相對於第1輸入信號僅延遲Δτ。因此，輸入至第1段取樣部28-1之第1輸入信號及第2輸入信號間的相位差為ΔT-Δτ。
第2段取樣電路23-2中，第2輸入信號相對於第1輸入信號進一步延遲Δτ。因此，輸入至第2段取樣部28-2之第1輸入信號及第2輸入信號間的相位差為ΔT-2×Δτ。以下同樣地，每當被傳送至後段的取樣電路23-k時，第2輸入信號相對於第1輸入信號僅延遲Δτ。
因此，利用對取樣部28-k所輸出的邏輯值發生遷移之段數進行檢測，能夠以Δτ的解析度來檢測第1輸入信號和第2輸入信號之相位差。本例中，於第2段和第3段中，取樣部28-k的邏輯值發生遷移。因此，可知第1輸入信號和第2輸入信號的初始相位之差，介於ΔT-2×Δτ至ΔT-3×Δτ之間。
第4圖係表示信號生成部34的動作例的時序圖。如上述般，第1振盪器36-1和第2振盪器36-2同時開始振盪。又，第1振盪器36-1所輸出之第1調整信號的週期，僅比第2振盪器36-2所輸出之第2調整信號的週期大Δτ。
藉由將此種調整信號輸入至相位比較部22，如上述般，第k段取樣電路23-k中，第1調整信號和第2調整信號中的第k發脈衝的相位大致相同。因此，針對第k段取樣部28-k相對於第1調整信號和第2調整信號的第k發脈衝而輸出之邏輯值，以使表示邏輯值H及邏輯值L之比例大致相同之方式來調整延遲量，藉此能夠容易地調整各段的延遲量。
再者，調整部32，亦能夠以使各取樣部28-k相對於第1調整信號和第2調整信號的各脈衝而輸出之邏輯值中的邏輯值H及邏輯值L之比例達到1比1以外之規定比例之方式，來調整第1傳送部24-k和第2傳送部26-k的至少一方的延遲量。當調整信號的抖動為已知時，調整部32亦能夠以使各取樣部28-k中的邏輯值H及邏輯值L之比例成為與該抖動相應之值之方式，來調整第1傳送部24-k和第2傳送部26-k的至少一方的延遲量。
第5圖係表示說明延遲調整部30之延遲調整方法的一例之流程圖。本例的延遲調整部30，係每當於一個取樣電路23-k中獲取一次邏輯值Qk時，停止信號生成部34之振盪，並重新開始振盪。
再者，於延遲調整部30的動作例中，第1段取樣電路23-1中的第1傳送部24-1和第2傳送部26-1的延遲量相等，於第2段以後之取樣電路23-k中，第2傳送部26-k的延遲量僅比第1傳送部24-k的延遲量大Δτ。又，當於全部取樣電路23-k中，第2傳送部26-k的延遲量僅比第1傳送部24-k的延遲量大Δτ時，亦可不對第1調整信號及第2調整信號的第1發脈衝(即同一相位之脈衝)進行計數，而將第2發脈衝作為第1發脈衝來開始計數。
首先，對第1段取樣電路23-1中的第1傳送部24-1和第2傳送部26-2的延遲量進行調整(k=1)。振盪控制部40，使第1振盪器36-1和第2振盪器36-2的振盪同時開始(S500)。脈衝計數器46，對第1振盪器36-1和第2振盪器36-2所輸出之脈衝數進行計數。
振盪控制部40，於脈衝計數器46對第1振盪器36-1和第2振盪器36-2分別計數一個脈衝時，使第1振盪器36-1和第2振盪器36-2的振盪停止(S502)。繼而，結果計數器48，基於第1段取樣部28-1相對於第1調整信號和第2調整信號的第1發脈衝而輸出之邏輯值Q1，使針對第1段取樣部28-1所計數之邏輯值H或L之任一者的次數遞增(S504)。
繼而，調整部32，判定是否已對邏輯值Q1進行預定次數之測定(S506)。當針對邏輯值Q1之測定小於預定次數時，延遲調整部30反復進行自S500開始之處理。也就是說，振盪控制部40，於對第k段取樣電路23-k中的延遲量進行調整時，將如下處理反復進行上述預定次數：當第1調整信號和第2調整信號的脈衝數的計數結果分別達到k個時，使第1振盪器36-1和第2振盪器36-2的振盪停止，並使新的振盪同步開始。
並且，當針對邏輯值Q1之測定已達到預定次數時，調整部32以使針對邏輯值H和邏輯值L之計數結果與預定結果一致之方式，來調整第1傳送部24-1和第2傳送部26-2的延遲量(S508)。如上述般，調整部32能夠以使針對第1段取樣部28-1而計數之邏輯值H和L之計數值大致相等之方式，來調整第1傳送部24-1和第2傳送部26-2的延遲量。再者，當變更第1傳送部24-1和第2傳送部26-2的延遲量時，可針對第1段取樣部28-1再次執行自S500開始之處理。
當針對第1段取樣電路23-1之延遲量的調整結束時，設k=k+1，並反復進行自S500開始之處理。針對各個k之處理，係與上述k=1之情形相同。
例如，當k=m時，於S502中，振盪控制部40在脈衝計數器46對第1振盪器36-m和第2振盪器36-m分別計數m個脈衝時，使第1振盪器36-m和第2振盪器36-m的振盪停止。繼而，結果計數器48，基於第m段取樣部28-m所輸出之邏輯值Qm，使針對第m段取樣部28-m而計數之邏輯值H或L之任一者的次數遞增(S504)。其他處理，可與k=1之情形相同。
藉由自第1段取樣電路23-1至第n段取樣電路23-n為止反復進行上述處理，能夠調整全部段之取樣電路23-k中的延遲量差Δτ。又，無需變更第1調整信號及第2調整信號的週期，便可調整各個取樣電路23-k中的延遲量，因而能夠簡易且高精度地調整全部段之取樣電路23-k中的延遲量。
第6圖係表示說明延遲調整部30之延遲調整方法的另一例之流程圖。本例的延遲調整部30，在每當使第1振盪器36-1和第2振盪器36-2振盪時，獲取全部段之取樣部28-k中的邏輯值Qk。
振盪控制部40，使第1振盪器36-1和第2振盪器36-2的振盪同時開始(S600)。脈衝計數器46，對第1振盪器36-1和第2振盪器36-2所輸出之脈衝數進行計數。
振盪控制部40，在脈衝計數器46對於第1振盪器36-1和第2振盪器36-2分別計數n個脈衝時，使第1振盪器36-1和第2振盪器36-2的振盪停止(S602)。也就是說，振盪控制部40，在脈衝計數器46所計數之脈衝的個數與取樣部28-k的段數相等時，使第1振盪器36-1和第2振盪器36-2的振盪停止。
繼而，結果計數器48，基於第k段取樣部28-k所輸出之邏輯值Qk，使針對第k段取樣部28-k所計數之邏輯值H或L之任一者的次數遞增(S604)。結果計數器48針對k=1至n為止之全部取樣部28-k而執行S604的處理。
繼而，調整部32，對各個取樣部28-k判定是否已對邏輯值Qk測定預定次數(S606)。於對邏輯值Qk之測定小於預定次數時，延遲調整部30反復進行自S600開始之處理。即，將如下處理反復進行預定次數：於第1調整信號和第2調整信號的脈衝數的計數結果分別達到n個時，使第1振盪器36-1和第2振盪器36-2的振盪停止，並使新的振盪同步開始。
並且，當對各個取樣電路23-k之邏輯值Qk的測定已達到預定次數時，調整部32以使該測定結果與預定結果一致之方式，調整各個取樣電路23-k中的第1傳送部24-k和第2傳送部26-k的延遲量(S608)。此時，調整部32可自第1段取樣電路23-1開始依序調整延遲量。
再者，於變更任一取樣電路23-k中的延遲量時，延遲調整部30可針對已變更延遲量之取樣電路23-k之下一段以後之取樣電路23-k，反復進行自S600開始之處理。藉由上述處理，每當使第1振盪器36-1和第2振盪器36-2振盪時，能夠獲取全部段之取樣電路23-k中的邏輯值Qk，因而能夠更高效地調整延遲量。
第7圖係表示說明延遲調整部30的延遲調整方法的另一例之流程圖。本例的延遲調整部30，並不針對第1振盪器36-1和第2振盪器36-2而反復進行振盪之開始和停止，而是逐次以預定次數獲取第k段取樣部28-k相對於第k發脈衝而輸出之邏輯值Qk。
首先，振盪控制部40，以使第1調整信號和第2調整信號的週期差Δτ與取樣電路23-k的段數n相乘所得之值Δτ×n，與第1調整信號的週期T+Δτ大致相等之方式，來分別調整第1振盪器36-1和第2振盪器36-2中的延遲元件42的延遲量(S700)。藉此，於每個預定期間內，能夠生成脈衝的時序相同之第1調整信號和第2調整信號。
繼而，振盪控制部40，使第1振盪器36-1和第2振盪器36-2同時振盪(S702)。結果計數器48，於每個上述預定期間內，獲取第k段取樣部28-k針對該預定期間內之第k發脈衝而輸出之邏輯值Qk(S704)。於S704中，於每個該預定期間內，可執行與第6圖所說明之S604的處理相同之處理。結果計數器48，基於所獲取之邏輯值，使針對各個取樣部28-k而計數之邏輯值H或L之任一者的次數遞增。
繼而，振盪控制部40，針對各個取樣部28-k而判定是否逐次以預定次數獲取上述邏輯值Qk(S706)。獲取邏輯值Qk之次數，可利用依據脈衝計數器46中的脈衝的計數值來算出上述預定期間經過幾個週期而獲取。
當已針對各個取樣部28-k，逐次以預定次數獲取上述邏輯值Qk時，振盪控制部40停止第1振盪器36-1和第2振盪器36-2的振盪(S708)。繼而，調整部32，以使結果計數器48所獲取之測定結果與預定結果一致之方式，調整各個取樣電路23-k中的第1傳送部24-k和第2傳送部26-k的延遲量(S710)。此時，調整部32可自第1段取樣電路23-1開始依序調整延遲量。
再者，當變更任一取樣電路23-k的延遲量時，延遲調整部30可對已變更延遲量之取樣電路23-k之下一段以後之取樣電路23-k，反復進行自S700開始之處理。藉由上述處理，只要使第1振盪器36-1和第2振盪器36-2振盪1次，便能以預定次數獲取全部段之取樣電路23-k中的邏輯值Qk，因而可更高效地調整延遲量。
再者，於第2圖至第7圖所說明之延遲調整方法中，係基於第1調整信號和第2調整信號的週期差來調整各個取樣電路23-k的延遲量差Δτ。因此，第1調整信號和第2調整信號的週期差，較佳為預先已被高精度地調整好。第1調整信號和第2調整信號的週期差，可依據第1振盪器36-1和第2振盪器36-2的振盪頻率之差而計算出來。
振盪控制部40，亦可進而使用第2圖所說明之脈衝計數器46，作為用以測定第1振盪器36-1和第2振盪器36-2的振盪頻率之頻率測定部而發揮功能。振盪控制部40，亦可依據第1調整信號和第2調整信號的脈衝數而計算出第1振盪器36-1和第2振盪器36-2的振盪頻率，該第1調整信號和第2調整信號的脈衝數，係自使第1振盪器36-1和第2振盪器36-2的振盪開始後，於預定期間內藉由脈衝計數器46計數而得。
又，振盪控制部40，亦可進而作為基於該測定結果來調整第1振盪器36-1和第2振盪器36-2的振盪頻率之振盪調整部而發揮功能。振盪控制部40，以使第1調整信號和第2調整信號的週期差，與應該對第1傳送部24-k和第2傳送部26-k設定的延遲量差Δτ相等之方式，來調整第1振盪器36-1和第2振盪器36-2的振盪頻率。
以上，使用實施形態對本發明的(一)個方面進行了說明，但本發明的技術範圍並不被限定於上述實施形態所記載的範圍。上述實施形態中可添加各種變更或改良。根據申請專利範圍的揭示可明確，此種添加有變更或改良之形態亦可包含於本發明的技術範圍內。
應留意的是，對於申請專利範圍、說明書以及圖式中所示之裝置、系統、程式以及方法中的動作、流程、步驟以及階段等各處理之執行順序，只要未特別明示為「更前」、「之前」等，且只要未將前處理之輸出用於後處理中，則可按任意順序實現。關於申請專利範圍、說明書以及圖示中的動作流程，為方便起見而使用「首先，」、「然後，」等進行說明，但並非意味著必須按該順序實施。
10．．．信號輸入部
12．．．判定部
20．．．相位檢測裝置
22．．．相位比較部
23-1．．．取樣電路
23-n．．．取樣電路
24-1．．．第1傳送部
24-2．．．第1傳送部
24-3．．．第1傳送部
24-n．．．第1傳送部
26-1．．．第2傳送部
26-2．．．第2傳送部
26-3．．．第2傳送部
26-n．．．第2傳送部
28-1．．．取樣部
28-2．．．取樣部
28-n．．．取樣部
30．．．延遲調整部
32．．．調整部
32．．．調整部
34．．．信號生成部
36-1．．．第1振盪器
36-2．．．第2振盪器
40．．．振盪控制部
42．．．延遲元件
44．．．邏輯電路
46．．．脈衝計數器
48．．．結果計數器
50．．．測定部
100．．．試驗裝置
200．．．被試驗元件
S500~S508、S600~S608、S700~S710．．．步驟
第1圖係將實施形態的試驗裝置100的構成與被試驗元件200一併表示之圖。
第2圖係表示相位檢測裝置20的構成例之圖。
第3圖係表示相位比較部22的動作例的時序圖。
第4圖係表示信號生成部34的動作例的時序圖。
第5圖係表示說明延遲調整部30所實行的延遲調整方法的一例之流程圖。
第6圖係表示說明延遲調整部30所實行的延遲調整方法的另一例之流程圖。
第7圖係表示說明延遲調整部30所實行的延遲調整方法的另一例之流程圖。
12．．．判定部
22．．．相位比較部
23-1．．．取樣電路
23-n．．．取樣電路
24-1．．．第1傳送部
24-2．．．第1傳送部
24-3．．．第1傳送部
24-n．．．第1傳送部
26-1．．．第2傳送部
26-2．．．第2傳送部
26-3．．．第2傳送部
26-n．．．第2傳送部
28-1．．．取樣部
28-2．．．取樣部
28-n．．．取樣部
30．．．延遲調整部
32．．．調整部
32．．．調整部
34．．．信號生成部
36-1．．．第1振盪器
36-2．．．第2振盪器
40．．．振盪控制部
42．．．延遲元件
44．．．邏輯電路
46．．．脈衝計數器
48．．．結果計數器
50．．．測定部
Claims (12)
- 一種相位檢測裝置，係檢測信號間的相位差之相位檢測裝置，其具備：相位比較部，其使第2輸入信號根據設定值而相對於第1輸入信號依序延遲，且每當使輸入信號間之相對相位變化時，對上述第1輸入信號和上述第2輸入信號的相位進行比較；以及延遲調整部，其對上述相位比較部中的信號的延遲量預先進行調整；而且，上述延遲調整部具有：信號生成部，其生成第1調整信號和第2調整信號，該第2調整信號的週期僅比上述第1調整信號的週期小與上述設定值相應之值，並將上述第1調整信號作為上述第1輸入信號且將上述第2調整信號作為上述第2輸入信號而輸入至上述相位比較部；以及調整部，其基於上述相位比較部中的對於上述第1調整信號和上述第2調整信號之相位比較結果，來對上述相位比較部中的相位的延遲量進行調整。
- 如申請專利範圍第1項所述之相位檢測裝置，其中：上述相位比較部，使上述第2輸入信號相對於上述第1輸入信號之相位逐次依序延遲固定值，上述信號生成部，生成第2調整信號，其週期僅比上述第1調整信號的週期小與上述固定值大致相等之值。
- 如申請專利範圍第2項所述之相位檢測裝置，其中：上述信號生成部具有：第1振盪器，其生成上述第1調整信號；第2振盪器，其生成上述第2調整信號；以及振盪控制部，其使上述第1振盪器和上述第2振盪器的振盪同步開始。
- 如申請專利範圍第3項所述之相位檢測裝置，其中：上述相位比較部，串聯連接有n段取樣電路(其中，n為整數)，該取樣電路使第2輸入信號相對於第1輸入信號之相位延遲固定值，上述調整部，基於第k段(其中，k=1、2、…、n)的上述取樣電路的各個中的被輸入至上述相位比較部中之上述第1調整信號和上述第2調整信號的第k發脈衝所獲得的取樣結果，來調整各個上述取樣電路中的上述第2輸入信號相對於上述第1輸入信號之相位的延遲量。
- 如申請專利範圍第4項所述之相位檢測裝置，其中更具備：計數器，其對上述第1振盪器和上述第2振盪器所輸出之上述第1調整信號和上述第2調整信號的脈衝數進行計數，上述振盪控制部，於對第k段的上述取樣電路中的上述延遲量進行調整時，將如下處理反復進行預定次數，此處理係當上述第1調整信號和上述第2調整信號的脈衝數的計數結果分別達到k個時，使上述第1振盪器和上述第2振盪器的振盪停止，且使新的振盪同步開始，上述調整部，以於第k段的上述取樣電路中，針對上述第1調整信號及上述第2調整信號的第k發脈衝而重複獲取之取樣結果達到預定結果之方式，來調整第k段的上述取樣電路中的上述延遲量。
- 如申請專利範圍第4項所述之相位檢測裝置，其中更具備：計數器，其對上述第1振盪器和上述第2振盪器所輸出之上述第1調整信號和上述第2調整信號的脈衝數進行計數，上述振盪控制部，將如下處理反復進行預定次數，此處理係當上述第1調整信號和上述第2調整信號的脈衝數的計數結果分別達到n個時，使上述第1振盪器和上述第2振盪器的振盪停止，且使新的振盪同步開始，上述調整部，以於第k段的上述取樣電路的各個中，針對上述第1調整信號和上述第2調整信號的第k發脈衝而重複獲取之取樣結果達到預定結果之方式，來分別調整第k段的上述取樣電路中的上述延遲量。
- 如申請專利範圍第4項所述之相位檢測裝置，其中：上述第1振盪器和上述第2振盪器，生成使上述第1調整信號和上述第2調整信號的週期差與上述取樣電路的段數相乘所得之值，與上述第1調整信號的週期大致相等之上述第1調整信號和上述第2調整信號，且於每一預定之期間，使上述第1調整信號和上述第2調整信號的脈衝同步，上述調整部，針對第k段的上述取樣電路的各個，以針對上述第1調整信號和上述第2調整信號的各自上述期間內的第k發脈衝所獲取之取樣結果達到預定結果之方式，來分別調整第k段的上述取樣電路中的上述延遲量。
- 如申請專利範圍第5項所述之相位檢測裝置，其中：上述調整部，以表示H邏輯之取樣結果與表示L邏輯之取樣結果之比例，於各個上述取樣電路中達到1比1之方式，來調整各個上述取樣電路中的延遲量。
- 如申請專利範圍第4項所述之相位檢測裝置，其中：上述取樣電路的各個具有：第1傳送部，其將所輸入之上述第1輸入信號，傳送至後段之上述取樣電路；第2傳送部，其將所輸入之上述第2輸入信號，以僅比上述第1傳送部大興上述設定值相應之值之延遲量，而傳送至後段之上述取樣電路；以及取樣部，其以上述第1傳送部所傳送之上述第1輸入信號和上述第2傳送部所傳送之上述第2輸入信號中的其中一個來對另一個進行取樣；而且，上述調整部，以使各個上述取樣部中的取樣結果達到預定結果之方式，來對上述第1傳送部和上述第2傳送部之至少一方的延遲量進行調整。
- 如申請專利範圍第3項所述之相位檢測裝置，其中更具備：頻率測定部，其對上述第1振盪器和上述第2振盪器的振盪頻率進行測定；以及振盪調整部，其基於上述頻率測定部中的測定結果，來對上述第1振盪器和上述第2振盪器的振盪頻率進行調整。
- 一種試驗裝置，係對被試驗元件進行試驗之試驗裝置，其具備：如申請專利範圍第1項至第10項中任一項所述之相位檢測裝置，其對上述被試驗元件所輸出之信號與預定之基準信號之相位差進行檢測；以及判定部，其基於上述相位檢測裝置中的檢測結果，來判定上述被試驗元件的良否。
- 一種調整方法，其係於使第2輸入信號根據設定值而相對於第1輸入信號依序延遲，且每當使輸入信號間之相對相位變化時，對上述第1輸入信號和上述第2輸入信號的相位進行比較之相位檢測裝置中，對第2輸入信號的延遲量預先進行調整之形態的調整方法，其具有：信號生成階段，生成第1調整信號和第2調整信號，該第2調整信號的週期僅比上述第1調整信號的週期小與上述設定值相應之值；信號輸入階段，將上述第1調整信號作為上述第1輸入信號且將上述第2調整信號作為上述第2輸入信號而輸入至上述相位檢測裝置；以及調整階段，基於上述相位檢測裝置中的對於上述第1調整信號和上述第2調整信號之取樣結果，來調整上述相位檢測裝置中的相位的延遲量。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/002843 WO2010150304A1 (ja) | 2009-06-22 | 2009-06-22 | 位相検出装置、試験装置および調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201109689A TW201109689A (en) | 2011-03-16 |
| TWI390225B true TWI390225B (zh) | 2013-03-21 |
Family
ID=43353732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099110410A TWI390225B (zh) | 2009-06-22 | 2010-04-02 | 相位檢測裝置、試驗裝置及調整方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7999531B2 (zh) |
| JP (1) | JPWO2010150304A1 (zh) |
| KR (1) | KR101100906B1 (zh) |
| TW (1) | TWI390225B (zh) |
| WO (1) | WO2010150304A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011116822A1 (en) * | 2010-03-25 | 2011-09-29 | Telefonaktiebolaget Lm Ericsson (Publ) | A phase detector |
| KR20140023708A (ko) | 2012-08-17 | 2014-02-27 | 에스케이하이닉스 주식회사 | 패드의 본딩을 테스트할 수 있는 반도체 장치 |
| US9164134B2 (en) | 2012-11-13 | 2015-10-20 | Nvidia Corporation | High-resolution phase detector |
| US8866511B2 (en) * | 2012-11-20 | 2014-10-21 | Nvidia Corporation | Matrix phase detector |
| US9471091B2 (en) | 2012-11-28 | 2016-10-18 | Nvidia Corporation | Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4162810B2 (ja) * | 1999-10-08 | 2008-10-08 | 株式会社アドバンテスト | 半導体デバイス試験装置のタイミング位相校正方法・装置 |
| US6850051B2 (en) | 2001-03-26 | 2005-02-01 | Mcgill University | Timing measurement device using a component-invariant vernier delay line |
| JP2004061339A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 位相検出装置 |
| JP2004239666A (ja) | 2003-02-04 | 2004-08-26 | Advantest Corp | 検出装置、信号遅延器、インバータ |
| JP2006041162A (ja) | 2004-07-27 | 2006-02-09 | Dainippon Printing Co Ltd | Ｉｃモジュールの製造方法、ｉｃカードとｉｃカードの製造方法 |
| JP2006115274A (ja) * | 2004-10-15 | 2006-04-27 | High Energy Accelerator Research Organization | ２つのｐｌｌを用いた微小時間差回路及び時間測定回路 |
| JP4850473B2 (ja) | 2005-10-13 | 2012-01-11 | 富士通セミコンダクター株式会社 | デジタル位相検出器 |
| JP2007235908A (ja) | 2006-02-02 | 2007-09-13 | Sharp Corp | リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法 |
| US7783452B2 (en) | 2007-03-08 | 2010-08-24 | Advantest Corporation | Signal measurement apparatus and test apparatus |
| US7756654B2 (en) * | 2007-08-15 | 2010-07-13 | Advantest Corporation | Test apparatus |
-
2009
- 2009-06-22 WO PCT/JP2009/002843 patent/WO2010150304A1/ja active Application Filing
- 2009-06-22 KR KR1020107007466A patent/KR101100906B1/ko not_active IP Right Cessation
- 2009-06-22 JP JP2010511845A patent/JPWO2010150304A1/ja not_active Withdrawn
-
2010
- 2010-04-02 TW TW099110410A patent/TWI390225B/zh not_active IP Right Cessation
- 2010-04-02 US US12/753,796 patent/US7999531B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110002456A (ko) | 2011-01-07 |
| JPWO2010150304A1 (ja) | 2012-12-06 |
| TW201109689A (en) | 2011-03-16 |
| US7999531B2 (en) | 2011-08-16 |
| KR101100906B1 (ko) | 2012-01-02 |
| US20100321001A1 (en) | 2010-12-23 |
| WO2010150304A1 (ja) | 2010-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI390225B (zh) | 相位檢測裝置、試驗裝置及調整方法 | |
| US6580304B1 (en) | Apparatus and method for introducing signal delay | |
| US5764598A (en) | Delay time measurement apparatus for delay circuit | |
| US9026402B2 (en) | Method and apparatus for synchronization of test and measurement apparatuses | |
| TWI575878B (zh) | 延遲鏈之校正 | |
| EP2831603B1 (en) | On-die all-digital delay measurement circuit | |
| TWI391692B (zh) | 測試裝置、測試方法、量測裝置以及量測方法 | |
| JP2003130927A (ja) | タイミング発生器、半導体試験装置、及びタイミング発生方法 | |
| JP2001091587A (ja) | 可変遅延素子のテスト回路 | |
| JPWO2008149973A1 (ja) | 試験装置およびキャリブレーション用デバイス | |
| JP5047187B2 (ja) | キャリブレーション装置、キャリブレーション方法、及び試験装置 | |
| JP2010112947A (ja) | 試験測定機器、測定システム及び方法 | |
| JP2009103469A (ja) | 試験装置、スキュー測定装置、デバイスおよびボード | |
| JP5202324B2 (ja) | キャリブレーション装置、キャリブレーション方法、及び試験装置 | |
| JP5008661B2 (ja) | キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法 | |
| US20060020577A1 (en) | Target value search circuit, taget value search method, and semiconductor test device using the same | |
| RU2318189C1 (ru) | Способ определения погрешности аппаратуры навигации | |
| Zieliński et al. | Accumulated jitter measurement of standard clock oscillators | |
| KR101066543B1 (ko) | 표준시각 동기용 고정밀 클록 발생장치 및 방법 | |
| Kubíček | In-system jitter measurement using FPGA | |
| JP2016178351A (ja) | Ｐｌｌ回路 | |
| JPH11101851A (ja) | 遅延時間測定回路及び遅延時間測定方法 | |
| KR101323372B1 (ko) | 신호 발생 장치 및 이를 이용한 자동 테스트 장치 | |
| CN110836832B (zh) | Tdc控制系统、方法和膜厚检测装置 | |
| JP2008058275A (ja) | 測定システム、測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |