TWI391692B - 測試裝置、測試方法、量測裝置以及量測方法 - Google Patents

測試裝置、測試方法、量測裝置以及量測方法 Download PDF

Info

Publication number
TWI391692B
TWI391692B TW097148285A TW97148285A TWI391692B TW I391692 B TWI391692 B TW I391692B TW 097148285 A TW097148285 A TW 097148285A TW 97148285 A TW97148285 A TW 97148285A TW I391692 B TWI391692 B TW I391692B
Authority
TW
Taiwan
Prior art keywords
signal
jitter
transmission path
aforementioned
data signal
Prior art date
Application number
TW097148285A
Other languages
English (en)
Other versions
TW200931046A (en
Inventor
Atsuo Sawara
Yuichi Miyaji
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200931046A publication Critical patent/TW200931046A/zh
Application granted granted Critical
Publication of TWI391692B publication Critical patent/TWI391692B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

測試裝置、測試方法、量測裝置以及量測方法
本發明是有關於一種測試裝置、測試方法、量測裝置以及量測方法。對藉由文獻的參照而被認為可編入之指定國而言,將下述的日本專利申請案中所記述的內容藉由參照而編入到本發明申請案中,以作為本發明申請案的一部分。
日本專利申請號碼11/955,390申請日2007年12月31日
半導體元件等元件是與其它的元件之間進行數據傳送。作為元件間的數據傳送方式的一個例子,已知有將數據信號和用於表示應接收該數據信號的時序之選通信號,並行運送的源同步方式。
而且,在元件間所傳送的信號具有包含跳動的可能性。在元件間所傳送的信號中包含的跳動會影響數據傳送的品質。因此,生產例如與其它元件間進行高速通信的元件之元件的廠家在元件出貨前,要利用測試裝置對元件的耐跳動性進行測試,以保證該元件的品質。另外,由於現在未掌握有關的先行技術文獻,所以省略其記述。
然而,利用源同步方式的元件,其對數據信號的耐跳動性及對選通信號的耐跳動性有時是分別單獨地根據規格進行保證。在對這種元件進行測試的情況,測試裝置必須分別單獨地實施對數據信號的耐跳動性的測試,及對選通信號的耐跳動性的測試。
而且,與其它元件之間進行高速通信的元件,是根據規格而保證所輸出的信號中包含的跳動較預先所確定的值小。因此,為了進行例如這種保證,要求能夠量測在從元件所輸出的信號中含有什麼樣的跳動之量測裝置。
本發明的目的是提供一種能夠解決上述課題的測試裝置、測試方法、量測裝置以及量測方法。該目的是藉由申請專利範圍中的獨立項所記述之特徵的組合而達成。而且,從屬項規定本發明的更加有利的具體例子。
本發明的一實施形態提供一種測試裝置,是輸入數據信號和用於表示應接收數據信號的時序之選通信號,並在選通信號所指定的時序取入數據信號,以對被測試元件的耐跳動性進行測試的測試裝置,該測試裝置包括:信號生成部,其生成供給到被測試元件的數據信號及選通信號;跳動施加部,其將對數據信號應容許的數據跳動和對選通信號應容許的選通跳動進行合成,並將合成跳動施加到數據信號或選通信號;信號供給部,其將一方施加了合成跳動的數據信號及選通信號供給到被測試元件。
本發明的一實施形態提供一種測試方法,是對被測試元件的耐跳動性進行測試的測試方法,該被測試元件被輸入數據信號和用於表示應接收數據信號的時序之選通信號,並在選通信號所指定的時序取入數據信號。該測試方法包括:生成供給到被測試元件的數據信號及選通信號,並將數據信號應容許的數據跳動和選通信號應容許的選通跳動進行合成的合成跳動施加到數據信號或選通信號,且將一方施加了合成跳動的數據信號及選通信號供給到被測試元件。
本發明的一實施形態提供一種量測裝置,為對被測試元件的跳動傳送特性進行量測的量測裝置,包括:信號產生部,其產生具有合成跳動的量測用信號,並供給到被測試元件,該合成跳動是由彼此不同頻率成分的多個跳動進行合成;量測部,其接收被測試元件依據量測用信號所輸出的響應信號,並量測與多個跳動分別相對應的頻率成分中的跳動傳送特性。
本發明的一實施形態提供一種量測方法,為對被測試元件的跳動傳送特性進行量測的量測方法,是產生具有合成跳動的量測用信號,並供給到被測試元件元件,且接收被測試元件依據量測用信號所輸出的響應信號,以對與多個跳動分別對應的頻率成分的跳動傳送特性進行量測,其中,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成形成的。
另外,上述的發明的概要並未列舉本發明的必要特徵的全部,它們的特徵群的子集也可又形成發明。
為讓本發明之上述和其他目的,特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式詳細說明如下
以下通過發明的實施形態對本發明的(一)側面進行說明,但以下的實施形態並不對申請專利範圍的發明進行限定,而且,實施形態中所說明之特徵的組合的全部也未必是發明的解決方法所必須的。
圖1所示為本實施形態的測試裝置10的構成以及被測試元件200。被測試元件200在與其它的元件進行通信的情況下,從其它的元件輸入數據信號和用於表示應接收數據信號的時序之選通信號。然後,被測試元件200在選通信號所指定的時序,取入數據信號。
測試裝置10對這種被測試元件200的耐跳動性進行測試。亦即,例如測試裝置10對被測試元件200賦予施加了跳動的數據信號及選通信號,並測試該被測試元件200是否可輸出期待的值。
測試裝置10包括信號生成部22、跳動施加部24、信號供給部26、信號取入部28和比較部30。信號生成部22生成供給到被測試元件200的數據信號及選通信號。作為一個例子,信號生成部22可輸出與測試圖案相稱之波形的數據信號,其中,測試圖案用於對被測試元件200進行測試。
跳動施加部24對數據信號或選通信號施加合成跳動,該合成跳動是將數據信號應容許的數據跳動和選通信號應容許的選通跳動進行合成而形成。作為一個例子,跳動施加部24可對數據信號或選通信號施加合成跳動,該合成跳動是將被測試元件200應容許的最大的數據跳動和被測試元件200應容許的最大的選通跳動進行合成而形成。另外,在圖1中,跳動施加部24是在數據信號上施加合成跳動的構成,但也可為在選通信號上施加合成跳動的構成。
作為一個例子,跳動施加部24以數字方式將數據跳動和選通跳動相加而生成合成跳動。而且,跳動施加部24可如圖2及圖3在後面所詳細說明的,將數據跳動及選通跳動分別利用單獨的延遲用電路而施加在一個信號(數據信號或選通信號)上。
信號供給部26對被測試元件200供給一方施加了合成跳動的數據信號及選通信號。作為一個例子,信號供給部26可具有數據信號用驅動電路和選通用驅動電路,其中,該數據信號用驅動電路對被測試元件200的數據輸入終端供給數據信號,選通用驅動電路對被測試元件200的選通輸入終端供給選通信號。
信號取入部28依據所給予的數據信號及選通信號,而取入被測試元件200所輸出的響應信號。作為一個例子,信號取入部28可具有電平比較電路和時序比較電路,其中,電平比較電路是將響應信號轉換為邏輯電平,時序比較電路是在例如測試程式所指定的時序而取入響應信號的邏輯。
比較部30將信號取入部28所取入的響應信號的邏輯與期待值進行比較。然後,比較部30輸出響應信號的邏輯和期待值的比較結果。
這種測試裝置10,可對被測試元件200賦予施加了跳動的數據及選通信號而作為測試信號,並對被測試元件200的耐跳動性進行測試。另外,這種測試裝置10並不是對數據信號的耐跳動性及選通信號的耐跳動性分別單獨地進行測試,可一起進行測試。另外,測試裝置10是只要在數據信號及選通信號的某一個上施加跳動即可,所以內部構成簡單,可縮短測試時間。
圖2所示為本實施形態的跳動施加部24之構成的第1例。本例的跳動施加部24具有PLL電路44、可變延遲電路46和跳動產生部48。
PLL電路44輸出位移時脈,即在基準時脈輸出與從跳動產生部48所輸入的相位控制信號相稱的相位量。作為一個例子,PLL電路44可將與基準時脈同步的N倍(N為正整數)頻率的信號,用由相位控制信號所表示的相位量的相位偏移的位移時脈輸出。
作為一個例子,PLL電路44可包含VCO52、分頻器54、相位比較器56、加法器58和LPF60。VCO52輸出與所給予的控制電壓相稱之頻率的信號。分頻器54輸出分頻信號,即將VCO52所輸出的信號的頻率分頻為l/N(N為整數。)的頻率輸出。相位比較器56偵測所給予的基準時脈和從分頻器54所輸出的分頻信號之相位差,並輸出與所偵測的相位差相稱之電壓的信號。
加法器58從跳動產生部48接收相位控制信號,該相位控制信號具有與應施加的跳動量相稱的電壓。加法器58將相位比較器56的輸出信號的電壓和相位控制信號的電壓相加。LPF60輸出使從加法器58所輸出的電壓平滑化的控制電壓並賦予VCO52。
然後,這種PLL電路44將VCO52所輸出的信號作為位移時脈輸出。這樣一來,PLL電路44可輸出,使基準時脈位移與相位控制信號相稱的相位量的位移時脈。
另外,PLL電路44可為設置在信號生成部22內的構成。另外,在該跳動施加部24對數據信號施加跳動的情況下,信號生成部22也可為在PLL電路44和可變延遲電路46之間具有波形成形器的構成,其中,該波形成形器是與位移時脈同步地,依據測試圖案而形成數據信號的波形。
可變延遲電路46,使位移時脈延遲與從跳動產生部48所輸入的延遲控制信號相稱的延遲量,並作為施加了合成跳動的數據信號或選通信號而輸出。作為一個例子,可變延遲電路46可包括緩衝電路及在緩衝電路的輸出端並聯設置的可變容量二極管。該可變延遲電路可藉由使可變容量二極管的容量依據延遲控制信號進行變化,從而使通過該緩衝電路的信號產生延遲之電路。
跳動產生部48對PLL電路44供給與數據跳動及選通跳動的一方相稱的相位控制信號,並對可變延遲電路46供給與數據跳動及選通跳動的他方相稱的延遲控制信號。亦即,作為一個例子,跳動產生部48可對PLL電路44供給與數據跳動相稱的相位控制信號,並對可變延遲電路46供給與選通跳動相稱的延遲控制信號。可代之以使跳動產生部48對PLL電路44供給與選通跳動相稱的相位控制信號,並對可變延遲電路46供給與數據跳動相稱的延遲控制信號。
這種關於本例的跳動施加部24,可在數據信號或選通信號中的一方,相加將數據跳動及選通跳動進行合成的合成跳動。因此,測試裝置10可藉由對數據信號及選通信號中的任一方施加跳動,而進行與對數據信號及選通信號分別單獨施加數據跳動及選通跳動之方法等價的測試。
圖3所示為本實施形態的跳動施加部24之構成的第2例。本例的跳動施加部24具有跳動產生部64、第1可變延遲電路66和第2可變延遲電路68。
跳動產生部64輸出與數據跳動及選通跳動中的一方及另一方相稱的第1跳動控制信號及第2跳動控制信號。作為一個例子,跳動產生部64可輸出與數據跳動相稱的第1跳動控制信號,及與選通跳動相稱的第2跳動控制信號。作為一個例子,也可代之以使跳動產生部64輸出與選通跳動相稱的第1跳動控制信號及與數據跳動相稱的第2跳動控制信號。
第1可變延遲電路66從信號生成部22輸入數據信號或選通信號。然後,第1可變延遲電路66使所輸入的數據信號或選通信號,延遲與第1跳動控制信號相稱的延遲量並輸出。
第2可變延遲電路68輸入第1可變延遲電路66所輸出的信號。然後,第2可變延遲電路68使所輸入的信號延遲與第2跳動控制信號相稱的延遲量,並作為施加了合成跳動的數據信號或選通信號而輸出。這種關於本例的跳動施加部24可在數據信號或選通信號的一方,施加將數據跳動及選通跳動進行合成的合成跳動。
圖4所示為本實施形態的跳動施加部24之構成的第3例,以及作為信號供給部26的一個例子的驅動電路128。跳動施加部24包括信號傳送路130、跳動控制部132、緩衝電路134、串聯電阻136及可變容量二極管138。
跳動施加部24通過輸入端152,接收信號生成部22所輸出的數據信號或選通信號而作為跳動施加對象的信號,並對所接收的信號施加跳動。然後,跳動施加部24通過輸出端154,對驅動電路128賦予施加了跳動的信號。
驅動電路128在所給予的信號的電壓大於等於閾值電壓VTH 的情況,輸出H邏輯電壓(例如VDD)。而且,驅動電路128在所給予的信號的電壓未滿閾值電壓VTH 的情況,輸出L邏輯電壓(例如VSS)。
信號傳送路130從輸入端152向輸出端154傳送信號。信號傳送路130在輸入端152和輸出端154之間具有接點150。
跳動控制部132從輸出終端輸出跳動控制電壓,其中,該跳動控制電壓是與應在信號傳送路130中所傳播的信號上進行重疊之跳動相對應。作為一個例子,跳動控制部132可被賦予用於表示應施加的跳動的跳動數據,並輸出對所給予的跳動數據進行了DA轉換之跳動控制電壓。
緩衝電路134在信號傳送路130上,在接點150的靠輸入端152側上串聯連接。亦即,緩衝電路134接收通過輸入端152所輸入的信號。
然後,緩衝電路134輸出與所接收的信號的邏輯相對應的電壓。作為一個例子,緩衝電路134在所接收的信號的電壓大於等於閾值電壓VTH 的情況下,輸出H邏輯電壓。而且,驅動電路128在所接收的信號的電壓不足閾值電壓VTH 的情況下,輸出L邏輯電壓。作為一個例子,也可代之以使緩衝電路134在所接收的信號的電壓大於等於H側的閾值電壓VTH 的情況下,輸出H邏輯電壓,在所接收的信號的電壓不足L側的閾值電壓VTL (VTL <VTH )的情況下,輸出L邏輯電壓。這種緩衝電路134在所給予的信號的邊緣平緩的情況下,也可不使邏輯的轉換時刻(形成閾值電壓VTH 的時刻)偏離(不延遲),而轉換為邊緣陡急的信號。
串聯電阻136在信號傳送路130中,被串聯連接在緩衝電路134和接點150之間。亦即,串聯電阻136是一端與緩衝電路134的輸出終端連接,另一端與接點150連接。
可變容量二極管138設置在信號傳送路130上的接點150和跳動控制部132的輸出終端之間。而且,可變容量二極管138是依據跳動控制部132所輸出的跳動控制電壓而使容量變化。作為一個例子,可變容量二極管138也可為變容二極管,依據反方向電壓(陰極側較陽極側高的電壓)而使容量進行變化。這種串聯電阻136及可變容量二極管138可使接點150產生將緩衝電路134所輸出的電壓進行低通過濾之電壓。
這種緩衝電路134、串聯電阻136及可變容量二極管138,是作為使所賦予的信號的邏輯的轉換時刻(形成閾值電壓VTH 的時刻)延遲之可變延遲電路而發揮機能。而且,利用緩衝電路134、串聯電阻136及可變容量二極管138所延遲的信號的延遲量,是依據可變容量二極管138的容量而進行變化。可變容量二極管138的容量是依據跳動控制部132所賦予的跳動控制電壓而進行變化。因此,由緩衝電路134、串聯電阻136及可變容量二極管138所延遲之信號的延遲量,是依據由跳動控制部132所賦予的跳動控制電壓而進行變化。
作為一個例子,可變容量二極管138可使陽極與跳動控制部132的輸出終端側連接,陰極與接點150側連接。在這種情況下,跳動控制部132在較緩衝電路134所輸出的最低電壓(H邏輯電壓或L邏輯電壓的低的一個)低的範圍內,輸出跳動控制電壓。藉此,可變容量二極管138是在陽極-陰極間施加反方向電壓,所以依據跳動控制電壓而使容量進行變化。
也可代之以使可變容量二極管138的陰極與跳動控制部132的輸出終端側連接,陽極與接點150側連接。在這種情況下,跳動控制部132在較緩衝電路134所輸出的最高電壓(H邏輯電壓或L邏輯電壓的高的一方)高的範圍內,輸出跳動控制電壓。藉此,可變容量二極管138是在陽極-陰極間施加反方向電壓,所以依據跳動控制電壓而使容量進行變化。
另外,跳動控制部132。對可變容量二極管138輸出較H邏輯電壓和L邏輯電壓之間的電位差足夠大的反方向電壓較佳。藉此,跳動控制部132可使可變容量二極管138的容量的變動更小,該可變容量二極管138的容量的變動與在信號傳送路130中所傳播之信號的邏輯變動相對應。
而且,在從跳動控制部132的輸出終端觀察接點150的情況下,串聯電阻136及可變容量二極管138是作為高通濾波器發揮機能。因此,與在信號傳送路130中所傳播的信號的頻率相比,跳動控制部132輸出以足夠低的頻率進行變動之跳動控制電壓較佳。藉此,跳動控制部132可利用由串聯電阻136及可變容量二極管138所構成的高通濾波器,除去由於跳動控制電壓的變動的影響而在信號傳送路130中所傳播的信號上施加的噪聲。
圖5所示為本實施形態的跳動施加部24之構成的第4例。本例的跳動施加部24由於與圖4所示的第3例的跳動施加部24採用大致相同的構成及機能,所以,對與圖4所示的跳動施加部24所具有的構件大致相同構成及機能之構件付以相同的符號,且除了以下不同點以外省略說明。
本例的跳動施加部24包括信號傳送路130、跳動控制部132、多個緩衝電路134、多個串聯電阻136、多個可變容量二極管138、旁通傳送路160、輸入側選擇部162、輸出側選擇部164和多個噪聲除去部166。在本例中,信號傳送路130具有多個接點150(例如接點150-1~150-4)。
多個緩衝電路134(例如緩衝電路134-1~134-4)分別與多個接點150的各個對應設置。多個緩衝電路134在信號傳送路130上,分別較對應的接點150而靠近輸入端152側,並利用較對應的接點150靠近輸入端152側的另外的接點150而串聯連接在輸出端154側上。
亦即,第1緩衝電路134-1設置在輸入端152和第1接點150-1之間。第2緩衝電路134-2設置在第1接點150-1和第2接點150-2之間。而且,第m個(m為大於等於2的整數,以下相同。)緩衝電路134-m設置在第(m-1)個接點150-(m-1)和第m個接點150-m之間。
多個串聯電阻136(例如串聯電阻136-1~136-4)分別與多個接點150的各個對應設置。多個串聯電阻136在信號傳送路130上,分別在對應的緩衝電路134和對應的接點150之間串聯連接。
亦即,第1串聯電阻136-1是使一端與第1緩衝電路134-1的輸出終端連接,另一端與第1接點150-1連接。第2串聯電阻136-2是使一端與第2緩衝電路134-2的輸出終端連接,另一端與第2接點150-2連接。而且,第m個串聯電阻136-m是使一端與第m個緩衝電路134-m的輸出終端連接,另一端與第m個接點150-m連接。
多個可變容量二極管138(例如可變容量二極管138-1~138-4)與信號傳送路130上的多個接點150分別對應設置。多個可變容量二極管138是分別設置在對應的接點150和跳動控制部132的輸出終端之間。而且,多個可變容量二極管138分別依據跳動控制部132所輸出的跳動控制電壓而使容量進行變化。
本例的跳動施加部24,在信號傳送路130上具有多組緩衝電路134、串聯電阻136以及可變容量二極管138。與多個接點150分別對應的多組緩衝電路134、串聯電阻136及可變容量二極管138,分別作為使所賦予的信號的邏輯轉換時刻(形成閾值電壓VTH 的時刻)延遲之可變延遲電路而發揮機能。亦即,多組緩衝電路134、串聯電阻136及可變容量二極管138,是作為在信號傳送路130上串聯連接的多個可變延遲電路而發揮機能。因此,如利用這種關於本例的跳動施加部24,則可在輸入到輸入端152的信號上施加更大的跳動。
旁通傳送路160從輸入端152向輸出端154傳送信號。作為一個例子,旁通傳送路160可具有預先所確定的延遲量。
輸入側選擇部162選擇將通過輸入端152所輸入的信號,通過信號傳送路130及旁通傳送路160中的哪一個進行輸出。輸出側選擇部164選擇通過了信號傳送路130及旁通傳送路160的信號的某一個,通過輸出端154輸出到外部。輸出側選擇部164與輸入側選通部162同步地選擇通過了信號傳送路130及旁通傳送路160的信號的某一個。如利用關於本例的跳動施加部24,則在不施加跳動的情況下,可使通過輸入端152所輸入的信號,不通過用於施加跳動的旁通電路134、串聯電阻136及可變容量二極管138而輸出到輸出端154。
而且,作為一個例子,輸入側選擇部162在使所輸入的信號經由信號傳送路130及旁通傳送路160中的一方通過的情況下,可對信號傳送路130及旁通傳送路160中的另一方輸入預先所確定的信號值(例如,L邏輯電壓、H邏輯電壓或接地電壓等)。藉此,輸入側選擇部162可使不通過信號的信號傳送路130及旁通傳送路160的電位一定,抑制噪聲的產生。
另外,作為一個例子,輸入側選擇部162可在不使信號傳送路130及旁通傳送路160這兩者通過信號的情況下,對信號傳送路130及旁通傳送路160這兩者輸入預先所確定的信號值。藉此,輸入側選擇部162可在不使信號傳送路130及旁通傳送路160這兩者通過信號的情況下,使兩者的電位一定而抑制噪聲的產生。
多個噪聲除去部166與多個可變容量二極管138分別對應設置。而且,多個噪聲除去部166分別藉由信號傳送路130中所傳播的信號通過各個可變容量二極管138,而除去在跳動控制部132的輸出終端側所產生的噪聲。
亦即,可變容量二極管138使信號傳送路130中所傳播的信號的高頻成分,通過跳動控制部132的輸出終端側。多個噪聲除去部166分別使通過了對應的可變容量二極管138的高頻成分,流入例如地線。藉此,如利用本例的跳動施加部24,可將通過了可變容量二極管138的高頻信號,幾乎不向其它的電路(例如其它的可變容量二極管138等)傳播而除去,所以能夠精度良好地施加跳動。
作為一個例子,多個噪聲除去部166分別可具有噪聲除去電阻172和噪聲除去電容器174。噪聲除去電阻172是連接在對應的可變容量二極管138和跳動控制部132的輸出終端之間。噪聲除去電容器174是連接在跳動控制部132的輸出終端和基準電位(例如接地)之間。這種噪聲除去部166是作為低通濾波器而發揮機能。亦即,噪聲除去部166可作為低通濾波器而發揮機能,該低通濾波器用於除去因通過了可變容量二極管138的高頻成分的影響而產生的噪聲。
圖6所示為本實施形態的量測裝置80的構成及被測試元件200。另外,圖6所示的量測裝置80採用與圖1所示的測試裝置10大致相同的構成及機能,所以,在圖6中對與測試裝置10所具有的構件大致相同構成及機能的構件付以相同的符號,且除了不同點以外省略說明。
量測裝置80對被測試元件200的跳動傳達特性進行量測。量測裝置80包括信號產生部82和量測部84。
信號產生部82產生具有合成跳動的量測用信號,並供給向被測試元件200,其中,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成。作為一個例子,信號產生部82可具有信號產生部22、跳動施加部24和信號供給部26。作為一個例子,信號生成部22輸出與規定的邏輯圖案相稱之波形的量測用信號。
跳動施加部24對從信號生成部22所輸出的量測用信號施加合成跳動,其中,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成。作為一個例子,跳動施加部24可與圖2所示的跳動施加部24為相同的構成。在這種情況下,作為一個例子,跳動產生部48可輸出與第1頻率成分(例如低頻成分)的跳動相稱的相位控制信號,並輸出與第2頻率成分(例如高頻成分)的跳動相稱的延遲控制信號。這種跳動施加部24可在量測用信號上施加合成跳動,其中,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成。
而且,在本例中,跳動施加部24也可與圖3所示的跳動施加部24為相同的構成。在這種情況下,作為一個例子,跳動產生部64可輸出與第1頻率成分(例如低頻成分)的跳動相稱的第1跳動控制信號,並輸出與第1頻率成分不同之第2頻率成分(例如高頻成分)的跳動相稱的第2跳動控制信號。這種跳動施加部24也可在量測用信號上施加合成跳動,其中,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成。
而且,在本例中,跳動施加部24也可與圖4或圖5所示的跳動施加部24為相同的構成。在這種情況下,跳動施加部24被賦予作為跳動數據的合成跳動,且將所賦予的跳動數據表示的跳動施加在量測用信號上。
而且,在本例中,跳動施加部24也可與將圖4或圖5所示的跳動施加部24多個串聯排列之電路為相同的構成。在這種情況下,在多個跳動施加部24的每一個上,分別賦予彼此不同的頻率成分之多個跳動作為跳動數據。而且,多個跳動施加部24分別將所賦予的跳動數據表示的跳動施加在量測用信號上。
信號供給部26將施加了合成跳動的量測用信號供給到被測試元件200。這種構成的信號產生部82可向被測試元件200供給具有合成跳動的量測用信號。
量測部84接收被測試元件200依據量測用信號所輸出的響應信號,並量測與多個跳動分別對應之頻率成分的跳動傳達特性。作為一個例子,量測部84可具有跳動取入部92和計算部94。
跳動取入部92取入,被測試元件200依據所賦予的量測用信號而輸出的響應信號中包含的跳動。作為一個例子,跳動取入部92可包括:電平比較電路,其將響應信號轉換為邏輯電平;時序偵測電路,其偵測響應信號的邏輯變化點(邊緣)的時序。作為一個例子,時序偵測電路可為多選通電路,其在各偏離微小時間的多個時序取入響應信號的邏輯,並偵測所取入的邏輯進行了變化的時序。
計算部94使記憶體記憶由跳動取入部92所取入的規定時間量的跳動。然後,計算部94計算在記憶體中所記憶之規定時間量的跳動的頻率特性。作為一個例子,計算部94可將規定時間量的跳動進行FFT(高速傅裏葉轉換)而計算頻率特性。然後,計算部94可根據跳動施加部24在測定用信號上所施加的合成跳動的頻率特性,和響應信號的跳動的頻率特性,計算每一頻率的跳動的傳達特性。如利用這種測定裝置80,則可解析從被測試元件200所輸出的響應信號中包含的跳動。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
申請專利範圍、說明書及圖示中所示的裝置、系統、程式及方法中的動作、程序、步驟以及階段等的各處理的實行順序,只要未特別明確表示“更前面”、“首先”等,而且,在後面的處理中不利用前面處理的輸出,就可以任意的順序實現。關于申請專利範圍、說明書及圖示中的動作流程,為了說明上的便利而利用[首先]、[繼而]等進行說明,但幷不是意味著必須按照該順序實施。
10...測試裝置
22...信號生成部
24...跳動施加部
26...信號供給部
28...信號取入部
30...比較部
44...PLL電路
46...可變延遲電路
48...跳動產生部
52...VCO
54...分頻器
56...相位比較器
58...加法器
60...LPF
64...跳動產生部
66...第1可變延遲電路
68...第2可變延遲電路
80...量測裝置
82...信號產生部
84...量測部
92...跳動取入部
94...計算部
128...驅動器電路
130...信號傳送路
132...跳動控制部
134...緩衝電路
136...串聯電阻
138...可變容量二極管
150...接點
152...輸入端
154...輸出端
160...旁通傳送路
162...輸入側選擇部
164...輸出側選擇部
166...噪聲除去部
172...噪聲除去電阻
174...噪聲除去電容器
200...被測試元件
圖1所示為本實施形態的測試裝置10的構成及被測試元件200。
圖2所示為本實施形態的跳動施加部24之構成的第1例。
圖3所示為本實施形態的跳動施加部24之構成的第2例。
圖4所示為本實施形態的跳動施加部24之構成的第3例。
圖5所示為本實施形態的跳動施加部24之構成的第4例。
圖6所示為本實施形態的量測裝置80的構成及被測試元件200。
10...測試裝置
22...信號生成部
24...跳動施加部
26...信號供給部
28...信號取入部
30...比較部
200...被測試元件

Claims (9)

  1. 一種測試裝置,是對被測試元件的耐跳動性進行測試的測試裝置,該被測試元件被輸入數據信號和用於表示應接收前述數據信號的時序之選通信號,並在前述選通信號所指定的時序取入前述數據信號,該測試裝置包括:信號生成部,生成供給到前述被測試元件的前述數據信號及前述選通信號;跳動施加部,將前述數據信號應容許的數據跳動和前述選通信號應容許的選通跳動進行合成,並將該合成跳動施加到前述數據信號或前述選通信號;以及信號供給部,將一方施加了前述合成跳動的前述數據信號及前述選通信號供給到被測試元件,其中前述跳動施加部更包括:信號傳送路,從輸入端向輸出端傳送施加了前述合成跳動的前述數據信號或前述選通信號;跳動控制部,輸出跳動控制電壓,前述跳動控制電壓對應於要施加至前述數據信號或前述選通信號的前述合成跳動;可變容量二極管,設置在前述信號傳送路上的接點和前述跳動控制部之間,前述可變容量二極管的容量是依據從前述跳動控制部輸出的前述跳動控制電壓而變化;緩衝電路,在前述信號傳送路上,在前述接點的靠前述輸入端側上串聯連接,前述緩衝電路接收前述數據信號 或前述選通信號,並且回應接收的前述數據信號或接收的前述選通信號而輸出電壓;串聯電阻,在前述信號傳送路上,被串聯連接在前述緩衝電路和前述接點之間。
  2. 如申請專利範圍第1項所述之測試裝置,更包括:多個可變容量二極管,設置成分別對應到前述信號傳送路上的多個接點,每一前述可變容量二極管是設置在前述多個接點的對應接點以及前述跳動控制部之間;多個緩衝電路,設置為對應到前述多個接點的每個,每一個前述緩衝電路是在前述信號傳送路上,在前述對應接點的靠前述輸入端側上串聯連接;多個串聯電阻,設置為對應到前述多個接點的每個,每一個前述串聯電阻是在前述信號傳送路上,被串聯連接在對應的前述緩衝電路和前述對應接點之間。
  3. 如申請專利範圍第2項所述之測試裝置,更包括:多個噪聲除去部,與前述多個可變容量二極管分別對應設置,每一個前述噪聲除去部藉由前述數據信號或前述選通訊號通過對應的前述可變容量二極管,而除去在前述跳動控制部的輸出終端側所產生的噪聲。
  4. 如申請專利範圍第4項所述之測試裝置,其中每一個前述噪聲除去部更包括:噪聲除去電阻,連接在對應的前述可變容量二極管和前述跳動控制部的前述輸出終端之間;以及噪聲除去電容器,連接在前述跳動控制部的前述輸出 終端和基準電位之間。
  5. 如申請專利範圍第2項所述之測試裝置,更包括:選擇部,在輸出前,選擇輸入信號是通過前述信號傳送路或者具有預先所確定的延遲量的旁通傳送路。
  6. 如申請專利範圍第5項所述之測試裝置,其中,在使輸入信號通過前述信號傳送路和前述旁通傳送路的其中之一,前述選擇部輸入預先所確定的信號值給前述信號傳送路及前述旁通傳送路中的另一方。
  7. 一種測試方法,是對被測試元件的耐跳動性進行測試的測試方法,該被測試元件被輸入數據信號和用於表示應接收前述數據信號的時序之選通信號,並在前述選通信號所指定的時序取入前述數據信號,該測試方法包括:生成供給到前述被測試元件的前述數據信號及前述選通信號;並將前述數據信號應容許的數據跳動和前述選通信號應容許的選通跳動進行合成的合成跳動施加到前述數據信號或前述選通信號;以及且將一方施加了前述合成跳動的前述數據信號及前述選通信號供給到前述被測試元件,其中施加前述合成跳動更包括:經由信號傳送路,從輸入端向輸出端,傳送施加了前述合成跳動的前述數據信號或前述選通信號;從跳動控制部,輸出跳動控制電壓,前述跳動控制電 壓對應於要施加至前述數據信號或前述選通信號的前述合成跳動;依據從前述跳動控制部輸出的前述跳動控制電壓,改變可變容量二極管的容量,其中前述可變容量二極管設置在前述信號傳送路上的接點和前述跳動控制部之間;由緩衝電路,接收前述數據信號或前述選通信號,並且回應接收的前述數據信號或接收的前述選通信號而輸出電壓,其中前述緩衝電路設置在前述信號傳送路上,在前述接點的靠前述輸入端側上串聯連接,串聯電阻設置在前述信號傳送路上,被串聯連接在前述緩衝電路和前述接點之間。
  8. 一種量測裝置,為對被測試元件的跳動傳送特性進行量測的量測裝置,包括:信號產生部,產生具有合成跳動的量測用信號,並供給到前述被測試元件,前述合成跳動是由彼此不同頻率成分的多個跳動進行合成;量測部,接收前述被測試元件依據前述量測用信號所輸出的響應信號,並量測與前述多個跳動分別相對應的頻率成分中的跳動傳送特性,前述信號產生部包括跳動施加部,前述跳動施加部施加前述合成跳動至前述量測部,其中前述跳動施加部更包括:信號傳送路,從輸入端向輸出端傳送施加了前述合成跳動的前述數據信號或前述選通信號; 跳動控制部,輸出跳動控制電壓,前述跳動控制電壓對應於要施加至前述數據信號或前述選通信號的前述合成跳動;可變容量二極管,設置在前述信號傳送路上的接點和前述跳動控制部之間,前述可變容量二極管的容量是依據從前述跳動控制部輸出的前述跳動控制電壓而變化;緩衝電路,在前述信號傳送路上,在前述接點的靠前述輸入端側上串聯連接,前述緩衝電路接收前述數據信號或前述選通信號,並且回應接收的前述數據信號或接收的前述選通信號而輸出電壓;串聯電阻,在前述信號傳送路上,被串聯連接在前述緩衝電路和前述接點之間。
  9. 一種量測方法,為對被測試元件的跳動傳送特性進行量測的量測方法,包括:產生具有合成跳動的量測用信號,並供給到前述被測試元件元件,該合成跳動是將彼此具有不同頻率成分的多個跳動進行合成;接收前述被測試元件依據前述量測用信號所輸出的響應信號,以對與前述多個跳動分別對應的頻率成分的跳動傳送特性進行量測,其中前述產生步驟包括施加合成跳動至前述量測用信號,前述施加合成跳動更包括:經由信號傳送路,從輸入端向輸出端,傳送前述量測用信號; 從跳動控制部,輸出跳動控制電壓,前述跳動控制電壓對應於要疊加至前述量測用信號的多個跳動的每一個;依據從前述跳動控制部輸出的前述跳動控制電壓,改變可變容量二極管的容量,其中前述可變容量二極管設置在前述信號傳送路上的接點和前述跳動控制部之間;由緩衝電路,接收前述量測用信號,並且回應接收的前述量測用信號而輸出電壓,其中前述緩衝電路設置在前述信號傳送路上,在前述接點的靠前述輸入端側上串聯連接,串聯電阻設置在前述信號傳送路上,被串聯連接在前述緩衝電路和前述接點之間。
TW097148285A 2007-12-13 2008-12-11 測試裝置、測試方法、量測裝置以及量測方法 TWI391692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/955,390 US7808252B2 (en) 2007-12-13 2007-12-13 Measurement apparatus and measurement method

Publications (2)

Publication Number Publication Date
TW200931046A TW200931046A (en) 2009-07-16
TWI391692B true TWI391692B (zh) 2013-04-01

Family

ID=40755339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148285A TWI391692B (zh) 2007-12-13 2008-12-11 測試裝置、測試方法、量測裝置以及量測方法

Country Status (4)

Country Link
US (1) US7808252B2 (zh)
JP (1) JP5235196B2 (zh)
TW (1) TWI391692B (zh)
WO (1) WO2009075091A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012663B2 (ja) * 2008-05-27 2012-08-29 富士通株式会社 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法
JP2011196718A (ja) * 2010-03-17 2011-10-06 Anritsu Corp ジッタ伝達特性試験装置及びジッタ伝達特性試験方法
JP2012095120A (ja) * 2010-10-27 2012-05-17 Advantest Corp 測定装置、測定方法およびプログラム
JP7072438B2 (ja) 2018-05-09 2022-05-20 積水ハウス株式会社 発光建材
US10873517B2 (en) * 2019-01-23 2020-12-22 Rohde & Schwarz Gmbh & Co. Kg Jitter decomposition method and measurement instrument
US11946970B2 (en) 2019-01-31 2024-04-02 Tektronix, Inc. Systems, methods and devices for high-speed input/output margin testing
US11940483B2 (en) 2019-01-31 2024-03-26 Tektronix, Inc. Systems, methods and devices for high-speed input/output margin testing
JP7217204B2 (ja) * 2019-06-28 2023-02-02 株式会社アドバンテスト 信号処理装置および信号処理方法
TWI809570B (zh) 2020-11-24 2023-07-21 美商泰克特洛尼克斯公司 用於高速輸入/輸出裕度測試的系統、方法和裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251914A1 (en) * 2001-11-08 2004-12-16 Masaru Doi Test apparatus
US20050129104A1 (en) * 2003-12-16 2005-06-16 Advantest Corporation Testing apparatus and testing method
US20060041797A1 (en) * 2004-07-22 2006-02-23 Advantest Corporation Jitter applying circuit and test apparatus
TW200737660A (en) * 2006-03-31 2007-10-01 Realtek Semiconductor Corp Charge pump circuit, clock generator, and related method thereof
TW200739092A (en) * 2006-02-27 2007-10-16 Advantest Corp Measuring apparatus, testing apparatus, and electronic device
TW200741228A (en) * 2006-03-28 2007-11-01 Advantest Corp Jitter amplifier, jitter amplifying method, electronic device, test equipment and test method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235718A (ja) 1992-02-18 1993-09-10 Advantest Corp ジッタ付与装置
JP4425367B2 (ja) 1999-03-15 2010-03-03 株式会社アドバンテスト 遅延デバイス
JP2002189061A (ja) 2000-12-21 2002-07-05 Advantest Corp フェーズロックループ回路の応答特性評価装置
JP4216198B2 (ja) * 2002-02-26 2009-01-28 株式会社アドバンテスト 測定装置、及び測定方法
US7054358B2 (en) * 2002-04-29 2006-05-30 Advantest Corporation Measuring apparatus and measuring method
DE102004061510A1 (de) 2003-12-16 2005-10-06 Advantest Corp. Prüfvorrichtung und Prüfverfahren
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251914A1 (en) * 2001-11-08 2004-12-16 Masaru Doi Test apparatus
US20050129104A1 (en) * 2003-12-16 2005-06-16 Advantest Corporation Testing apparatus and testing method
US20060041797A1 (en) * 2004-07-22 2006-02-23 Advantest Corporation Jitter applying circuit and test apparatus
TW200739092A (en) * 2006-02-27 2007-10-16 Advantest Corp Measuring apparatus, testing apparatus, and electronic device
TW200741228A (en) * 2006-03-28 2007-11-01 Advantest Corp Jitter amplifier, jitter amplifying method, electronic device, test equipment and test method
TW200737660A (en) * 2006-03-31 2007-10-01 Realtek Semiconductor Corp Charge pump circuit, clock generator, and related method thereof

Also Published As

Publication number Publication date
US7808252B2 (en) 2010-10-05
JPWO2009075091A1 (ja) 2011-04-28
TW200931046A (en) 2009-07-16
US20090261807A1 (en) 2009-10-22
WO2009075091A1 (ja) 2009-06-18
JP5235196B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
TWI391692B (zh) 測試裝置、測試方法、量測裝置以及量測方法
JP4649480B2 (ja) 試験装置、クロック発生装置、及び電子デバイス
JP4146965B2 (ja) 遅延信号生成装置および半導体試験装置
KR100891335B1 (ko) 비트 에러율 측정을 수행 할 수 있는 클럭 발생 장치
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
US9829914B2 (en) Method for performing signal control of an electronic device, and associated apparatus
US8421512B2 (en) Duty compensation circuit
US8270225B2 (en) Data receiving circuit
TWI454055B (zh) Output device and test device
CN220207786U (zh) 延迟偏差测量电路
JP5235146B2 (ja) ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス
JP2009294164A (ja) 半導体装置
JP5381001B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
JP5243287B2 (ja) ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス
JP2004361343A (ja) 試験装置
JP2014072548A (ja) パルスパターン発生装置及びパルスパターン発生方法
JP3847150B2 (ja) 半導体集積回路とそのジッタ測定方法
JP2005091108A (ja) ジッタ発生器及び試験装置
JP2006343345A (ja) 半導体集積回路とそのジッタ測定方法
JPH0926467A (ja) Icテスタのタイミング発生回路用pll発振器
JP5540906B2 (ja) データ受信回路
JP3071099U (ja) 半導体試験装置
JP2009168705A (ja) 半導体装置
JPH0575447A (ja) タイミング校正方式
JP2008224398A (ja) 半導体試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees