JP2009294164A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009294164A JP2009294164A JP2008150396A JP2008150396A JP2009294164A JP 2009294164 A JP2009294164 A JP 2009294164A JP 2008150396 A JP2008150396 A JP 2008150396A JP 2008150396 A JP2008150396 A JP 2008150396A JP 2009294164 A JP2009294164 A JP 2009294164A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test pattern
- reference voltage
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】シリアライザ17は、テストモード期間にクロック信号CLK1に応じてパタン発生器20が出力するパラレルのテストパタン信号をシリアル信号に変換して出力バッファ16よりテスト治具側の外部ループバックパスへ出力する。CPU21は、遅延制御信号DLC1,DLC2によって一方の可変遅延素子VDL1,VDL2の遅延時間を制御する。入力バッファ10の出力であるテストパタン信号VRxとLSIテスタ等より印加される外部基準電圧Vrefとの差動信号VRx1がCDR12に印加され、クロック信号CLK2が生成される。両信号VRx,CLK2の一方の位相が変更されて、外部基準電圧Vrefの値毎にタイミングマージンがチェックされる。
【選択図】図2
Description
図1は、半導体装置5の半導体チップ内に形成された高速IOバッファ(数Gbpsで動作)2の量産at−speedテストを、例えば100Mbpsの低速度で動作するLSIテスタ4を用いて実施する際の回路配置関係を模式的に示すブロック図である。ここでは、数Gbps(例えば3Gbps〜6Gbps)の高速度信号のタイミング方向のマージンテストを、半導体装置5側に設けるピン数をより少なくしつつも、安価なLSIテスタ4を用いて実施可能とするために、半導体装置5は、その半導体チップ内に形成されたLoopback BIST回路1を、搭載している。
図7は、本実施の形態に係るLoopback BIST回路1の内部構成を示すブロック図である。図7に於いて、図2と同一参照符号の構成要素は、同一又は相当のものを示す。本実施の形態に於いても、基本的に図1を援用する。但し、図1に於ける信号Vref,信号REQ及び信号SELは不要と成る。本実施の形態の特徴点は、図2に於ける外部基準電圧信号Vrefに代えて、Loopback BIST回路1の内部に、基準電圧信号を可変的に発生し得るCode毎基準電圧発生器30を設けた点にある。従って、セレクタ11の選択信号SELは、CPU21によって生成され、且つ、そのレベル変更(“0”→“1”)はCPU21内部のカウンタ22のカウント値に応じて実行される。
図7に示す様に、エラー計測器15は、パッドPD9から信号ESをLSIテスタ4に対して出力する代わりに、code値毎のエラー計測収集結果信号ES1をCPU21自体に出力することとしても良い。この場合には、CPU21内部の判定部23が、LSIテスタ4に代わって、code値毎のエラー計測収集結果信号ES1に基づき図5に示す様なアイパタンを作成した上で、得られたアイ開口の幅寸法に基づき当該半導体装置5の良否を判定することとなる。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
Claims (3)
- パラレル信号であるテストパタン信号を発生するパタン発生器と、
第1クロック信号を生成するクロック生成回路と、
前記第1クロック信号に応じて前記パラレル信号のテストパタン信号をシリアル信号のテストパタン信号に変換するシリアライザと、
前記シリアル信号のテストパタン信号を外部ループバックパスへ出力する出力バッファと、
前記外部ループバックパスを伝送して来たテストパタン信号を受信する入力バッファと、
前記入力バッファより出力されるテストパタン信号と、外部より印加される外部基準電圧信号との差分信号を求める差分バッファ部と、
前記差分信号のエッジに基づき第2クロック信号を生成するCDR回路と、
前記入力バッファより出力されるテストパタン信号と前記第2クロック信号との間の相対的な位相関係を順次に変更する位相変更部と、
前記第2クロック信号に応じて前記入力バッファより出力されるテストパタン信号をパラレル信号のテストパタン信号に変換するデシリアライザと、
前記デシリアライザが出力するテストパタン信号と比較用パタン信号とを比較してエラーの有無を検出するパタン比較器と、
前記外部基準電圧信号の値に対する前記相対的な位相関係毎の前記エラーの有無を記憶するエラー計測器とを備え、
外部より前記外部基準電圧信号が変更されて入力される毎に且つ前記入力バッファより出力されるテストパタン信号と前記第2クロック信号との間の前記相対的な位相関係が設定される毎に、前記パタン発生器は前記テストパタン信号を発生することを特徴とする、
半導体装置。 - パラレル信号であるテストパタン信号を発生するパタン発生器と、
第1クロック信号を生成するクロック生成回路と、
前記第1クロック信号に応じて前記パラレル信号のテストパタン信号をシリアル信号のテストパタン信号に変換するシリアライザと、
前記シリアル信号のテストパタン信号を外部ループバックパスへ出力する出力バッファと、
前記外部ループバックパスを伝送して来たテストパタン信号を受信する入力バッファと、
基準電圧code選択信号を生成する基準電圧code選択信号生成部と、
前記基準電圧code選択信号が与える各codeに対応した基準電圧を有する信号を発生するcode毎基準電圧発生器と、
前記入力バッファより出力されるテストパタン信号と、前記code毎基準電圧発生器より出力される基準電圧信号との差分信号を求める差分バッファ部と、
前記差分信号のエッジに基づき第2クロック信号を生成するCDR回路と、
前記入力バッファより出力されるテストパタン信号と前記第2クロック信号との間の相対的な位相関係を順次に変更する位相変更部と、
前記第2クロック信号に応じて前記入力バッファより出力されるテストパタン信号をパラレル信号のテストパタン信号に変換するデシリアライザと、
前記デシリアライザが出力するテストパタン信号と比較用パタン信号とを比較してエラーの有無を検出するパタン比較器と、
前記基準電圧code選択信号が与える各codeに対する前記相対的な位相関係毎の前記エラーの有無を記憶するエラー計測器とを備え、
前記基準電圧code選択信号のcodeが設定される毎に且つ前記入力バッファより出力されるテストパタン信号と前記第2クロック信号との間の前記相対的な位相関係が設定される毎に、前記パタン発生器は前記テストパタン信号を発生することを特徴とする、
半導体装置。 - 請求項2記載の半導体装置であって、
前記エラー計測器が出力する前記エラーの有無に基づきアイパタンを作成し、前記アイパタンのアイ開口の寸法が所定の値以上の場合に前記半導体装置を良品と判定する判定部を更に備えることを特徴とする、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150396A JP5074300B2 (ja) | 2008-06-09 | 2008-06-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150396A JP5074300B2 (ja) | 2008-06-09 | 2008-06-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009294164A true JP2009294164A (ja) | 2009-12-17 |
JP5074300B2 JP5074300B2 (ja) | 2012-11-14 |
Family
ID=41542464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150396A Expired - Fee Related JP5074300B2 (ja) | 2008-06-09 | 2008-06-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5074300B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166431A (ja) * | 2010-02-09 | 2011-08-25 | Anritsu Corp | 誤り率測定装置及び方法 |
JP2012019400A (ja) * | 2010-07-08 | 2012-01-26 | Anritsu Corp | 誤り率測定装置及び誤り率測定方法 |
KR20130112611A (ko) * | 2012-04-04 | 2013-10-14 | 삼성전자주식회사 | 데이터 수신장치 및 그 테스트 방법 |
JP2015177514A (ja) * | 2014-03-18 | 2015-10-05 | 日本電気株式会社 | 伝送マージン判定システムおよび伝送マージン判定方法 |
US10054635B2 (en) | 2016-05-09 | 2018-08-21 | Hamilton Sunstrand Corporation | Integrated system and method for testing system timing margin |
CN109032856A (zh) * | 2017-06-08 | 2018-12-18 | 三星电子株式会社 | 执行外部环回测试的串行通信接口电路以及电子器件 |
JP7419380B2 (ja) | 2018-12-30 | 2024-01-22 | プロテアンテックス リミテッド | 集積回路i/oの完全性および劣化監視 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0795022A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 遅延回路 |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
JP2005077274A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 半導体集積回路装置及びそのテスト方法 |
JP2006177898A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 半導体装置および半導体装置のテスト方法 |
JP2008014916A (ja) * | 2006-07-10 | 2008-01-24 | Anritsu Corp | 試験信号検証装置 |
-
2008
- 2008-06-09 JP JP2008150396A patent/JP5074300B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0795022A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 遅延回路 |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
JP2005077274A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 半導体集積回路装置及びそのテスト方法 |
JP2006177898A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 半導体装置および半導体装置のテスト方法 |
JP2008014916A (ja) * | 2006-07-10 | 2008-01-24 | Anritsu Corp | 試験信号検証装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166431A (ja) * | 2010-02-09 | 2011-08-25 | Anritsu Corp | 誤り率測定装置及び方法 |
JP2012019400A (ja) * | 2010-07-08 | 2012-01-26 | Anritsu Corp | 誤り率測定装置及び誤り率測定方法 |
KR20130112611A (ko) * | 2012-04-04 | 2013-10-14 | 삼성전자주식회사 | 데이터 수신장치 및 그 테스트 방법 |
KR101918627B1 (ko) * | 2012-04-04 | 2018-11-15 | 삼성전자 주식회사 | 데이터 수신장치 및 그 테스트 방법 |
JP2015177514A (ja) * | 2014-03-18 | 2015-10-05 | 日本電気株式会社 | 伝送マージン判定システムおよび伝送マージン判定方法 |
US10054635B2 (en) | 2016-05-09 | 2018-08-21 | Hamilton Sunstrand Corporation | Integrated system and method for testing system timing margin |
CN109032856A (zh) * | 2017-06-08 | 2018-12-18 | 三星电子株式会社 | 执行外部环回测试的串行通信接口电路以及电子器件 |
CN109032856B (zh) * | 2017-06-08 | 2023-09-26 | 三星电子株式会社 | 执行外部环回测试的串行通信接口电路以及电子器件 |
JP7419380B2 (ja) | 2018-12-30 | 2024-01-22 | プロテアンテックス リミテッド | 集積回路i/oの完全性および劣化監視 |
Also Published As
Publication number | Publication date |
---|---|
JP5074300B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5074300B2 (ja) | 半導体装置 | |
JP6326200B2 (ja) | 測定を行う回路及び方法 | |
JP4878215B2 (ja) | インタフェース回路及びメモリ制御装置 | |
US8198883B2 (en) | Semiconductor device, internal circuit control signal measurement circuit, and delay time measurement method | |
JP4865437B2 (ja) | テスト装備、アイマスク生成器及びテスト方法 | |
JP2008145361A (ja) | 半導体装置 | |
US8081723B1 (en) | Serial data signal eye width estimator methods and apparatus | |
US9255966B2 (en) | Receiver circuit, semiconductor integrated circuit, and test method | |
WO2021214562A1 (en) | Die-to-die connectivity monitoring | |
EP1269687A2 (en) | Apparatus and method for built-in self-test of a data communications system | |
US9229057B2 (en) | Pattern synthesis apparatus and semiconductor test system having the same | |
JP5096469B2 (ja) | 集積回路内の信号パスの非対称信号遅延を決定する方法 | |
JP5153766B2 (ja) | データ受信回路それを利用した試験装置 | |
US11293977B2 (en) | Die-to-die connectivity monitoring | |
US7773667B2 (en) | Pseudo asynchronous serializer deserializer (SERDES) testing | |
JP2012013678A (ja) | 通信試験回路及び電子機器、受信回路、送信回路、半導体集積回路、ウェハ | |
JP2010261859A (ja) | 試験装置、試験方法、および、デバイス | |
US9043662B2 (en) | Double data rate memory physical interface high speed testing using self checking loopback | |
JP4792340B2 (ja) | 試験装置および試験方法 | |
JP2007127460A (ja) | 半導体集積回路 | |
US8013593B2 (en) | Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same | |
WO2008047682A1 (fr) | Dispositif et procede d'etalonnage et equipement d'essai | |
JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
CN111933206B (zh) | Ddr物理层地址命令路径的内建自测试方法及测试系统 | |
JP2012255693A (ja) | 半導体集積回路及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |